[ar7] add support for titan variant (WRTP54G) (#6185)

[openwrt/svn-archive/archive.git] / target / linux / ar7 / files / include / asm-mips / ar7 / gpio.h

diff --git a/target/linux/ar7/files/include/asm-mips/ar7/gpio.h b/target/linux/ar7/files/include/asm-mips/ar7/gpio.h
index 36cc68896ee286e0bcf7a3a50727f1809e543052..fde93bc7c0c167c3c09e0f04132cca571dc4f64f 100644 (file)
--- a/target/linux/ar7/files/include/asm-mips/ar7/gpio.h
+++ b/target/linux/ar7/files/include/asm-mips/ar7/gpio.h
@@ -19,14 +19,18 @@
 #ifndef __AR7_GPIO_H__
 #define __AR7_GPIO_H__
 #include <asm/ar7/ar7.h>
+#ifndef __AR7_TITAN_H__
+#include <asm/ar7/titan.h>
+#endif
 
 #define AR7_GPIO_MAX 32
+#define TITAN_GPIO_MAX 51
 
 extern int gpio_request(unsigned gpio, const char *label);
 extern void gpio_free(unsigned gpio);
 
 /* Common GPIO layer */
-static inline int gpio_get_value(unsigned gpio)
+static inline int gpio_get_value_ar7(unsigned gpio)
 {
        void __iomem *gpio_in =
                (void __iomem *)KSEG1ADDR(AR7_REGS_GPIO + AR7_GPIO_INPUT);
@@ -34,7 +38,23 @@ static inline int gpio_get_value(unsigned gpio)
        return readl(gpio_in) & (1 << gpio);
 }
 
-static inline void gpio_set_value(unsigned gpio, int value)
+static inline int gpio_get_value_titan(unsigned gpio)
+{
+       void __iomem *gpio_in0 =
+               (void __iomem *)KSEG1ADDR(AR7_REGS_GPIO + TITAN_GPIO_INPUT_0);
+       void __iomem *gpio_in1 =
+               (void __iomem *)KSEG1ADDR(AR7_REGS_GPIO + TITAN_GPIO_INPUT_1);
+
+       return readl(gpio >> 5 ? gpio_in1 : gpio_in0) & (1 << (gpio & 0x1f));
+}
+
+static inline int gpio_get_value(unsigned gpio)
+{
+       return ar7_is_titan() ? gpio_get_value_titan(gpio) :
+               gpio_get_value_ar7(gpio);
+}
+
+static inline void gpio_set_value_ar7(unsigned gpio, int value)
 {
        void __iomem *gpio_out =
                (void __iomem *)KSEG1ADDR(AR7_REGS_GPIO + AR7_GPIO_OUTPUT);
@@ -46,7 +66,29 @@ static inline void gpio_set_value(unsigned gpio, int value)
        writel(tmp, gpio_out);
 }
 
-static inline int gpio_direction_input(unsigned gpio)
+static inline void gpio_set_value_titan(unsigned gpio, int value)
+{
+       void __iomem *gpio_out0 =
+               (void __iomem *)KSEG1ADDR(AR7_REGS_GPIO + TITAN_GPIO_OUTPUT_0);
+       void __iomem *gpio_out1 =
+               (void __iomem *)KSEG1ADDR(AR7_REGS_GPIO + TITAN_GPIO_OUTPUT_1);
+       unsigned tmp;
+
+       tmp = readl(gpio >> 5 ? gpio_out1 : gpio_out0) & ~(1 << (gpio & 0x1f));
+       if (value)
+               tmp |= 1 << (gpio & 0x1f);
+       writel(tmp, gpio >> 5 ? gpio_out1 : gpio_out0);
+}
+
+static inline void gpio_set_value(unsigned gpio, int value)
+{
+       if (ar7_is_titan())
+               gpio_set_value_titan(gpio, value);
+       else
+               gpio_set_value_ar7(gpio, value);
+}
+
+static inline int gpio_direction_input_ar7(unsigned gpio)
 {
        void __iomem *gpio_dir =
                (void __iomem *)KSEG1ADDR(AR7_REGS_GPIO + AR7_GPIO_DIR);
@@ -59,7 +101,29 @@ static inline int gpio_direction_input(unsigned gpio)
        return 0;
 }
 
-static inline int gpio_direction_output(unsigned gpio, int value)
+static inline int gpio_direction_input_titan(unsigned gpio)
+{
+       void __iomem *gpio_dir0 =
+               (void __iomem *)KSEG1ADDR(AR7_REGS_GPIO + TITAN_GPIO_DIR_0);
+       void __iomem *gpio_dir1 =
+               (void __iomem *)KSEG1ADDR(AR7_REGS_GPIO + TITAN_GPIO_DIR_1);
+
+       if (gpio >= TITAN_GPIO_MAX)
+               return -EINVAL;
+
+       writel(readl(gpio >> 5 ? gpio_dir1 : gpio_dir0) | (1 << (gpio & 0x1f)),
+               gpio >> 5 ? gpio_dir1 : gpio_dir0);
+
+       return 0;
+}
+
+static inline int gpio_direction_input(unsigned gpio)
+{
+       return ar7_is_titan() ?  gpio_direction_input_titan(gpio) :
+               gpio_direction_input_ar7(gpio);
+}
+
+static inline int gpio_direction_output_ar7(unsigned gpio, int value)
 {
        void __iomem *gpio_dir =
                (void __iomem *)KSEG1ADDR(AR7_REGS_GPIO + AR7_GPIO_DIR);
@@ -73,6 +137,29 @@ static inline int gpio_direction_output(unsigned gpio, int value)
        return 0;
 }
 
+static inline int gpio_direction_output_titan(unsigned gpio, int value)
+{
+       void __iomem *gpio_dir0 =
+               (void __iomem *)KSEG1ADDR(AR7_REGS_GPIO + TITAN_GPIO_DIR_0);
+       void __iomem *gpio_dir1 =
+               (void __iomem *)KSEG1ADDR(AR7_REGS_GPIO + TITAN_GPIO_DIR_1);
+
+       if (gpio >= TITAN_GPIO_MAX)
+               return -EINVAL;
+
+       gpio_set_value_titan(gpio, value);
+       writel(readl(gpio >> 5 ? gpio_dir1 : gpio_dir0) & ~(1 <<
+               (gpio & 0x1f)), gpio >> 5 ? gpio_dir1 : gpio_dir0);
+
+       return 0;
+}
+
+static inline int gpio_direction_output(unsigned gpio, int value)
+{
+       return ar7_is_titan() ?  gpio_direction_output_titan(gpio, value) :
+               gpio_direction_output_ar7(gpio, value);
+}
+
 static inline int gpio_to_irq(unsigned gpio)
 {
        return -EINVAL;
@@ -84,7 +171,7 @@ static inline int irq_to_gpio(unsigned irq)
 }
 
 /* Board specific GPIO functions */
-static inline int ar7_gpio_enable(unsigned gpio)
+static inline int ar7_gpio_enable_ar7(unsigned gpio)
 {
        void __iomem *gpio_en =
                (void __iomem *)KSEG1ADDR(AR7_REGS_GPIO + AR7_GPIO_ENABLE);
@@ -94,7 +181,26 @@ static inline int ar7_gpio_enable(unsigned gpio)
        return 0;
 }
 
-static inline int ar7_gpio_disable(unsigned gpio)
+static inline int ar7_gpio_enable_titan(unsigned gpio)
+{
+       void __iomem *gpio_en0 =
+               (void __iomem *)KSEG1ADDR(AR7_REGS_GPIO + TITAN_GPIO_ENBL_0);
+       void __iomem *gpio_en1 =
+               (void __iomem *)KSEG1ADDR(AR7_REGS_GPIO + TITAN_GPIO_ENBL_1);
+
+       writel(readl(gpio >> 5 ? gpio_en1 : gpio_en0) | (1 << (gpio & 0x1f)),
+               gpio >> 5 ? gpio_en1 : gpio_en0);
+
+       return 0;
+}
+
+static inline int ar7_gpio_enable(unsigned gpio)
+{
+       return ar7_is_titan() ? ar7_gpio_enable_titan(gpio) :
+               ar7_gpio_enable_ar7(gpio);
+}
+
+static inline int ar7_gpio_disable_ar7(unsigned gpio)
 {
        void __iomem *gpio_en =
                (void __iomem *)KSEG1ADDR(AR7_REGS_GPIO + AR7_GPIO_ENABLE);
@@ -104,6 +210,60 @@ static inline int ar7_gpio_disable(unsigned gpio)
        return 0;
 }
 
+static inline int ar7_gpio_disable_titan(unsigned gpio)
+{
+       void __iomem *gpio_en0 =
+               (void __iomem *)KSEG1ADDR(AR7_REGS_GPIO + TITAN_GPIO_ENBL_0);
+       void __iomem *gpio_en1 =
+               (void __iomem *)KSEG1ADDR(AR7_REGS_GPIO + TITAN_GPIO_ENBL_1);
+
+       writel(readl(gpio >> 5 ? gpio_en1 : gpio_en0) & ~(1 << (gpio & 0x1f)),
+               gpio >> 5 ? gpio_en1 : gpio_en0);
+
+       return 0;
+}
+
+static inline int ar7_gpio_disable(unsigned gpio)
+{
+       return ar7_is_titan() ? ar7_gpio_disable_titan(gpio) :
+               ar7_gpio_disable_ar7(gpio);
+}
+
+static inline int ar7_init_titan_variant( void )
+{
+       /*UINT32 new_val;*/
+       unsigned new_val;
+
+       /* set GPIO 44 - 47 as input */
+       /*PAL_sysGpioCtrl(const int, GPIO_PIN, GPIO_INPUT_PIN); */
+       /*define titan_gpio_ctrl in titan.h*/
+       titan_gpio_ctrl(44, GPIO_PIN, GPIO_INPUT_PIN);
+       titan_gpio_ctrl(45, GPIO_PIN, GPIO_INPUT_PIN);
+       titan_gpio_ctrl(46, GPIO_PIN, GPIO_INPUT_PIN);
+       titan_gpio_ctrl(47, GPIO_PIN, GPIO_INPUT_PIN);
+    
+       /* read GPIO to get Titan variant type */
+       /*fix this*/
+       titan_sysGpioInValue( &new_val, 1 );
+
+       new_val >>= 12;
+       new_val &= 0x0f;
+
+       switch ( new_val )
+       {
+       case TITAN_CHIP_1050:
+       case TITAN_CHIP_1055:
+       case TITAN_CHIP_1056:
+       case TITAN_CHIP_1060:
+               return new_val;
+ 
+       default:
+               break;
+       }
+       /* In case we get an invalid value, return the default Titan chip */
+       return TITAN_CHIP_1050;
+}
+
 #include <asm-generic/gpio.h>
 
 #endif