pci: layerscape: remove unnecessary legacy code
authorMinghuan Lian <Minghuan.Lian@nxp.com>
Tue, 13 Dec 2016 06:54:23 +0000 (14:54 +0800)
committerYork Sun <york.sun@nxp.com>
Wed, 18 Jan 2017 17:27:11 +0000 (09:27 -0800)
All Layerscape SoCs have supported new PCIe driver based on DM.
The lagecy PCIe driver code is unused and can be removed.

Signed-off-by: Minghuan Lian <Minghuan.Lian@nxp.com>
Signed-off-by: Hou Zhiqiang <Zhiqiang.Hou@nxp.com>
Reviewed-by: Simon Glass <sjg@chromium.org>
Reviewed-by: York Sun <york.sun@nxp.com>
drivers/pci/pcie_layerscape.c
drivers/pci/pcie_layerscape.h
drivers/pci/pcie_layerscape_fixup.c

index 62a0316ed00948217cd3faced29d92d296b71ea4..90b9fe2a17a82b34136754adaa9ea5b2cf590da5 100644 (file)
 #include <errno.h>
 #include <malloc.h>
 #include <dm.h>
-#ifndef CONFIG_LS102XA
-#include <asm/arch/fdt.h>
-#include <asm/arch/soc.h>
-#else
-#include <asm/arch/immap_ls102xa.h>
-#endif
 #include "pcie_layerscape.h"
 
 DECLARE_GLOBAL_DATA_PTR;
 
-#ifndef CONFIG_DM_PCI
-#ifdef CONFIG_LS102XA
-/* PEX1/2 Misc Ports Status Register */
-#define LTSSM_STATE_SHIFT      20
-
-static int ls_pcie_link_state(struct ls_pcie *pcie)
-{
-       u32 state;
-       struct ccsr_scfg *scfg = (struct ccsr_scfg *)CONFIG_SYS_FSL_SCFG_ADDR;
-
-       state = in_be32(&scfg->pexmscportsr[pcie->idx]);
-       state = (state >> LTSSM_STATE_SHIFT) & LTSSM_STATE_MASK;
-       if (state < LTSSM_PCIE_L0) {
-               debug("....PCIe link error. LTSSM=0x%02x.\n", state);
-               return 0;
-       }
-
-       return 1;
-}
-#else
-static int ls_pcie_link_state(struct ls_pcie *pcie)
-{
-       u32 state;
-
-       state = pex_lut_in32(pcie->dbi + PCIE_LUT_BASE + PCIE_LUT_DBG) &
-               LTSSM_STATE_MASK;
-       if (state < LTSSM_PCIE_L0) {
-               debug("....PCIe link error. LTSSM=0x%02x.\n", state);
-               return 0;
-       }
-
-       return 1;
-}
-#endif
-
-static int ls_pcie_link_up(struct ls_pcie *pcie)
-{
-       int state;
-       u32 cap;
-
-       state = ls_pcie_link_state(pcie);
-       if (state)
-               return state;
-
-       /* Try to download speed to gen1 */
-       cap = readl(pcie->dbi + PCIE_LINK_CAP);
-       writel((cap & (~PCIE_LINK_SPEED_MASK)) | 1, pcie->dbi + PCIE_LINK_CAP);
-       /*
-        * Notice: the following delay has critical impact on link training
-        * if too short (<30ms) the link doesn't get up.
-        */
-       mdelay(100);
-       state = ls_pcie_link_state(pcie);
-       if (state)
-               return state;
-
-       writel(cap, pcie->dbi + PCIE_LINK_CAP);
-
-       return 0;
-}
-
-static void ls_pcie_cfg0_set_busdev(struct ls_pcie *pcie, u32 busdev)
-{
-       writel(PCIE_ATU_REGION_OUTBOUND | PCIE_ATU_REGION_INDEX0,
-              pcie->dbi + PCIE_ATU_VIEWPORT);
-       writel(busdev, pcie->dbi + PCIE_ATU_LOWER_TARGET);
-}
-
-static void ls_pcie_cfg1_set_busdev(struct ls_pcie *pcie, u32 busdev)
-{
-       writel(PCIE_ATU_REGION_OUTBOUND | PCIE_ATU_REGION_INDEX1,
-              pcie->dbi + PCIE_ATU_VIEWPORT);
-       writel(busdev, pcie->dbi + PCIE_ATU_LOWER_TARGET);
-}
-
-static void ls_pcie_iatu_outbound_set(struct ls_pcie *pcie, int idx, int type,
-                                     u64 phys, u64 bus_addr, pci_size_t size)
-{
-       writel(PCIE_ATU_REGION_OUTBOUND | idx, pcie->dbi + PCIE_ATU_VIEWPORT);
-       writel((u32)phys, pcie->dbi + PCIE_ATU_LOWER_BASE);
-       writel(phys >> 32, pcie->dbi + PCIE_ATU_UPPER_BASE);
-       writel(phys + size - 1, pcie->dbi + PCIE_ATU_LIMIT);
-       writel((u32)bus_addr, pcie->dbi + PCIE_ATU_LOWER_TARGET);
-       writel(bus_addr >> 32, pcie->dbi + PCIE_ATU_UPPER_TARGET);
-       writel(type, pcie->dbi + PCIE_ATU_CR1);
-       writel(PCIE_ATU_ENABLE, pcie->dbi + PCIE_ATU_CR2);
-}
-
-/* Use bar match mode and MEM type as default */
-static void ls_pcie_iatu_inbound_set(struct ls_pcie *pcie, int idx,
-                                    int bar, u64 phys)
-{
-       writel(PCIE_ATU_REGION_INBOUND | idx, pcie->dbi + PCIE_ATU_VIEWPORT);
-       writel((u32)phys, pcie->dbi + PCIE_ATU_LOWER_TARGET);
-       writel(phys >> 32, pcie->dbi + PCIE_ATU_UPPER_TARGET);
-       writel(PCIE_ATU_TYPE_MEM, pcie->dbi + PCIE_ATU_CR1);
-       writel(PCIE_ATU_ENABLE | PCIE_ATU_BAR_MODE_ENABLE |
-              PCIE_ATU_BAR_NUM(bar), pcie->dbi + PCIE_ATU_CR2);
-}
-
-static void ls_pcie_setup_atu(struct ls_pcie *pcie, struct ls_pcie_info *info)
-{
-#ifdef DEBUG
-       int i;
-#endif
-
-       /* ATU 0 : OUTBOUND : CFG0 */
-       ls_pcie_iatu_outbound_set(pcie, PCIE_ATU_REGION_INDEX0,
-                                 PCIE_ATU_TYPE_CFG0,
-                                 info->cfg0_phys,
-                                 0,
-                                 info->cfg0_size);
-       /* ATU 1 : OUTBOUND : CFG1 */
-       ls_pcie_iatu_outbound_set(pcie, PCIE_ATU_REGION_INDEX1,
-                                 PCIE_ATU_TYPE_CFG1,
-                                 info->cfg1_phys,
-                                 0,
-                                 info->cfg1_size);
-       /* ATU 2 : OUTBOUND : MEM */
-       ls_pcie_iatu_outbound_set(pcie, PCIE_ATU_REGION_INDEX2,
-                                 PCIE_ATU_TYPE_MEM,
-                                 info->mem_phys,
-                                 info->mem_bus,
-                                 info->mem_size);
-       /* ATU 3 : OUTBOUND : IO */
-       ls_pcie_iatu_outbound_set(pcie, PCIE_ATU_REGION_INDEX3,
-                                 PCIE_ATU_TYPE_IO,
-                                 info->io_phys,
-                                 info->io_bus,
-                                 info->io_size);
-
-#ifdef DEBUG
-       for (i = 0; i <= PCIE_ATU_REGION_INDEX3; i++) {
-               writel(PCIE_ATU_REGION_OUTBOUND | i,
-                      pcie->dbi + PCIE_ATU_VIEWPORT);
-               debug("iATU%d:\n", i);
-               debug("\tLOWER PHYS 0x%08x\n",
-                     readl(pcie->dbi + PCIE_ATU_LOWER_BASE));
-               debug("\tUPPER PHYS 0x%08x\n",
-                     readl(pcie->dbi + PCIE_ATU_UPPER_BASE));
-               debug("\tLOWER BUS  0x%08x\n",
-                     readl(pcie->dbi + PCIE_ATU_LOWER_TARGET));
-               debug("\tUPPER BUS  0x%08x\n",
-                     readl(pcie->dbi + PCIE_ATU_UPPER_TARGET));
-               debug("\tLIMIT      0x%08x\n",
-                     readl(pcie->dbi + PCIE_ATU_LIMIT));
-               debug("\tCR1        0x%08x\n",
-                     readl(pcie->dbi + PCIE_ATU_CR1));
-               debug("\tCR2        0x%08x\n",
-                     readl(pcie->dbi + PCIE_ATU_CR2));
-       }
-#endif
-}
-
-int pci_skip_dev(struct pci_controller *hose, pci_dev_t dev)
-{
-       /* Do not skip controller */
-       return 0;
-}
-
-static int ls_pcie_addr_valid(struct pci_controller *hose, pci_dev_t d)
-{
-       if (PCI_DEV(d) > 0)
-               return -EINVAL;
-
-       /* Controller does not support multi-function in RC mode */
-       if ((PCI_BUS(d) == hose->first_busno) && (PCI_FUNC(d) > 0))
-               return -EINVAL;
-
-       return 0;
-}
-
-static int ls_pcie_read_config(struct pci_controller *hose, pci_dev_t d,
-                              int where, u32 *val)
-{
-       struct ls_pcie *pcie = hose->priv_data;
-       u32 busdev, *addr;
-
-       if (ls_pcie_addr_valid(hose, d)) {
-               *val = 0xffffffff;
-               return 0;
-       }
-
-       if (PCI_BUS(d) == hose->first_busno) {
-               addr = pcie->dbi + (where & ~0x3);
-       } else {
-               busdev = PCIE_ATU_BUS(PCI_BUS(d)) |
-                        PCIE_ATU_DEV(PCI_DEV(d)) |
-                        PCIE_ATU_FUNC(PCI_FUNC(d));
-
-               if (PCI_BUS(d) == hose->first_busno + 1) {
-                       ls_pcie_cfg0_set_busdev(pcie, busdev);
-                       addr = pcie->va_cfg0 + (where & ~0x3);
-               } else {
-                       ls_pcie_cfg1_set_busdev(pcie, busdev);
-                       addr = pcie->va_cfg1 + (where & ~0x3);
-               }
-       }
-
-       *val = readl(addr);
-
-       return 0;
-}
-
-static int ls_pcie_write_config(struct pci_controller *hose, pci_dev_t d,
-                               int where, u32 val)
-{
-       struct ls_pcie *pcie = hose->priv_data;
-       u32 busdev, *addr;
-
-       if (ls_pcie_addr_valid(hose, d))
-               return -EINVAL;
-
-       if (PCI_BUS(d) == hose->first_busno) {
-               addr = pcie->dbi + (where & ~0x3);
-       } else {
-               busdev = PCIE_ATU_BUS(PCI_BUS(d)) |
-                        PCIE_ATU_DEV(PCI_DEV(d)) |
-                        PCIE_ATU_FUNC(PCI_FUNC(d));
-
-               if (PCI_BUS(d) == hose->first_busno + 1) {
-                       ls_pcie_cfg0_set_busdev(pcie, busdev);
-                       addr = pcie->va_cfg0 + (where & ~0x3);
-               } else {
-                       ls_pcie_cfg1_set_busdev(pcie, busdev);
-                       addr = pcie->va_cfg1 + (where & ~0x3);
-               }
-       }
-
-       writel(val, addr);
-
-       return 0;
-}
-
-static void ls_pcie_setup_ctrl(struct ls_pcie *pcie,
-                              struct ls_pcie_info *info)
-{
-       struct pci_controller *hose = &pcie->hose;
-       pci_dev_t dev = PCI_BDF(hose->first_busno, 0, 0);
-
-       ls_pcie_setup_atu(pcie, info);
-
-       pci_hose_write_config_dword(hose, dev, PCI_BASE_ADDRESS_0, 0);
-
-       /* program correct class for RC */
-       writel(1, pcie->dbi + PCIE_DBI_RO_WR_EN);
-       pci_hose_write_config_word(hose, dev, PCI_CLASS_DEVICE,
-                                  PCI_CLASS_BRIDGE_PCI);
-#ifndef CONFIG_LS102XA
-       writel(0, pcie->dbi + PCIE_DBI_RO_WR_EN);
-#endif
-}
-
-static void ls_pcie_ep_setup_atu(struct ls_pcie *pcie,
-                                struct ls_pcie_info *info)
-{
-       u64 phys = CONFIG_SYS_PCI_EP_MEMORY_BASE;
-
-       /* ATU 0 : INBOUND : map BAR0 */
-       ls_pcie_iatu_inbound_set(pcie, PCIE_ATU_REGION_INDEX0, 0, phys);
-       /* ATU 1 : INBOUND : map BAR1 */
-       phys += PCIE_BAR1_SIZE;
-       ls_pcie_iatu_inbound_set(pcie, PCIE_ATU_REGION_INDEX1, 1, phys);
-       /* ATU 2 : INBOUND : map BAR2 */
-       phys += PCIE_BAR2_SIZE;
-       ls_pcie_iatu_inbound_set(pcie, PCIE_ATU_REGION_INDEX2, 2, phys);
-       /* ATU 3 : INBOUND : map BAR4 */
-       phys = CONFIG_SYS_PCI_EP_MEMORY_BASE + PCIE_BAR4_SIZE;
-       ls_pcie_iatu_inbound_set(pcie, PCIE_ATU_REGION_INDEX3, 4, phys);
-
-       /* ATU 0 : OUTBOUND : map 4G MEM */
-       ls_pcie_iatu_outbound_set(pcie, PCIE_ATU_REGION_INDEX0,
-                                 PCIE_ATU_TYPE_MEM,
-                                 info->phys_base,
-                                 0,
-                                 4 * 1024 * 1024 * 1024ULL);
-}
-
-/* BAR0 and BAR1 are 32bit BAR2 and BAR4 are 64bit */
-static void ls_pcie_ep_setup_bar(void *bar_base, int bar, u32 size)
-{
-       if (size < 4 * 1024)
-               return;
-
-       switch (bar) {
-       case 0:
-               writel(size - 1, bar_base + PCI_BASE_ADDRESS_0);
-               break;
-       case 1:
-               writel(size - 1, bar_base + PCI_BASE_ADDRESS_1);
-               break;
-       case 2:
-               writel(size - 1, bar_base + PCI_BASE_ADDRESS_2);
-               writel(0, bar_base + PCI_BASE_ADDRESS_3);
-               break;
-       case 4:
-               writel(size - 1, bar_base + PCI_BASE_ADDRESS_4);
-               writel(0, bar_base + PCI_BASE_ADDRESS_5);
-               break;
-       default:
-               break;
-       }
-}
-
-static void ls_pcie_ep_setup_bars(void *bar_base)
-{
-       /* BAR0 - 32bit - 4K configuration */
-       ls_pcie_ep_setup_bar(bar_base, 0, PCIE_BAR0_SIZE);
-       /* BAR1 - 32bit - 8K MSIX*/
-       ls_pcie_ep_setup_bar(bar_base, 1, PCIE_BAR1_SIZE);
-       /* BAR2 - 64bit - 4K MEM desciptor */
-       ls_pcie_ep_setup_bar(bar_base, 2, PCIE_BAR2_SIZE);
-       /* BAR4 - 64bit - 1M MEM*/
-       ls_pcie_ep_setup_bar(bar_base, 4, PCIE_BAR4_SIZE);
-}
-
-static void ls_pcie_setup_ep(struct ls_pcie *pcie, struct ls_pcie_info *info)
-{
-       struct pci_controller *hose = &pcie->hose;
-       pci_dev_t dev = PCI_BDF(hose->first_busno, 0, 0);
-       int sriov;
-
-       sriov = pci_hose_find_ext_capability(hose, dev, PCI_EXT_CAP_ID_SRIOV);
-       if (sriov) {
-               int pf, vf;
-
-               for (pf = 0; pf < PCIE_PF_NUM; pf++) {
-                       for (vf = 0; vf <= PCIE_VF_NUM; vf++) {
-#ifndef CONFIG_LS102XA
-                               writel(PCIE_LCTRL0_VAL(pf, vf),
-                                      pcie->dbi + PCIE_LUT_BASE +
-                                      PCIE_LUT_LCTRL0);
-#endif
-                               ls_pcie_ep_setup_bars(pcie->dbi);
-                               ls_pcie_ep_setup_atu(pcie, info);
-                       }
-               }
-
-               /* Disable CFG2 */
-#ifndef CONFIG_LS102XA
-               writel(0, pcie->dbi + PCIE_LUT_BASE + PCIE_LUT_LCTRL0);
-#endif
-       } else {
-               ls_pcie_ep_setup_bars(pcie->dbi + PCIE_NO_SRIOV_BAR_BASE);
-               ls_pcie_ep_setup_atu(pcie, info);
-       }
-}
-
-int ls_pcie_init_ctrl(int busno, enum srds_prtcl dev, struct ls_pcie_info *info)
-{
-       struct ls_pcie *pcie;
-       struct pci_controller *hose;
-       int num = dev - PCIE1;
-       pci_dev_t pdev = PCI_BDF(busno, 0, 0);
-       int i, linkup, ep_mode;
-       u8 header_type;
-       u16 temp16;
-
-       if (!is_serdes_configured(dev)) {
-               printf("PCIe%d: disabled\n", num + 1);
-               return busno;
-       }
-
-       pcie = malloc(sizeof(*pcie));
-       if (!pcie)
-               return busno;
-       memset(pcie, 0, sizeof(*pcie));
-
-       hose = &pcie->hose;
-       hose->priv_data = pcie;
-       hose->first_busno = busno;
-       pcie->idx = num;
-       pcie->dbi = map_physmem(info->regs, PCIE_DBI_SIZE, MAP_NOCACHE);
-       pcie->va_cfg0 = map_physmem(info->cfg0_phys,
-                                   info->cfg0_size,
-                                   MAP_NOCACHE);
-       pcie->va_cfg1 = map_physmem(info->cfg1_phys,
-                                   info->cfg1_size,
-                                   MAP_NOCACHE);
-       pcie->next_lut_index = 0;
-
-       /* outbound memory */
-       pci_set_region(&hose->regions[0],
-                      (pci_size_t)info->mem_bus,
-                      (phys_size_t)info->mem_phys,
-                      (pci_size_t)info->mem_size,
-                      PCI_REGION_MEM);
-
-       /* outbound io */
-       pci_set_region(&hose->regions[1],
-                      (pci_size_t)info->io_bus,
-                      (phys_size_t)info->io_phys,
-                      (pci_size_t)info->io_size,
-                      PCI_REGION_IO);
-
-       /* System memory space */
-       pci_set_region(&hose->regions[2],
-                      CONFIG_SYS_PCI_MEMORY_BUS,
-                      CONFIG_SYS_PCI_MEMORY_PHYS,
-                      CONFIG_SYS_PCI_MEMORY_SIZE,
-                      PCI_REGION_SYS_MEMORY);
-
-       hose->region_count = 3;
-
-       for (i = 0; i < hose->region_count; i++)
-               debug("PCI reg:%d %016llx:%016llx %016llx %08lx\n",
-                     i,
-                     (u64)hose->regions[i].phys_start,
-                     (u64)hose->regions[i].bus_start,
-                     (u64)hose->regions[i].size,
-                     hose->regions[i].flags);
-
-       pci_set_ops(hose,
-                   pci_hose_read_config_byte_via_dword,
-                   pci_hose_read_config_word_via_dword,
-                   ls_pcie_read_config,
-                   pci_hose_write_config_byte_via_dword,
-                   pci_hose_write_config_word_via_dword,
-                   ls_pcie_write_config);
-
-       pci_hose_read_config_byte(hose, pdev, PCI_HEADER_TYPE, &header_type);
-       ep_mode = (header_type & 0x7f) == PCI_HEADER_TYPE_NORMAL;
-       printf("PCIe%u: %s ", info->pci_num,
-              ep_mode ? "Endpoint" : "Root Complex");
-
-       if (ep_mode)
-               ls_pcie_setup_ep(pcie, info);
-       else
-               ls_pcie_setup_ctrl(pcie, info);
-
-       linkup = ls_pcie_link_up(pcie);
-
-       if (!linkup) {
-               /* Let the user know there's no PCIe link */
-               printf("no link, regs @ 0x%lx\n", info->regs);
-               hose->last_busno = hose->first_busno;
-               return busno;
-       }
-
-       /* Print the negotiated PCIe link width */
-       pci_hose_read_config_word(hose, pdev, PCIE_LINK_STA, &temp16);
-       printf("x%d gen%d, regs @ 0x%lx\n", (temp16 & 0x3f0) >> 4,
-              (temp16 & 0xf), info->regs);
-
-       if (ep_mode)
-               return busno;
-
-       pci_register_hose(hose);
-
-       hose->last_busno = pci_hose_scan(hose);
-
-       printf("PCIe%x: Bus %02x - %02x\n",
-              info->pci_num, hose->first_busno, hose->last_busno);
-
-       return hose->last_busno + 1;
-}
-
-int ls_pcie_init_board(int busno)
-{
-       struct ls_pcie_info info;
-
-#ifdef CONFIG_PCIE1
-       SET_LS_PCIE_INFO(info, 1);
-       busno = ls_pcie_init_ctrl(busno, PCIE1, &info);
-#endif
-
-#ifdef CONFIG_PCIE2
-       SET_LS_PCIE_INFO(info, 2);
-       busno = ls_pcie_init_ctrl(busno, PCIE2, &info);
-#endif
-
-#ifdef CONFIG_PCIE3
-       SET_LS_PCIE_INFO(info, 3);
-       busno = ls_pcie_init_ctrl(busno, PCIE3, &info);
-#endif
-
-#ifdef CONFIG_PCIE4
-       SET_LS_PCIE_INFO(info, 4);
-       busno = ls_pcie_init_ctrl(busno, PCIE4, &info);
-#endif
-
-       return busno;
-}
-
-void pci_init_board(void)
-{
-       ls_pcie_init_board(0);
-}
-
-#else
 LIST_HEAD(ls_pcie_list);
 
 static unsigned int dbi_readl(struct ls_pcie *pcie, unsigned int offset)
@@ -1045,4 +549,3 @@ U_BOOT_DRIVER(pci_layerscape) = {
        .probe  = ls_pcie_probe,
        .priv_auto_alloc_size = sizeof(struct ls_pcie),
 };
-#endif /* CONFIG_DM_PCI */
index 5e893d4a8bead13004693951101877a5f7c1b221..1e635ef1f28c2e23ea3dc9f53d46daf241067708 100644 (file)
@@ -8,6 +8,7 @@
 #ifndef _PCIE_LAYERSCAPE_H_
 #define _PCIE_LAYERSCAPE_H_
 #include <pci.h>
+#include <dm.h>
 
 #ifndef CONFIG_SYS_PCI_MEMORY_BUS
 #define CONFIG_SYS_PCI_MEMORY_BUS CONFIG_SYS_SDRAM_BASE
 #define PCIE_BAR2_SIZE         (4 * 1024) /* 4K */
 #define PCIE_BAR4_SIZE         (1 * 1024 * 1024) /* 1M */
 
-#ifndef CONFIG_DM_PCI
-struct ls_pcie {
-       int idx;
-       void __iomem *dbi;
-       void __iomem *va_cfg0;
-       void __iomem *va_cfg1;
-       int next_lut_index;
-       struct pci_controller hose;
-};
-
-struct ls_pcie_info {
-       unsigned long regs;
-       int pci_num;
-       u64 phys_base;
-       u64 cfg0_phys;
-       u64 cfg0_size;
-       u64 cfg1_phys;
-       u64 cfg1_size;
-       u64 mem_bus;
-       u64 mem_phys;
-       u64 mem_size;
-       u64 io_bus;
-       u64 io_phys;
-       u64 io_size;
-};
-
-#define SET_LS_PCIE_INFO(x, num)                       \
-{                                                      \
-       x.regs = CONFIG_SYS_PCIE##num##_ADDR;           \
-       x.phys_base = CONFIG_SYS_PCIE##num##_PHYS_ADDR; \
-       x.cfg0_phys = CONFIG_SYS_PCIE_CFG0_PHYS_OFF +   \
-                     CONFIG_SYS_PCIE##num##_PHYS_ADDR; \
-       x.cfg0_size = CONFIG_SYS_PCIE_CFG0_SIZE;        \
-       x.cfg1_phys = CONFIG_SYS_PCIE_CFG1_PHYS_OFF +   \
-                     CONFIG_SYS_PCIE##num##_PHYS_ADDR; \
-       x.cfg1_size = CONFIG_SYS_PCIE_CFG1_SIZE;        \
-       x.mem_bus = CONFIG_SYS_PCIE_MEM_BUS;            \
-       x.mem_phys = CONFIG_SYS_PCIE_MEM_PHYS_OFF +     \
-                    CONFIG_SYS_PCIE##num##_PHYS_ADDR;  \
-       x.mem_size = CONFIG_SYS_PCIE_MEM_SIZE;          \
-       x.io_bus = CONFIG_SYS_PCIE_IO_BUS;              \
-       x.io_phys = CONFIG_SYS_PCIE_IO_PHYS_OFF +       \
-                   CONFIG_SYS_PCIE##num##_PHYS_ADDR;   \
-       x.io_size = CONFIG_SYS_PCIE_IO_SIZE;            \
-       x.pci_num = num;                                \
-}
-
-#else /* CONFIG_DM_PCI */
-
-#include <dm.h>
-
 /* LUT registers */
 #define PCIE_LUT_UDR(n)                (0x800 + (n) * 8)
 #define PCIE_LUT_LDR(n)                (0x804 + (n) * 8)
@@ -187,5 +137,4 @@ struct ls_pcie {
 
 extern struct list_head ls_pcie_list;
 
-#endif /* CONFIG_DM_PCI */
 #endif /* _PCIE_LAYERSCAPE_H_ */
index c30a3303c4925933066ae0de68047ebd9c1e710d..47e621f7b5fcc6c9e3c898c64e15c4aa1a7bfd77 100644 (file)
@@ -37,173 +37,7 @@ static int ls_pcie_next_streamid(void)
 
        return next_stream_id++;
 }
-#endif
-
-#ifndef CONFIG_DM_PCI
-
-#ifdef CONFIG_FSL_LSCH3
-/*
- * Program a single LUT entry
- */
-static void ls_pcie_lut_set_mapping(struct ls_pcie *pcie, int index, u32 devid,
-                            u32 streamid)
-{
-       void __iomem *lut;
-
-       lut = pcie->dbi + PCIE_LUT_BASE;
-
-       /* leave mask as all zeroes, want to match all bits */
-       writel((devid << 16), lut + PCIE_LUT_UDR(index));
-       writel(streamid | PCIE_LUT_ENABLE, lut + PCIE_LUT_LDR(index));
-}
-
-/*
- * An msi-map is a property to be added to the pci controller
- * node.  It is a table, where each entry consists of 4 fields
- * e.g.:
- *
- *      msi-map = <[devid] [phandle-to-msi-ctrl] [stream-id] [count]
- *                 [devid] [phandle-to-msi-ctrl] [stream-id] [count]>;
- */
-static void fdt_pcie_set_msi_map_entry(void *blob, struct ls_pcie *pcie,
-                                      u32 devid, u32 streamid)
-{
-       char pcie_path[19];
-       u32 *prop;
-       u32 phandle;
-       int nodeoffset;
-
-       /* find pci controller node */
-       snprintf(pcie_path, sizeof(pcie_path), "/soc/pcie@%llx",
-                (u64)pcie->dbi);
-       nodeoffset = fdt_path_offset(blob, pcie_path);
-       if (nodeoffset < 0) {
-               printf("\n%s: ERROR: unable to update PCIe node: %s\n",
-                      __func__, pcie_path);
-               return;
-       }
-
-       /* get phandle to MSI controller */
-       prop = (u32 *)fdt_getprop(blob, nodeoffset, "msi-parent", 0);
-       if (prop == NULL) {
-               printf("\n%s: ERROR: missing msi-parent: %s\n", __func__,
-                      pcie_path);
-               return;
-       }
-       phandle = fdt32_to_cpu(*prop);
-
-       /* set one msi-map row */
-       fdt_appendprop_u32(blob, nodeoffset, "msi-map", devid);
-       fdt_appendprop_u32(blob, nodeoffset, "msi-map", phandle);
-       fdt_appendprop_u32(blob, nodeoffset, "msi-map", streamid);
-       fdt_appendprop_u32(blob, nodeoffset, "msi-map", 1);
-}
 
-static void fdt_fixup_pcie(void *blob)
-{
-       unsigned int found_multi = 0;
-       unsigned char header_type;
-       int index;
-       u32 streamid;
-       pci_dev_t dev, bdf;
-       int bus;
-       unsigned short id;
-       struct pci_controller *hose;
-       struct ls_pcie *pcie;
-       int i;
-
-       for (i = 0, hose = pci_get_hose_head(); hose; hose = hose->next, i++) {
-               pcie = hose->priv_data;
-               for (bus = hose->first_busno; bus <= hose->last_busno; bus++) {
-
-                       for (dev =  PCI_BDF(bus, 0, 0);
-                            dev <  PCI_BDF(bus, PCI_MAX_PCI_DEVICES - 1,
-                                           PCI_MAX_PCI_FUNCTIONS - 1);
-                            dev += PCI_BDF(0, 0, 1)) {
-
-                               if (PCI_FUNC(dev) && !found_multi)
-                                       continue;
-
-                               pci_read_config_word(dev, PCI_VENDOR_ID, &id);
-
-                               pci_read_config_byte(dev, PCI_HEADER_TYPE,
-                                                    &header_type);
-
-                               if ((id == 0xFFFF) || (id == 0x0000))
-                                       continue;
-
-                               if (!PCI_FUNC(dev))
-                                       found_multi = header_type & 0x80;
-
-                               streamid = ls_pcie_next_streamid();
-                               if (streamid < 0) {
-                                       debug("ERROR: no stream ids free\n");
-                                       continue;
-                               }
-
-                               index = ls_pcie_next_lut_index(pcie);
-                               if (index < 0) {
-                                       debug("ERROR: no LUT indexes free\n");
-                                       continue;
-                               }
-
-                               /* the DT fixup must be relative to the hose first_busno */
-                               bdf = dev - PCI_BDF(hose->first_busno, 0, 0);
-
-                               /* map PCI b.d.f to streamID in LUT */
-                               ls_pcie_lut_set_mapping(pcie, index, bdf >> 8,
-                                                       streamid);
-
-                               /* update msi-map in device tree */
-                               fdt_pcie_set_msi_map_entry(blob, pcie, bdf >> 8,
-                                                          streamid);
-                       }
-               }
-       }
-}
-#endif
-
-static void ft_pcie_ls_setup(void *blob, const char *pci_compat,
-                            unsigned long ctrl_addr, enum srds_prtcl dev)
-{
-       int off;
-
-       off = fdt_node_offset_by_compat_reg(blob, pci_compat,
-                                           (phys_addr_t)ctrl_addr);
-       if (off < 0)
-               return;
-
-       if (!is_serdes_configured(dev))
-               fdt_set_node_status(blob, off, FDT_STATUS_DISABLED, 0);
-}
-
-/* Fixup Kernel DT for PCIe */
-void ft_pci_setup(void *blob, bd_t *bd)
-{
-#ifdef CONFIG_PCIE1
-       ft_pcie_ls_setup(blob, FSL_PCIE_COMPAT, CONFIG_SYS_PCIE1_ADDR, PCIE1);
-#endif
-
-#ifdef CONFIG_PCIE2
-       ft_pcie_ls_setup(blob, FSL_PCIE_COMPAT, CONFIG_SYS_PCIE2_ADDR, PCIE2);
-#endif
-
-#ifdef CONFIG_PCIE3
-       ft_pcie_ls_setup(blob, FSL_PCIE_COMPAT, CONFIG_SYS_PCIE3_ADDR, PCIE3);
-#endif
-
-#ifdef CONFIG_PCIE4
-       ft_pcie_ls_setup(blob, FSL_PCIE_COMPAT, CONFIG_SYS_PCIE4_ADDR, PCIE4);
-#endif
-
-#ifdef CONFIG_FSL_LSCH3
-       fdt_fixup_pcie(blob);
-#endif
-}
-
-#else /* CONFIG_DM_PCI */
-
-#ifdef CONFIG_FSL_LSCH3
 static void lut_writel(struct ls_pcie *pcie, unsigned int value,
                       unsigned int offset)
 {
@@ -345,7 +179,6 @@ void ft_pci_setup(void *blob, bd_t *bd)
        fdt_fixup_pcie(blob);
 #endif
 }
-#endif /* CONFIG_DM_PCI */
 
 #else /* !CONFIG_OF_BOARD_SETUP */
 void ft_pci_setup(void *blob, bd_t *bd)