omap24xx: Add linux 2.6.37 config/patches
authorMichael Büsch <mb@bu3sch.de>
Fri, 5 Nov 2010 16:59:39 +0000 (16:59 +0000)
committerMichael Büsch <mb@bu3sch.de>
Fri, 5 Nov 2010 16:59:39 +0000 (16:59 +0000)
SVN-Revision: 23888

15 files changed:
target/linux/omap24xx/config-2.6.37 [new file with mode: 0644]
target/linux/omap24xx/patches-2.6.37/100-optimized-arm-div.patch [new file with mode: 0644]
target/linux/omap24xx/patches-2.6.37/200-omap-platform.patch [new file with mode: 0644]
target/linux/omap24xx/patches-2.6.37/300-nokia-board.patch [new file with mode: 0644]
target/linux/omap24xx/patches-2.6.37/310-n8x0-gpioswitch-input.patch [new file with mode: 0644]
target/linux/omap24xx/patches-2.6.37/400-bluetooth-hci_h4p.patch [new file with mode: 0644]
target/linux/omap24xx/patches-2.6.37/500-cbus.patch [new file with mode: 0644]
target/linux/omap24xx/patches-2.6.37/510-retu-tahvo-user-debugging.patch [new file with mode: 0644]
target/linux/omap24xx/patches-2.6.37/600-tsc2005.patch [new file with mode: 0644]
target/linux/omap24xx/patches-2.6.37/700-video-omap.patch [new file with mode: 0644]
target/linux/omap24xx/patches-2.6.37/710-evdev-events-without-grab.patch [new file with mode: 0644]
target/linux/omap24xx/patches-2.6.37/800-decompress-unlzo-fixes.patch [new file with mode: 0644]
target/linux/omap24xx/patches-2.6.37/810-mmc-fixes.patch [new file with mode: 0644]
target/linux/omap24xx/patches-2.6.37/820-backlight-fixes.patch [new file with mode: 0644]
target/linux/omap24xx/patches-2.6.37/900-n810-battery-management.patch [new file with mode: 0644]

diff --git a/target/linux/omap24xx/config-2.6.37 b/target/linux/omap24xx/config-2.6.37
new file mode 100644 (file)
index 0000000..0869682
--- /dev/null
@@ -0,0 +1,705 @@
+# CONFIG_AD7476 is not set
+# CONFIG_AD799X is not set
+# CONFIG_ADIS16209 is not set
+# CONFIG_ADIS16220 is not set
+# CONFIG_ADIS16240 is not set
+# CONFIG_ADIS16260 is not set
+# CONFIG_ADIS16300 is not set
+# CONFIG_ADIS16350 is not set
+# CONFIG_ADIS16400 is not set
+CONFIG_AEABI=y
+CONFIG_ALIGNMENT_TRAP=y
+# CONFIG_APM_EMULATION is not set
+# CONFIG_ARCH_CNS3XXX is not set
+CONFIG_ARCH_HAS_CPUFREQ=y
+CONFIG_ARCH_HAS_CPU_IDLE_WAIT=y
+CONFIG_ARCH_HAS_HOLES_MEMORYMODEL=y
+# CONFIG_ARCH_LPC32XX is not set
+# CONFIG_ARCH_NUC93X is not set
+CONFIG_ARCH_OMAP=y
+# CONFIG_ARCH_OMAP1 is not set
+CONFIG_ARCH_OMAP2=y
+CONFIG_ARCH_OMAP2420=y
+# CONFIG_ARCH_OMAP2430 is not set
+CONFIG_ARCH_OMAP2PLUS=y
+CONFIG_ARCH_OMAP2PLUS_TYPICAL=y
+# CONFIG_ARCH_OMAP3 is not set
+# CONFIG_ARCH_OMAP4 is not set
+CONFIG_ARCH_OMAP_OTG=y
+CONFIG_ARCH_REQUIRE_GPIOLIB=y
+# CONFIG_ARCH_S5P6442 is not set
+# CONFIG_ARCH_S5P64X0 is not set
+# CONFIG_ARCH_S5PC100 is not set
+# CONFIG_ARCH_S5PV210 is not set
+# CONFIG_ARCH_S5PV310 is not set
+# CONFIG_ARCH_SELECT_MEMORY_MODEL is not set
+# CONFIG_ARCH_SHMOBILE is not set
+# CONFIG_ARCH_SPARSEMEM_DEFAULT is not set
+# CONFIG_ARCH_SUPPORTS_MSI is not set
+CONFIG_ARCH_SUSPEND_POSSIBLE=y
+# CONFIG_ARCH_TCC_926 is not set
+# CONFIG_ARCH_TEGRA is not set
+# CONFIG_ARCH_USES_GETTIMEOFFSET is not set
+# CONFIG_ARCH_VEXPRESS is not set
+CONFIG_ARM=y
+CONFIG_ARM_DMA_MEM_BUFFERABLE=y
+CONFIG_ARM_ERRATA_411920=y
+CONFIG_ARM_L1_CACHE_SHIFT=5
+CONFIG_ARM_THUMB=y
+CONFIG_ARM_UNWIND=y
+# CONFIG_ARPD is not set
+CONFIG_ATAGS_PROC=y
+# CONFIG_ATH6K_LEGACY is not set
+# CONFIG_AUTO_ZRELADDR is not set
+# CONFIG_BCM_WIMAX is not set
+CONFIG_BINFMT_MISC=y
+CONFIG_BKL=y
+# CONFIG_BLK_DEV_INITRD is not set
+CONFIG_BLK_DEV_LOOP=y
+CONFIG_BLK_DEV_RAM=y
+CONFIG_BLK_DEV_RAM_COUNT=16
+CONFIG_BLK_DEV_RAM_SIZE=4096
+# CONFIG_BLK_DEV_RBD is not set
+CONFIG_BLK_DEV_SD=y
+# CONFIG_BRCM80211 is not set
+CONFIG_BRIDGE=m
+# CONFIG_BSD_PROCESS_ACCT is not set
+CONFIG_BT=m
+CONFIG_BT_BNEP=m
+# CONFIG_BT_BNEP_MC_FILTER is not set
+# CONFIG_BT_BNEP_PROTO_FILTER is not set
+CONFIG_BT_HCIH4P=m
+CONFIG_BT_HCIUART=m
+CONFIG_BT_HIDP=m
+CONFIG_BT_L2CAP=m
+CONFIG_BT_RFCOMM=m
+CONFIG_BT_SCO=m
+CONFIG_CBUS=y
+CONFIG_CBUS_RETU=y
+CONFIG_CBUS_RETU_HEADSET=y
+CONFIG_CBUS_RETU_POWERBUTTON=y
+CONFIG_CBUS_RETU_RTC=y
+CONFIG_CBUS_RETU_USER=y
+CONFIG_CBUS_RETU_USER_DEBUG=y
+CONFIG_CBUS_RETU_WDT=y
+CONFIG_CBUS_TAHVO=y
+# CONFIG_CBUS_TAHVO_USB is not set
+CONFIG_CBUS_TAHVO_USER=y
+CONFIG_CBUS_TAHVO_USER_DEBUG=y
+CONFIG_CC_OPTIMIZE_FOR_SIZE=y
+# CONFIG_CC_STACKPROTECTOR is not set
+# CONFIG_CEPH_LIB is not set
+CONFIG_CMDLINE="root=/dev/mmcblk0p1 rootfstype=ext3,ext2,squashfs,jffs2 console=tty0 console=ttyO2,115200n8 earlyprintk"
+CONFIG_CMDLINE_FORCE=y
+CONFIG_COMMON_CLKDEV=y
+CONFIG_CONSOLE_TRANSLATIONS=y
+CONFIG_CPU_32v6=y
+# CONFIG_CPU_32v6K is not set
+CONFIG_CPU_ABRT_EV6=y
+# CONFIG_CPU_BPREDICT_DISABLE is not set
+CONFIG_CPU_CACHE_V6=y
+CONFIG_CPU_CACHE_VIPT=y
+CONFIG_CPU_COPY_V6=y
+CONFIG_CPU_CP15=y
+CONFIG_CPU_CP15_MMU=y
+CONFIG_CPU_FREQ=y
+# CONFIG_CPU_FREQ_DEBUG is not set
+# CONFIG_CPU_FREQ_DEFAULT_GOV_CONSERVATIVE is not set
+# CONFIG_CPU_FREQ_DEFAULT_GOV_ONDEMAND is not set
+CONFIG_CPU_FREQ_DEFAULT_GOV_PERFORMANCE=y
+# CONFIG_CPU_FREQ_DEFAULT_GOV_POWERSAVE is not set
+# CONFIG_CPU_FREQ_DEFAULT_GOV_USERSPACE is not set
+CONFIG_CPU_FREQ_GOV_CONSERVATIVE=y
+CONFIG_CPU_FREQ_GOV_ONDEMAND=y
+CONFIG_CPU_FREQ_GOV_PERFORMANCE=y
+CONFIG_CPU_FREQ_GOV_POWERSAVE=y
+CONFIG_CPU_FREQ_GOV_USERSPACE=y
+CONFIG_CPU_FREQ_STAT=y
+# CONFIG_CPU_FREQ_STAT_DETAILS is not set
+CONFIG_CPU_FREQ_TABLE=y
+CONFIG_CPU_HAS_ASID=y
+CONFIG_CPU_HAS_PMU=y
+# CONFIG_CPU_ICACHE_DISABLE is not set
+CONFIG_CPU_IDLE=y
+CONFIG_CPU_IDLE_GOV_LADDER=y
+CONFIG_CPU_IDLE_GOV_MENU=y
+CONFIG_CPU_PABRT_V6=y
+CONFIG_CPU_TLB_V6=y
+CONFIG_CPU_V6=y
+CONFIG_CRC16=y
+CONFIG_CRC7=y
+CONFIG_CRC_CCITT=y
+CONFIG_CRC_ITU_T=y
+CONFIG_CRYPTO_AEAD2=y
+CONFIG_CRYPTO_AES=y
+CONFIG_CRYPTO_ANSI_CPRNG=y
+CONFIG_CRYPTO_ARC4=y
+CONFIG_CRYPTO_BLKCIPHER=y
+CONFIG_CRYPTO_BLKCIPHER2=y
+CONFIG_CRYPTO_CBC=m
+CONFIG_CRYPTO_DES=m
+# CONFIG_CRYPTO_DEV_OMAP_AES is not set
+CONFIG_CRYPTO_DEV_OMAP_SHAM=y
+CONFIG_CRYPTO_ECB=y
+CONFIG_CRYPTO_HASH=y
+CONFIG_CRYPTO_HASH2=y
+CONFIG_CRYPTO_HW=y
+CONFIG_CRYPTO_MANAGER=y
+CONFIG_CRYPTO_MANAGER2=y
+CONFIG_CRYPTO_MD5=y
+CONFIG_CRYPTO_RNG=y
+CONFIG_CRYPTO_RNG2=y
+CONFIG_CRYPTO_SHA1=y
+CONFIG_CRYPTO_WORKQUEUE=y
+# CONFIG_CRYPTO_ZLIB is not set
+CONFIG_DEBUG_BUGVERBOSE=y
+# CONFIG_DEBUG_FS is not set
+CONFIG_DEBUG_KERNEL=y
+CONFIG_DEBUG_MEMORY_INIT=y
+CONFIG_DEBUG_USER=y
+CONFIG_DECOMPRESS_LZMA=y
+CONFIG_DEFAULT_CFQ=y
+CONFIG_DEFAULT_IOSCHED="cfq"
+CONFIG_DEFAULT_TCP_CONG="cubic"
+# CONFIG_DEPRECATED_PARAM_STRUCT is not set
+CONFIG_DEVKMEM=y
+CONFIG_DEVTMPFS=y
+CONFIG_DEVTMPFS_MOUNT=y
+CONFIG_DNOTIFY=y
+CONFIG_DNS_RESOLVER=y
+CONFIG_DUMMY_CONSOLE=y
+# CONFIG_ECRYPT_FS is not set
+CONFIG_ENABLE_MUST_CHECK=y
+CONFIG_EXPORTFS=m
+CONFIG_EXT2_FS=y
+CONFIG_EXT2_FS_POSIX_ACL=y
+# CONFIG_EXT2_FS_SECURITY is not set
+CONFIG_EXT2_FS_XATTR=y
+CONFIG_EXT2_FS_XIP=y
+CONFIG_EXT3_DEFAULTS_TO_ORDERED=y
+CONFIG_EXT3_FS=y
+CONFIG_EXT3_FS_POSIX_ACL=y
+# CONFIG_EXT3_FS_SECURITY is not set
+CONFIG_EXT3_FS_XATTR=y
+CONFIG_FAT_FS=y
+CONFIG_FB=y
+CONFIG_FB_CFB_COPYAREA=y
+CONFIG_FB_CFB_FILLRECT=y
+CONFIG_FB_CFB_IMAGEBLIT=y
+CONFIG_FB_OMAP=y
+# CONFIG_FB_OMAP_BOOTLOADER_INIT is not set
+CONFIG_FB_OMAP_CONSISTENT_DMA_SIZE=2
+CONFIG_FB_OMAP_LCDC_BLIZZARD=y
+CONFIG_FB_OMAP_LCDC_EXTERNAL=y
+# CONFIG_FB_OMAP_LCDC_HWA742 is not set
+CONFIG_FB_OMAP_LCD_MIPID=y
+# CONFIG_FB_OMAP_MANUAL_UPDATE is not set
+# CONFIG_FB_SM7XX is not set
+# CONFIG_FIRMWARE_EDID is not set
+CONFIG_FIRMWARE_IN_KERNEL=y
+CONFIG_FONTS=y
+# CONFIG_FONT_10x18 is not set
+# CONFIG_FONT_6x11 is not set
+# CONFIG_FONT_7x14 is not set
+CONFIG_FONT_8x16=y
+CONFIG_FONT_8x8=y
+# CONFIG_FONT_ACORN_8x8 is not set
+# CONFIG_FONT_MINI_4x6 is not set
+# CONFIG_FONT_PEARL_8x8 is not set
+# CONFIG_FONT_SUN12x22 is not set
+# CONFIG_FONT_SUN8x16 is not set
+CONFIG_FORCE_MAX_ZONEORDER=11
+CONFIG_FRAMEBUFFER_CONSOLE=y
+# CONFIG_FRAMEBUFFER_CONSOLE_DETECT_PRIMARY is not set
+# CONFIG_FRAMEBUFFER_CONSOLE_ROTATION is not set
+CONFIG_FREEZER=y
+CONFIG_FS_MBCACHE=y
+CONFIG_FS_POSIX_ACL=y
+CONFIG_FS_XIP=y
+# CONFIG_FT1000 is not set
+CONFIG_GENERIC_ACL=y
+CONFIG_GENERIC_ATOMIC64=y
+CONFIG_GENERIC_CLOCKEVENTS=y
+CONFIG_GENERIC_CLOCKEVENTS_BUILD=y
+CONFIG_GENERIC_FIND_LAST_BIT=y
+CONFIG_GENERIC_GPIO=y
+CONFIG_GENERIC_HARDIRQS_NO__DO_IRQ=y
+CONFIG_GPIOLIB=y
+# CONFIG_GPIO_74X164 is not set
+# CONFIG_GPIO_BASIC_MMIO is not set
+CONFIG_GPIO_SYSFS=y
+# CONFIG_GPIO_VX855 is not set
+# CONFIG_HAMRADIO is not set
+CONFIG_HARDIRQS_SW_RESEND=y
+CONFIG_HAS_DMA=y
+CONFIG_HAS_IOMEM=y
+CONFIG_HAS_IOPORT=y
+CONFIG_HAVE_AOUT=y
+CONFIG_HAVE_ARCH_KGDB=y
+CONFIG_HAVE_CLK=y
+CONFIG_HAVE_DYNAMIC_FTRACE=y
+CONFIG_HAVE_FTRACE_MCOUNT_RECORD=y
+CONFIG_HAVE_FUNCTION_TRACER=y
+CONFIG_HAVE_GENERIC_DMA_COHERENT=y
+# CONFIG_HAVE_GENERIC_HARDIRQS is not set
+CONFIG_HAVE_IDE=y
+CONFIG_HAVE_IRQ_WORK=y
+CONFIG_HAVE_KERNEL_GZIP=y
+CONFIG_HAVE_KERNEL_LZMA=y
+CONFIG_HAVE_KERNEL_LZO=y
+CONFIG_HAVE_LATENCYTOP_SUPPORT=y
+CONFIG_HAVE_MEMBLOCK=y
+CONFIG_HAVE_MTD_OTP=y
+CONFIG_HAVE_OPROFILE=y
+CONFIG_HAVE_PERF_EVENTS=y
+CONFIG_HAVE_PROC_CPU=y
+CONFIG_HAVE_REGS_AND_STACK_ACCESS_API=y
+CONFIG_HID=y
+CONFIG_HID_APPLE=m
+# CONFIG_HID_ROCCAT_PYRA is not set
+CONFIG_HID_SUPPORT=y
+# CONFIG_HID_UCLOGIC is not set
+CONFIG_HID_WACOM=m
+# CONFIG_HID_WACOM_POWER_SUPPLY is not set
+# CONFIG_HID_WALTOP is not set
+CONFIG_HWMON=m
+# CONFIG_HWMON_DEBUG_CHIP is not set
+CONFIG_HW_CONSOLE=y
+CONFIG_HW_RANDOM=y
+CONFIG_HW_RANDOM_OMAP=y
+CONFIG_HZ=128
+CONFIG_I2C=y
+CONFIG_I2C_BOARDINFO=y
+CONFIG_I2C_CHARDEV=y
+CONFIG_I2C_COMPAT=y
+CONFIG_I2C_HELPER_AUTO=y
+CONFIG_I2C_OMAP=y
+CONFIG_IIO=y
+# CONFIG_IIO_RING_BUFFER is not set
+# CONFIG_IIO_TRIGGER is not set
+CONFIG_INET6_XFRM_MODE_BEET=m
+CONFIG_INET6_XFRM_MODE_TRANSPORT=m
+CONFIG_INET6_XFRM_MODE_TUNNEL=m
+CONFIG_INET_DIAG=y
+CONFIG_INET_TCP_DIAG=y
+CONFIG_INET_TUNNEL=m
+# CONFIG_INLINE_READ_UNLOCK is not set
+# CONFIG_INLINE_READ_UNLOCK_IRQ is not set
+# CONFIG_INLINE_SPIN_UNLOCK is not set
+# CONFIG_INLINE_SPIN_UNLOCK_IRQ is not set
+# CONFIG_INLINE_WRITE_UNLOCK is not set
+# CONFIG_INLINE_WRITE_UNLOCK_IRQ is not set
+CONFIG_INOTIFY_USER=y
+CONFIG_INPUT=y
+CONFIG_INPUT_EVDEV=y
+# CONFIG_INPUT_GPIO_BUTTONS is not set
+CONFIG_INPUT_JOYSTICK=y
+CONFIG_INPUT_KEYBOARD=y
+CONFIG_INPUT_MOUSE=y
+CONFIG_INPUT_MOUSEDEV=y
+# CONFIG_INPUT_MOUSEDEV_PSAUX is not set
+CONFIG_INPUT_MOUSEDEV_SCREEN_X=800
+CONFIG_INPUT_MOUSEDEV_SCREEN_Y=480
+CONFIG_INPUT_TABLET=y
+CONFIG_INPUT_TOUCHSCREEN=y
+CONFIG_IOSCHED_CFQ=y
+# CONFIG_IOSCHED_DEADLINE is not set
+CONFIG_IPV6=y
+CONFIG_IPV6_MIP6=m
+CONFIG_IPV6_PRIVACY=y
+CONFIG_IPV6_ROUTER_PREF=y
+CONFIG_IPV6_SIT=m
+# CONFIG_IP_ADVANCED_ROUTER is not set
+# CONFIG_IP_MROUTE is not set
+CONFIG_IR_CORE=m
+CONFIG_IR_LIRC_CODEC=m
+# CONFIG_IR_MCEUSB is not set
+CONFIG_IR_RC5_SZ_DECODER=m
+# CONFIG_IR_STREAMZAP is not set
+# CONFIG_ISDN is not set
+# CONFIG_ISP1301_OMAP is not set
+CONFIG_JBD=y
+CONFIG_JFFS2_LZO=y
+CONFIG_JFFS2_ZLIB=y
+# CONFIG_JOYSTICK_A3D is not set
+# CONFIG_JOYSTICK_ADI is not set
+# CONFIG_JOYSTICK_ANALOG is not set
+# CONFIG_JOYSTICK_COBRA is not set
+# CONFIG_JOYSTICK_GF2K is not set
+# CONFIG_JOYSTICK_GRIP is not set
+# CONFIG_JOYSTICK_GRIP_MP is not set
+# CONFIG_JOYSTICK_GUILLEMOT is not set
+# CONFIG_JOYSTICK_IFORCE is not set
+# CONFIG_JOYSTICK_INTERACT is not set
+# CONFIG_JOYSTICK_JOYDUMP is not set
+# CONFIG_JOYSTICK_MAGELLAN is not set
+# CONFIG_JOYSTICK_SIDEWINDER is not set
+# CONFIG_JOYSTICK_SPACEBALL is not set
+# CONFIG_JOYSTICK_SPACEORB is not set
+# CONFIG_JOYSTICK_STINGER is not set
+# CONFIG_JOYSTICK_TMDC is not set
+# CONFIG_JOYSTICK_TWIDJOY is not set
+# CONFIG_JOYSTICK_WARRIOR is not set
+# CONFIG_JOYSTICK_XPAD is not set
+# CONFIG_JOYSTICK_ZHENHUA is not set
+CONFIG_KALLSYMS=y
+CONFIG_KEXEC=y
+# CONFIG_KEYBOARD_ATKBD is not set
+# CONFIG_KEYBOARD_GPIO is not set
+# CONFIG_KEYBOARD_LKKBD is not set
+CONFIG_KEYBOARD_LM8323=y
+# CONFIG_KEYBOARD_MATRIX is not set
+# CONFIG_KEYBOARD_MCS is not set
+# CONFIG_KEYBOARD_NEWTON is not set
+# CONFIG_KEYBOARD_OMAP is not set
+# CONFIG_KEYBOARD_STOWAWAY is not set
+# CONFIG_KEYBOARD_SUNKBD is not set
+# CONFIG_KEYBOARD_XTKBD is not set
+CONFIG_KEYS=y
+# CONFIG_KEYS_DEBUG_PROC_KEYS is not set
+# CONFIG_KXSD9 is not set
+# CONFIG_LBDAF is not set
+CONFIG_LEDS=y
+# CONFIG_LEDS_GPIO is not set
+# CONFIG_LEDS_REGULATOR is not set
+CONFIG_LEDS_TRIGGER_BACKLIGHT=y
+CONFIG_LEDS_TRIGGER_GPIO=y
+CONFIG_LIRC=m
+# CONFIG_LIRC_STAGING is not set
+# CONFIG_LIS3L02DQ is not set
+CONFIG_LLC=m
+CONFIG_LOCKD=m
+CONFIG_LOCK_KERNEL=y
+CONFIG_LOG_BUF_SHIFT=18
+CONFIG_LZO_COMPRESS=y
+CONFIG_LZO_DECOMPRESS=y
+CONFIG_MACH_NOKIA_N800=y
+CONFIG_MACH_NOKIA_N810=y
+CONFIG_MACH_NOKIA_N810_WIMAX=y
+CONFIG_MACH_NOKIA_N8X0=y
+CONFIG_MACH_NOKIA_N8X0_LCD=y
+CONFIG_MACH_NOKIA_N8X0_USB=y
+CONFIG_MACH_NO_WESTBRIDGE=y
+CONFIG_MACH_OMAP2_TUSB6010=y
+# CONFIG_MACH_OMAP_APOLLON is not set
+# CONFIG_MACH_OMAP_GENERIC is not set
+# CONFIG_MACH_OMAP_H4 is not set
+CONFIG_MACVLAN=m
+CONFIG_MAC_PARTITION=y
+# CONFIG_MAX1363 is not set
+CONFIG_MEDIA_ATTACH=y
+CONFIG_MEDIA_SUPPORT=m
+CONFIG_MEDIA_TUNER=m
+CONFIG_MEDIA_TUNER_MC44S803=m
+CONFIG_MEDIA_TUNER_MT20XX=m
+CONFIG_MEDIA_TUNER_SIMPLE=m
+CONFIG_MEDIA_TUNER_TDA8290=m
+CONFIG_MEDIA_TUNER_TDA9887=m
+CONFIG_MEDIA_TUNER_TEA5761=m
+CONFIG_MEDIA_TUNER_TEA5767=m
+CONFIG_MEDIA_TUNER_XC2028=m
+CONFIG_MEDIA_TUNER_XC5000=m
+CONFIG_MENELAUS=y
+# CONFIG_MFD_MC13XXX is not set
+# CONFIG_MFD_T7L66XB is not set
+# CONFIG_MFD_WM831X_I2C is not set
+# CONFIG_MFD_WM831X_SPI is not set
+# CONFIG_MISC_DEVICES is not set
+CONFIG_MMC=y
+CONFIG_MMC_BLOCK=y
+CONFIG_MMC_BLOCK_MINORS=8
+CONFIG_MMC_OMAP=y
+CONFIG_MMC_SDHCI=y
+CONFIG_MMC_SDHCI_PLTFM=y
+CONFIG_MMC_SPI=y
+CONFIG_MMC_UNSAFE_RESUME=y
+# CONFIG_MMC_USHC is not set
+# CONFIG_MOUSE_BCM5974 is not set
+# CONFIG_MOUSE_GPIO is not set
+CONFIG_MOUSE_PS2=y
+CONFIG_MOUSE_PS2_ALPS=y
+# CONFIG_MOUSE_PS2_ELANTECH is not set
+CONFIG_MOUSE_PS2_LOGIPS2PP=y
+CONFIG_MOUSE_PS2_SYNAPTICS=y
+# CONFIG_MOUSE_PS2_TOUCHKIT is not set
+CONFIG_MOUSE_PS2_TRACKPOINT=y
+# CONFIG_MOUSE_SERIAL is not set
+# CONFIG_MOUSE_VSXXXAA is not set
+CONFIG_MSDOS_FS=y
+CONFIG_MTD_BLOCK2MTD=y
+# CONFIG_MTD_CFI is not set
+CONFIG_MTD_CMDLINE_PARTS=y
+# CONFIG_MTD_COMPLEX_MAPPINGS is not set
+CONFIG_MTD_ONENAND=y
+# CONFIG_MTD_ONENAND_2X_PROGRAM is not set
+# CONFIG_MTD_ONENAND_GENERIC is not set
+CONFIG_MTD_ONENAND_OMAP2=y
+CONFIG_MTD_ONENAND_OTP=y
+# CONFIG_MTD_ONENAND_SIM is not set
+# CONFIG_MTD_ONENAND_VERIFY_WRITE is not set
+# CONFIG_MTD_ROOTFS_ROOT_DEV is not set
+# CONFIG_MTD_ROOTFS_SPLIT is not set
+# CONFIG_MUSB_PIO_ONLY is not set
+CONFIG_N810BM=y
+CONFIG_NAMESPACES=y
+CONFIG_NEED_DMA_MAP_STATE=y
+CONFIG_NEED_PER_CPU_KM=y
+CONFIG_NETDEV_10000=y
+# CONFIG_NET_IPGRE_DEMUX is not set
+# CONFIG_NET_NS is not set
+# CONFIG_NET_SCHED is not set
+CONFIG_NFSD=m
+CONFIG_NFSD_DEPRECATED=y
+CONFIG_NFSD_V2_ACL=y
+CONFIG_NFSD_V3_ACL=y
+CONFIG_NFSD_V4=y
+CONFIG_NFS_ACL_SUPPORT=m
+CONFIG_NFS_FS=m
+CONFIG_NFS_USE_KERNEL_DNS=y
+# CONFIG_NFS_USE_LEGACY_DNS is not set
+# CONFIG_NFS_USE_NEW_IDMAPPER is not set
+CONFIG_NFS_V3_ACL=y
+CONFIG_NFS_V4=y
+CONFIG_NFS_V4_1=y
+CONFIG_NLS=y
+CONFIG_NOP_USB_XCEIV=m
+CONFIG_NO_HZ=y
+# CONFIG_OABI_COMPAT is not set
+# CONFIG_OMAP2_DSS is not set
+CONFIG_OMAP_32K_TIMER=y
+CONFIG_OMAP_32K_TIMER_HZ=128
+CONFIG_OMAP_BOOT_REASON=y
+CONFIG_OMAP_BOOT_TAG=y
+CONFIG_OMAP_COMPONENT_VERSION=y
+CONFIG_OMAP_DM_TIMER=y
+CONFIG_OMAP_GPIO_SWITCH=y
+CONFIG_OMAP_MBOX_FWK=y
+CONFIG_OMAP_MBOX_KFIFO_SIZE=256
+CONFIG_OMAP_MCBSP=y
+# CONFIG_OMAP_MPU_TIMER is not set
+CONFIG_OMAP_MUX=y
+# CONFIG_OMAP_MUX_DEBUG is not set
+CONFIG_OMAP_MUX_WARNINGS=y
+CONFIG_OMAP_PACKAGE_ZAC=y
+# CONFIG_OMAP_PM_NONE is not set
+CONFIG_OMAP_PM_NOOP=y
+CONFIG_OMAP_RESET_CLOCKS=y
+CONFIG_OMAP_WATCHDOG=y
+CONFIG_PAGEFLAGS_EXTENDED=y
+CONFIG_PAGE_OFFSET=0xC0000000
+# CONFIG_PCI_SYSCALL is not set
+CONFIG_PERF_USE_VMALLOC=y
+# CONFIG_PLAT_SPEAR is not set
+CONFIG_PM=y
+# CONFIG_PM_DEBUG is not set
+# CONFIG_PM_OPP is not set
+CONFIG_PM_OPS=y
+CONFIG_PM_RUNTIME=y
+CONFIG_PM_SLEEP=y
+CONFIG_PNFS_FILE_LAYOUT=m
+CONFIG_POSIX_MQUEUE=y
+CONFIG_POSIX_MQUEUE_SYSCTL=y
+CONFIG_PPP=m
+CONFIG_PPP_ASYNC=m
+CONFIG_PPP_BSDCOMP=m
+CONFIG_PPP_DEFLATE=m
+CONFIG_PPP_MPPE=m
+# CONFIG_PPP_MULTILINK is not set
+CONFIG_PPP_SYNC_TTY=m
+CONFIG_PREEMPT=y
+# CONFIG_PREEMPT_NONE is not set
+# CONFIG_PREEMPT_RCU is not set
+CONFIG_PRINTK_TIME=y
+CONFIG_PROC_PAGE_MONITOR=y
+# CONFIG_QUOTACTL is not set
+# CONFIG_R8712U is not set
+CONFIG_REGULATOR=y
+# CONFIG_REGULATOR_AD5398 is not set
+# CONFIG_REGULATOR_DEBUG is not set
+# CONFIG_REGULATOR_DUMMY is not set
+# CONFIG_REGULATOR_ISL6271A is not set
+# CONFIG_REGULATOR_LP3971 is not set
+# CONFIG_REGULATOR_LP3972 is not set
+# CONFIG_REGULATOR_MAX1586 is not set
+# CONFIG_REGULATOR_MAX8649 is not set
+# CONFIG_REGULATOR_MAX8660 is not set
+# CONFIG_REGULATOR_MAX8952 is not set
+# CONFIG_REGULATOR_TPS65023 is not set
+# CONFIG_REGULATOR_TPS6507X is not set
+# CONFIG_REGULATOR_USERSPACE_CONSUMER is not set
+CONFIG_RPCSEC_GSS_KRB5=m
+CONFIG_SCSI=y
+# CONFIG_SCSI_LOWLEVEL is not set
+# CONFIG_SDIO_UART is not set
+# CONFIG_SENSORS_AK8975 is not set
+# CONFIG_SENSORS_GPIO_FAN is not set
+# CONFIG_SENSORS_HMC5843 is not set
+# CONFIG_SENSORS_ISL29018 is not set
+CONFIG_SENSORS_LM75=m
+# CONFIG_SENSORS_LTC4261 is not set
+CONFIG_SENSORS_TSL2563=m
+# CONFIG_SENSORS_W83795 is not set
+CONFIG_SERIAL_8250_NR_UARTS=4
+CONFIG_SERIAL_8250_RUNTIME_UARTS=4
+CONFIG_SERIAL_OMAP=y
+CONFIG_SERIAL_OMAP_CONSOLE=y
+CONFIG_SERIO=y
+CONFIG_SERIO_LIBPS2=y
+# CONFIG_SERIO_PS2MULT is not set
+# CONFIG_SERIO_RAW is not set
+CONFIG_SERIO_SERPORT=y
+# CONFIG_SLAB is not set
+CONFIG_SLHC=m
+CONFIG_SLUB=y
+# CONFIG_SLUB_STATS is not set
+CONFIG_SND=m
+# CONFIG_SND_ALOOP is not set
+CONFIG_SND_ARM=y
+# CONFIG_SND_EMU10K1_SEQ is not set
+CONFIG_SND_JACK=y
+CONFIG_SND_MIXER_OSS=m
+CONFIG_SND_OMAP_SOC=m
+CONFIG_SND_OMAP_SOC_MCBSP=m
+CONFIG_SND_OMAP_SOC_N810=m
+# CONFIG_SND_OPL3_LIB_SEQ is not set
+# CONFIG_SND_OPL4_LIB_SEQ is not set
+CONFIG_SND_PCM=m
+CONFIG_SND_PCM_OSS=m
+# CONFIG_SND_RAWMIDI_SEQ is not set
+# CONFIG_SND_SBAWE_SEQ is not set
+CONFIG_SND_SOC=m
+# CONFIG_SND_SOC_ALL_CODECS is not set
+CONFIG_SND_SOC_I2C_AND_SPI=m
+CONFIG_SND_SOC_TLV320AIC3X=m
+CONFIG_SND_SPI=y
+CONFIG_SND_SUPPORT_OLD_API=y
+CONFIG_SND_TIMER=m
+CONFIG_SOUND=m
+CONFIG_SOUND_OSS_CORE=y
+CONFIG_SOUND_OSS_CORE_PRECLAIM=y
+# CONFIG_SPARSE_RCU_POINTER is not set
+# CONFIG_SPEAKUP is not set
+CONFIG_SPI=y
+# CONFIG_SPI_BITBANG is not set
+# CONFIG_SPI_GPIO is not set
+CONFIG_SPI_MASTER=y
+CONFIG_SPI_OMAP24XX=y
+# CONFIG_STMMAC_ETH is not set
+CONFIG_STP=m
+# CONFIG_STRICT_DEVMEM is not set
+# CONFIG_STRIP_ASM_SYMS is not set
+CONFIG_SUNRPC=m
+CONFIG_SUNRPC_GSS=m
+CONFIG_SUSPEND=y
+CONFIG_SUSPEND_FREEZER=y
+CONFIG_SUSPEND_NVS=y
+# CONFIG_SYN_COOKIES is not set
+# CONFIG_SYSCTL_SYSCALL is not set
+# CONFIG_SYSCTL_SYSCALL_CHECK is not set
+CONFIG_SYS_SUPPORTS_APM_EMULATION=y
+# CONFIG_TABLET_USB_ACECAD is not set
+# CONFIG_TABLET_USB_AIPTEK is not set
+# CONFIG_TABLET_USB_GTCO is not set
+# CONFIG_TABLET_USB_HANWANG is not set
+# CONFIG_TABLET_USB_KBTAB is not set
+# CONFIG_TABLET_USB_WACOM is not set
+# CONFIG_TCP_CONG_ADVANCED is not set
+CONFIG_TCP_CONG_CUBIC=y
+# CONFIG_TEST_LIST_SORT is not set
+# CONFIG_TINY_PREEMPT_RCU is not set
+CONFIG_TMPFS_POSIX_ACL=y
+# CONFIG_TOUCHSCREEN_BU21013 is not set
+# CONFIG_TOUCHSCREEN_DYNAPRO is not set
+# CONFIG_TOUCHSCREEN_HAMPSHIRE is not set
+CONFIG_TOUCHSCREEN_TSC2005=y
+# CONFIG_TTY_PRINTK is not set
+CONFIG_TUN=m
+CONFIG_UACCESS_WITH_MEMCPY=y
+CONFIG_UID16=y
+CONFIG_USB=m
+# CONFIG_USB_ARCH_HAS_EHCI is not set
+# CONFIG_USB_AUDIO is not set
+# CONFIG_USB_CDC_COMPOSITE is not set
+# CONFIG_USB_ENESTORAGE is not set
+CONFIG_USB_ETH=m
+# CONFIG_USB_ETH_EEM is not set
+# CONFIG_USB_ETH_RNDIS is not set
+# CONFIG_USB_FILE_STORAGE is not set
+# CONFIG_USB_FUNCTIONFS is not set
+CONFIG_USB_GADGET=m
+# CONFIG_USB_GADGETFS is not set
+# CONFIG_USB_GADGET_DEBUG_FILES is not set
+CONFIG_USB_GADGET_DUALSPEED=y
+# CONFIG_USB_GADGET_DUMMY_HCD is not set
+# CONFIG_USB_GADGET_M66592 is not set
+CONFIG_USB_GADGET_MUSB_HDRC=y
+# CONFIG_USB_GADGET_OMAP is not set
+# CONFIG_USB_GADGET_R8A66597 is not set
+CONFIG_USB_GADGET_SELECTED=y
+CONFIG_USB_GADGET_VBUS_DRAW=100
+CONFIG_USB_GSPCA=m
+# CONFIG_USB_GSPCA_KONICA is not set
+# CONFIG_USB_GSPCA_SPCA1528 is not set
+# CONFIG_USB_GSPCA_SQ930X is not set
+# CONFIG_USB_GSPCA_XIRLINK_CIT is not set
+# CONFIG_USB_G_DBGP is not set
+# CONFIG_USB_G_HID is not set
+# CONFIG_USB_G_PRINTER is not set
+# CONFIG_USB_G_SERIAL is not set
+# CONFIG_USB_G_WEBCAM is not set
+CONFIG_USB_HID=m
+# CONFIG_USB_INVENTRA_DMA is not set
+# CONFIG_USB_MIDI_GADGET is not set
+# CONFIG_USB_MUSB_AM35X is not set
+CONFIG_USB_MUSB_DEBUG=y
+CONFIG_USB_MUSB_HDRC=m
+CONFIG_USB_MUSB_HDRC_HCD=y
+# CONFIG_USB_MUSB_HOST is not set
+CONFIG_USB_MUSB_OTG=y
+# CONFIG_USB_MUSB_PERIPHERAL is not set
+# CONFIG_USB_NET_CX82310_ETH is not set
+# CONFIG_USB_OHCI_BIG_ENDIAN_DESC is not set
+# CONFIG_USB_OHCI_BIG_ENDIAN_MMIO is not set
+CONFIG_USB_OHCI_HCD=m
+CONFIG_USB_OHCI_HCD_OMAP1=y
+CONFIG_USB_OTG=y
+CONFIG_USB_OTG_UTILS=y
+# CONFIG_USB_PWC is not set
+CONFIG_USB_SERIAL=m
+# CONFIG_USB_SERIAL_SAMBA is not set
+CONFIG_USB_SUPPORT=y
+# CONFIG_USB_TI_CPPI_DMA is not set
+CONFIG_USB_TUSB6010=y
+CONFIG_USB_TUSB_OMAP_DMA=y
+# CONFIG_USB_UAS is not set
+CONFIG_USB_USBNET=m
+# CONFIG_USB_YUREX is not set
+# CONFIG_USB_ZERO is not set
+# CONFIG_USER_NS is not set
+CONFIG_V4L_USB_DRIVERS=y
+CONFIG_VECTORS_BASE=0xffff0000
+CONFIG_VFAT_FS=y
+CONFIG_VFP=y
+CONFIG_VIDEO_ALLOW_V4L1=y
+CONFIG_VIDEO_CAPTURE_DRIVERS=y
+# CONFIG_VIDEO_CPIA2 is not set
+CONFIG_VIDEO_DEV=m
+CONFIG_VIDEO_IR=m
+CONFIG_VIDEO_IR_I2C=m
+CONFIG_VIDEO_MEDIA=m
+# CONFIG_VIDEO_OMAP2 is not set
+# CONFIG_VIDEO_OMAP2_VOUT is not set
+# CONFIG_VIDEO_SR030PC30 is not set
+CONFIG_VIDEO_TCM825X=m
+CONFIG_VIDEO_V4L1=m
+CONFIG_VIDEO_V4L2=m
+CONFIG_VIDEO_V4L2_COMMON=m
+CONFIG_VLAN_8021Q=m
+CONFIG_VT=y
+CONFIG_VT_CONSOLE=y
+# CONFIG_VT_HW_CONSOLE_BINDING is not set
+CONFIG_WATCHDOG_NOWAYOUT=y
+# CONFIG_ZBOOT_ROM is not set
+CONFIG_ZBOOT_ROM_BSS=0x10200000
+CONFIG_ZBOOT_ROM_TEXT=0x10C08000
+CONFIG_ZONE_DMA_FLAG=0
diff --git a/target/linux/omap24xx/patches-2.6.37/100-optimized-arm-div.patch b/target/linux/omap24xx/patches-2.6.37/100-optimized-arm-div.patch
new file mode 100644 (file)
index 0000000..92b456d
--- /dev/null
@@ -0,0 +1,355 @@
+---
+ arch/arm/boot/compressed/lib1funcs.S |  348 +++++++++++++++++++++++++++++++++++
+ 1 file changed, 348 insertions(+)
+
+--- /dev/null
++++ linux-2.6.35/arch/arm/boot/compressed/lib1funcs.S
+@@ -0,0 +1,348 @@
++/*
++ * linux/arch/arm/lib/lib1funcs.S: Optimized ARM division routines
++ *
++ * Author: Nicolas Pitre <nico@fluxnic.net>
++ *   - contributed to gcc-3.4 on Sep 30, 2003
++ *   - adapted for the Linux kernel on Oct 2, 2003
++ */
++
++/* Copyright 1995, 1996, 1998, 1999, 2000, 2003 Free Software Foundation, Inc.
++
++This file is free software; you can redistribute it and/or modify it
++under the terms of the GNU General Public License as published by the
++Free Software Foundation; either version 2, or (at your option) any
++later version.
++
++In addition to the permissions in the GNU General Public License, the
++Free Software Foundation gives you unlimited permission to link the
++compiled version of this file into combinations with other programs,
++and to distribute those combinations without any restriction coming
++from the use of this file.  (The General Public License restrictions
++do apply in other respects; for example, they cover modification of
++the file, and distribution when not linked into a combine
++executable.)
++
++This file is distributed in the hope that it will be useful, but
++WITHOUT ANY WARRANTY; without even the implied warranty of
++MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
++General Public License for more details.
++
++You should have received a copy of the GNU General Public License
++along with this program; see the file COPYING.  If not, write to
++the Free Software Foundation, 59 Temple Place - Suite 330,
++Boston, MA 02111-1307, USA.  */
++
++
++#include <linux/linkage.h>
++#include <asm/assembler.h>
++
++
++.macro ARM_DIV_BODY dividend, divisor, result, curbit
++
++#if __LINUX_ARM_ARCH__ >= 5
++
++      clz     \curbit, \divisor
++      clz     \result, \dividend
++      sub     \result, \curbit, \result
++      mov     \curbit, #1
++      mov     \divisor, \divisor, lsl \result
++      mov     \curbit, \curbit, lsl \result
++      mov     \result, #0
++      
++#else
++
++      @ Initially shift the divisor left 3 bits if possible,
++      @ set curbit accordingly.  This allows for curbit to be located
++      @ at the left end of each 4 bit nibbles in the division loop
++      @ to save one loop in most cases.
++      tst     \divisor, #0xe0000000
++      moveq   \divisor, \divisor, lsl #3
++      moveq   \curbit, #8
++      movne   \curbit, #1
++
++      @ Unless the divisor is very big, shift it up in multiples of
++      @ four bits, since this is the amount of unwinding in the main
++      @ division loop.  Continue shifting until the divisor is 
++      @ larger than the dividend.
++1:    cmp     \divisor, #0x10000000
++      cmplo   \divisor, \dividend
++      movlo   \divisor, \divisor, lsl #4
++      movlo   \curbit, \curbit, lsl #4
++      blo     1b
++
++      @ For very big divisors, we must shift it a bit at a time, or
++      @ we will be in danger of overflowing.
++1:    cmp     \divisor, #0x80000000
++      cmplo   \divisor, \dividend
++      movlo   \divisor, \divisor, lsl #1
++      movlo   \curbit, \curbit, lsl #1
++      blo     1b
++
++      mov     \result, #0
++
++#endif
++
++      @ Division loop
++1:    cmp     \dividend, \divisor
++      subhs   \dividend, \dividend, \divisor
++      orrhs   \result,   \result,   \curbit
++      cmp     \dividend, \divisor,  lsr #1
++      subhs   \dividend, \dividend, \divisor, lsr #1
++      orrhs   \result,   \result,   \curbit,  lsr #1
++      cmp     \dividend, \divisor,  lsr #2
++      subhs   \dividend, \dividend, \divisor, lsr #2
++      orrhs   \result,   \result,   \curbit,  lsr #2
++      cmp     \dividend, \divisor,  lsr #3
++      subhs   \dividend, \dividend, \divisor, lsr #3
++      orrhs   \result,   \result,   \curbit,  lsr #3
++      cmp     \dividend, #0                   @ Early termination?
++      movnes  \curbit,   \curbit,  lsr #4     @ No, any more bits to do?
++      movne   \divisor,  \divisor, lsr #4
++      bne     1b
++
++.endm
++
++
++.macro ARM_DIV2_ORDER divisor, order
++
++#if __LINUX_ARM_ARCH__ >= 5
++
++      clz     \order, \divisor
++      rsb     \order, \order, #31
++
++#else
++
++      cmp     \divisor, #(1 << 16)
++      movhs   \divisor, \divisor, lsr #16
++      movhs   \order, #16
++      movlo   \order, #0
++
++      cmp     \divisor, #(1 << 8)
++      movhs   \divisor, \divisor, lsr #8
++      addhs   \order, \order, #8
++
++      cmp     \divisor, #(1 << 4)
++      movhs   \divisor, \divisor, lsr #4
++      addhs   \order, \order, #4
++
++      cmp     \divisor, #(1 << 2)
++      addhi   \order, \order, #3
++      addls   \order, \order, \divisor, lsr #1
++
++#endif
++
++.endm
++
++
++.macro ARM_MOD_BODY dividend, divisor, order, spare
++
++#if __LINUX_ARM_ARCH__ >= 5
++
++      clz     \order, \divisor
++      clz     \spare, \dividend
++      sub     \order, \order, \spare
++      mov     \divisor, \divisor, lsl \order
++
++#else
++
++      mov     \order, #0
++
++      @ Unless the divisor is very big, shift it up in multiples of
++      @ four bits, since this is the amount of unwinding in the main
++      @ division loop.  Continue shifting until the divisor is 
++      @ larger than the dividend.
++1:    cmp     \divisor, #0x10000000
++      cmplo   \divisor, \dividend
++      movlo   \divisor, \divisor, lsl #4
++      addlo   \order, \order, #4
++      blo     1b
++
++      @ For very big divisors, we must shift it a bit at a time, or
++      @ we will be in danger of overflowing.
++1:    cmp     \divisor, #0x80000000
++      cmplo   \divisor, \dividend
++      movlo   \divisor, \divisor, lsl #1
++      addlo   \order, \order, #1
++      blo     1b
++
++#endif
++
++      @ Perform all needed substractions to keep only the reminder.
++      @ Do comparisons in batch of 4 first.
++      subs    \order, \order, #3              @ yes, 3 is intended here
++      blt     2f
++
++1:    cmp     \dividend, \divisor
++      subhs   \dividend, \dividend, \divisor
++      cmp     \dividend, \divisor,  lsr #1
++      subhs   \dividend, \dividend, \divisor, lsr #1
++      cmp     \dividend, \divisor,  lsr #2
++      subhs   \dividend, \dividend, \divisor, lsr #2
++      cmp     \dividend, \divisor,  lsr #3
++      subhs   \dividend, \dividend, \divisor, lsr #3
++      cmp     \dividend, #1
++      mov     \divisor, \divisor, lsr #4
++      subges  \order, \order, #4
++      bge     1b
++
++      tst     \order, #3
++      teqne   \dividend, #0
++      beq     5f
++
++      @ Either 1, 2 or 3 comparison/substractions are left.
++2:    cmn     \order, #2
++      blt     4f
++      beq     3f
++      cmp     \dividend, \divisor
++      subhs   \dividend, \dividend, \divisor
++      mov     \divisor,  \divisor,  lsr #1
++3:    cmp     \dividend, \divisor
++      subhs   \dividend, \dividend, \divisor
++      mov     \divisor,  \divisor,  lsr #1
++4:    cmp     \dividend, \divisor
++      subhs   \dividend, \dividend, \divisor
++5:
++.endm
++
++
++ENTRY(__udivsi3)
++ENTRY(__aeabi_uidiv)
++
++      subs    r2, r1, #1
++      moveq   pc, lr
++      bcc     Ldiv0
++      cmp     r0, r1
++      bls     11f
++      tst     r1, r2
++      beq     12f
++
++      ARM_DIV_BODY r0, r1, r2, r3
++
++      mov     r0, r2
++      mov     pc, lr
++
++11:   moveq   r0, #1
++      movne   r0, #0
++      mov     pc, lr
++
++12:   ARM_DIV2_ORDER r1, r2
++
++      mov     r0, r0, lsr r2
++      mov     pc, lr
++
++ENDPROC(__udivsi3)
++ENDPROC(__aeabi_uidiv)
++
++ENTRY(__umodsi3)
++
++      subs    r2, r1, #1                      @ compare divisor with 1
++      bcc     Ldiv0
++      cmpne   r0, r1                          @ compare dividend with divisor
++      moveq   r0, #0
++      tsthi   r1, r2                          @ see if divisor is power of 2
++      andeq   r0, r0, r2
++      movls   pc, lr
++
++      ARM_MOD_BODY r0, r1, r2, r3
++
++      mov     pc, lr
++
++ENDPROC(__umodsi3)
++
++ENTRY(__divsi3)
++ENTRY(__aeabi_idiv)
++
++      cmp     r1, #0
++      eor     ip, r0, r1                      @ save the sign of the result.
++      beq     Ldiv0
++      rsbmi   r1, r1, #0                      @ loops below use unsigned.
++      subs    r2, r1, #1                      @ division by 1 or -1 ?
++      beq     10f
++      movs    r3, r0
++      rsbmi   r3, r0, #0                      @ positive dividend value
++      cmp     r3, r1
++      bls     11f
++      tst     r1, r2                          @ divisor is power of 2 ?
++      beq     12f
++
++      ARM_DIV_BODY r3, r1, r0, r2
++
++      cmp     ip, #0
++      rsbmi   r0, r0, #0
++      mov     pc, lr
++
++10:   teq     ip, r0                          @ same sign ?
++      rsbmi   r0, r0, #0
++      mov     pc, lr
++
++11:   movlo   r0, #0
++      moveq   r0, ip, asr #31
++      orreq   r0, r0, #1
++      mov     pc, lr
++
++12:   ARM_DIV2_ORDER r1, r2
++
++      cmp     ip, #0
++      mov     r0, r3, lsr r2
++      rsbmi   r0, r0, #0
++      mov     pc, lr
++
++ENDPROC(__divsi3)
++ENDPROC(__aeabi_idiv)
++
++ENTRY(__modsi3)
++
++      cmp     r1, #0
++      beq     Ldiv0
++      rsbmi   r1, r1, #0                      @ loops below use unsigned.
++      movs    ip, r0                          @ preserve sign of dividend
++      rsbmi   r0, r0, #0                      @ if negative make positive
++      subs    r2, r1, #1                      @ compare divisor with 1
++      cmpne   r0, r1                          @ compare dividend with divisor
++      moveq   r0, #0
++      tsthi   r1, r2                          @ see if divisor is power of 2
++      andeq   r0, r0, r2
++      bls     10f
++
++      ARM_MOD_BODY r0, r1, r2, r3
++
++10:   cmp     ip, #0
++      rsbmi   r0, r0, #0
++      mov     pc, lr
++
++ENDPROC(__modsi3)
++
++#ifdef CONFIG_AEABI
++
++ENTRY(__aeabi_uidivmod)
++
++      stmfd   sp!, {r0, r1, ip, lr}
++      bl      __aeabi_uidiv
++      ldmfd   sp!, {r1, r2, ip, lr}
++      mul     r3, r0, r2
++      sub     r1, r1, r3
++      mov     pc, lr
++
++ENDPROC(__aeabi_uidivmod)
++
++ENTRY(__aeabi_idivmod)
++
++      stmfd   sp!, {r0, r1, ip, lr}
++      bl      __aeabi_idiv
++      ldmfd   sp!, {r1, r2, ip, lr}
++      mul     r3, r0, r2
++      sub     r1, r1, r3
++      mov     pc, lr
++
++ENDPROC(__aeabi_idivmod)
++
++#endif
++
++Ldiv0:
++
++      str     lr, [sp, #-8]!
++      bl      __div0
++      mov     r0, #0                  @ About as wrong as it could be.
++      ldr     pc, [sp], #8
++
++
diff --git a/target/linux/omap24xx/patches-2.6.37/200-omap-platform.patch b/target/linux/omap24xx/patches-2.6.37/200-omap-platform.patch
new file mode 100644 (file)
index 0000000..4056fc8
--- /dev/null
@@ -0,0 +1,11099 @@
+---
+ arch/arm/include/asm/setup.h                      |   12 
+ arch/arm/plat-omap/Kconfig                        |   32 +
+ arch/arm/plat-omap/Makefile                       |    5 
+ arch/arm/plat-omap/bootreason.c                   |   79 ++
+ arch/arm/plat-omap/common.c                       |   70 ++
+ arch/arm/plat-omap/component-version.c            |   64 ++
+ arch/arm/plat-omap/gpio-switch.c                  |  554 ++++++++++++++++++
+ arch/arm/plat-omap/include/mach/blizzard.h        |   12 
+ arch/arm/plat-omap/include/mach/board-ams-delta.h |   76 ++
+ arch/arm/plat-omap/include/mach/board-sx1.h       |   52 +
+ arch/arm/plat-omap/include/mach/board-voiceblue.h |   19 
+ arch/arm/plat-omap/include/mach/board.h           |  169 +++++
+ arch/arm/plat-omap/include/mach/cbus.h            |   31 +
+ arch/arm/plat-omap/include/mach/clkdev.h          |   13 
+ arch/arm/plat-omap/include/mach/clkdev_omap.h     |   41 +
+ arch/arm/plat-omap/include/mach/clock.h           |  168 +++++
+ arch/arm/plat-omap/include/mach/clockdomain.h     |  111 +++
+ arch/arm/plat-omap/include/mach/common.h          |   83 ++
+ arch/arm/plat-omap/include/mach/control.h         |  325 ++++++++++
+ arch/arm/plat-omap/include/mach/cpu.h             |  516 +++++++++++++++++
+ arch/arm/plat-omap/include/mach/display.h         |  575 +++++++++++++++++++
+ arch/arm/plat-omap/include/mach/dma.h             |  640 +++++++++++++++++++++
+ arch/arm/plat-omap/include/mach/dmtimer.h         |   84 ++
+ arch/arm/plat-omap/include/mach/dsp_common.h      |   40 +
+ arch/arm/plat-omap/include/mach/fpga.h            |  197 ++++++
+ arch/arm/plat-omap/include/mach/gpio-switch.h     |   54 +
+ arch/arm/plat-omap/include/mach/gpio.h            |  129 ++++
+ arch/arm/plat-omap/include/mach/gpmc-smc91x.h     |   42 +
+ arch/arm/plat-omap/include/mach/gpmc.h            |  115 +++
+ arch/arm/plat-omap/include/mach/hardware.h        |  290 +++++++++
+ arch/arm/plat-omap/include/mach/hwa742.h          |    8 
+ arch/arm/plat-omap/include/mach/i2c.h             |   39 +
+ arch/arm/plat-omap/include/mach/io.h              |  287 +++++++++
+ arch/arm/plat-omap/include/mach/iommu.h           |  168 +++++
+ arch/arm/plat-omap/include/mach/iommu2.h          |   96 +++
+ arch/arm/plat-omap/include/mach/iovmm.h           |   94 +++
+ arch/arm/plat-omap/include/mach/irda.h            |   33 +
+ arch/arm/plat-omap/include/mach/irqs.h            |  506 ++++++++++++++++
+ arch/arm/plat-omap/include/mach/keypad.h          |   45 +
+ arch/arm/plat-omap/include/mach/lcd_mipid.h       |   29 
+ arch/arm/plat-omap/include/mach/led.h             |   24 
+ arch/arm/plat-omap/include/mach/mailbox.h         |  111 +++
+ arch/arm/plat-omap/include/mach/mcbsp.h           |  462 +++++++++++++++
+ arch/arm/plat-omap/include/mach/mcspi.h           |   15 
+ arch/arm/plat-omap/include/mach/memory.h          |  103 +++
+ arch/arm/plat-omap/include/mach/menelaus.h        |   49 +
+ arch/arm/plat-omap/include/mach/mmc.h             |  157 +++++
+ arch/arm/plat-omap/include/mach/mux.h             |  662 ++++++++++++++++++++++
+ arch/arm/plat-omap/include/mach/nand.h            |   24 
+ arch/arm/plat-omap/include/mach/omap-alsa.h       |  123 ++++
+ arch/arm/plat-omap/include/mach/omap-pm.h         |  301 ++++++++++
+ arch/arm/plat-omap/include/mach/omap1510.h        |   50 +
+ arch/arm/plat-omap/include/mach/omap16xx.h        |  202 ++++++
+ arch/arm/plat-omap/include/mach/omap24xx.h        |   89 ++
+ arch/arm/plat-omap/include/mach/omap34xx.h        |   86 ++
+ arch/arm/plat-omap/include/mach/omap44xx.h        |   48 +
+ arch/arm/plat-omap/include/mach/omap730.h         |  102 +++
+ arch/arm/plat-omap/include/mach/omap7xx.h         |  104 +++
+ arch/arm/plat-omap/include/mach/omap850.h         |  102 +++
+ arch/arm/plat-omap/include/mach/omap_device.h     |  143 ++++
+ arch/arm/plat-omap/include/mach/omap_hwmod.h      |  467 +++++++++++++++
+ arch/arm/plat-omap/include/mach/onenand.h         |   43 +
+ arch/arm/plat-omap/include/mach/param.h           |    8 
+ arch/arm/plat-omap/include/mach/powerdomain.h     |  187 ++++++
+ arch/arm/plat-omap/include/mach/prcm.h            |   39 +
+ arch/arm/plat-omap/include/mach/sdrc.h            |  158 +++++
+ arch/arm/plat-omap/include/mach/serial.h          |   65 ++
+ arch/arm/plat-omap/include/mach/smp.h             |   53 +
+ arch/arm/plat-omap/include/mach/sram.h            |   78 ++
+ arch/arm/plat-omap/include/mach/system.h          |   51 +
+ arch/arm/plat-omap/include/mach/tc.h              |  106 +++
+ arch/arm/plat-omap/include/mach/timer-gp.h        |   17 
+ arch/arm/plat-omap/include/mach/timex.h           |   41 +
+ arch/arm/plat-omap/include/mach/uncompress.h      |   88 ++
+ arch/arm/plat-omap/include/mach/usb.h             |  162 +++++
+ arch/arm/plat-omap/include/mach/vram.h            |   62 ++
+ arch/arm/plat-omap/include/mach/vrfb.h            |   50 +
+ arch/arm/plat-omap/include/plat/board.h           |    8 
+ arch/arm/plat-omap/include/plat/cbus.h            |   31 +
+ 79 files changed, 10573 insertions(+), 1 deletion(-)
+
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/bootreason.c
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/bootreason.c   2010-11-05 17:36:26.171000001 +0100
+@@ -0,0 +1,79 @@
++/*
++ * linux/arch/arm/plat-omap/bootreason.c
++ *
++ * OMAP Bootreason passing
++ *
++ * Copyright (c) 2004 Nokia
++ *
++ * Written by David Weinehall <david.weinehall@nokia.com>
++ *
++ * This program is free software; you can redistribute it and/or modify it
++ * under the terms of the GNU General Public License as published by the
++ * Free Software Foundation; either version 2 of the License, or (at your
++ * option) any later version.
++ *
++ * THIS SOFTWARE IS PROVIDED ``AS IS'' AND ANY EXPRESS OR IMPLIED
++ * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
++ * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN
++ * NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
++ * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
++ * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF
++ * USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
++ * ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
++ * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
++ * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
++ *
++ * You should have received a copy of the GNU General Public License along
++ * with this program; if not, write to the Free Software Foundation, Inc.,
++ * 675 Mass Ave, Cambridge, MA 02139, USA.
++ */
++#include <linux/proc_fs.h>
++#include <linux/errno.h>
++#include <plat/board.h>
++
++static char boot_reason[16];
++
++static int omap_bootreason_read_proc(char *page, char **start, off_t off,
++                                       int count, int *eof, void *data)
++{
++      int len = 0;
++
++      len += sprintf(page + len, "%s\n", boot_reason);
++
++      *start = page + off;
++
++      if (len > off)
++              len -= off;
++      else
++              len = 0;
++
++      return len < count ? len  : count;
++}
++
++static int __init bootreason_init(void)
++{
++      const struct omap_boot_reason_config *cfg;
++      int reason_valid = 0;
++
++      cfg = omap_get_config(OMAP_TAG_BOOT_REASON, struct omap_boot_reason_config);
++      if (cfg != NULL) {
++              strncpy(boot_reason, cfg->reason_str, sizeof(cfg->reason_str));
++              boot_reason[sizeof(cfg->reason_str)] = 0;
++              reason_valid = 1;
++      } else {
++              /* Read the boot reason from the OMAP registers */
++      }
++
++      if (!reason_valid)
++              return -ENOENT;
++
++      printk(KERN_INFO "Bootup reason: %s\n", boot_reason);
++
++      if (!create_proc_read_entry("bootreason", S_IRUGO, NULL,
++                                      omap_bootreason_read_proc, NULL))
++              return -ENOMEM;
++
++      return 0;
++}
++
++late_initcall(bootreason_init);
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/common.c
+===================================================================
+--- linux-2.6.37-rc1.orig/arch/arm/plat-omap/common.c  2010-11-01 12:54:12.000000000 +0100
++++ linux-2.6.37-rc1/arch/arm/plat-omap/common.c       2010-11-05 17:39:26.051000000 +0100
+@@ -21,17 +21,89 @@
+ #include <plat/vram.h>
+ #include <plat/dsp.h>
++#include <asm/setup.h>
++
+ #define NO_LENGTH_CHECK 0xffffffff
+ struct omap_board_config_kernel *omap_board_config;
+ int omap_board_config_size;
++unsigned char omap_bootloader_tag[1024];
++int omap_bootloader_tag_len;
++
++/* used by omap-smp.c and board-4430sdp.c */
++void __iomem *gic_cpu_base_addr;
++
++#ifdef CONFIG_OMAP_BOOT_TAG
++
++static int __init parse_tag_omap(const struct tag *tag)
++{
++      u32 size = tag->hdr.size - (sizeof(tag->hdr) >> 2);
++
++        size <<= 2;
++      if (size > sizeof(omap_bootloader_tag))
++              return -1;
++
++      memcpy(omap_bootloader_tag, tag->u.omap.data, size);
++      omap_bootloader_tag_len = size;
++
++        return 0;
++}
++
++__tagtable(ATAG_BOARD, parse_tag_omap);
++
++#endif
++
+ static const void *get_config(u16 tag, size_t len, int skip, size_t *len_out)
+ {
+       struct omap_board_config_kernel *kinfo = NULL;
+       int i;
++#ifdef CONFIG_OMAP_BOOT_TAG
++      struct omap_board_config_entry *info = NULL;
++
++      if (omap_bootloader_tag_len > 4)
++              info = (struct omap_board_config_entry *) omap_bootloader_tag;
++      while (info != NULL) {
++              u8 *next;
++
++              if (info->tag == tag) {
++                      if (skip == 0)
++                              break;
++                      skip--;
++              }
++
++              if ((info->len & 0x03) != 0) {
++                      /* We bail out to avoid an alignment fault */
++                      printk(KERN_ERR "OMAP peripheral config: Length (%d) not word-aligned (tag %04x)\n",
++                             info->len, info->tag);
++                      return NULL;
++              }
++              next = (u8 *) info + sizeof(*info) + info->len;
++              if (next >= omap_bootloader_tag + omap_bootloader_tag_len)
++                      info = NULL;
++              else
++                      info = (struct omap_board_config_entry *) next;
++      }
++      if (info != NULL) {
++              /* Check the length as a lame attempt to check for
++               * binary inconsistency. */
++              if (len != NO_LENGTH_CHECK) {
++                      /* Word-align len */
++                      if (len & 0x03)
++                              len = (len + 3) & ~0x03;
++                      if (info->len != len) {
++                              printk(KERN_ERR "OMAP peripheral config: Length mismatch with tag %x (want %d, got %d)\n",
++                                     tag, len, info->len);
++                              return NULL;
++                      }
++              }
++              if (len_out != NULL)
++                      *len_out = info->len;
++              return info->data;
++      }
++#endif
+       /* Try to find the config from the board-specific structures
+        * in the kernel. */
+       for (i = 0; i < omap_board_config_size; i++) {
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/component-version.c
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/component-version.c    2010-11-05 17:36:26.171000001 +0100
+@@ -0,0 +1,64 @@
++/*
++ *  linux/arch/arm/plat-omap/component-version.c
++ *
++ *  Copyright (C) 2005 Nokia Corporation
++ *  Written by Juha Yrjölä <juha.yrjola@nokia.com>
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License version 2 as
++ * published by the Free Software Foundation.
++ */
++
++#include <linux/init.h>
++#include <linux/module.h>
++#include <linux/err.h>
++#include <linux/proc_fs.h>
++#include <plat/board.h>
++
++static int component_version_read_proc(char *page, char **start, off_t off,
++                                     int count, int *eof, void *data)
++{
++      int len, i;
++      const struct omap_version_config *ver;
++      char *p;
++
++      i = 0;
++      p = page;
++      while ((ver = omap_get_nr_config(OMAP_TAG_VERSION_STR,
++                                       struct omap_version_config, i)) != NULL) {
++              p += sprintf(p, "%-12s%s\n", ver->component, ver->version);
++              i++;
++      }
++
++      len = (p - page) - off;
++      if (len < 0)
++              len = 0;
++
++      *eof = (len <= count) ? 1 : 0;
++      *start = page + off;
++
++      return len;
++}
++
++static int __init component_version_init(void)
++{
++      if (omap_get_config(OMAP_TAG_VERSION_STR, struct omap_version_config) == NULL)
++              return -ENODEV;
++      if (!create_proc_read_entry("component_version", S_IRUGO, NULL,
++                                  component_version_read_proc, NULL))
++              return -ENOMEM;
++
++      return 0;
++}
++
++static void __exit component_version_exit(void)
++{
++      remove_proc_entry("component_version", NULL);
++}
++
++late_initcall(component_version_init);
++module_exit(component_version_exit);
++
++MODULE_AUTHOR("Juha Yrjölä <juha.yrjola@nokia.com>");
++MODULE_DESCRIPTION("Component version driver");
++MODULE_LICENSE("GPL");
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/blizzard.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/blizzard.h        2010-11-05 17:36:26.171000001 +0100
+@@ -0,0 +1,12 @@
++#ifndef _BLIZZARD_H
++#define _BLIZZARD_H
++
++struct blizzard_platform_data {
++      void            (*power_up)(struct device *dev);
++      void            (*power_down)(struct device *dev);
++      unsigned long   (*get_clock_rate)(struct device *dev);
++
++      unsigned        te_connected : 1;
++};
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/board-ams-delta.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/board-ams-delta.h 2010-11-05 17:36:26.171000001 +0100
+@@ -0,0 +1,76 @@
++/*
++ * arch/arm/plat-omap/include/mach/board-ams-delta.h
++ *
++ * Copyright (C) 2006 Jonathan McDowell <noodles@earth.li>
++ *
++ * This program is free software; you can redistribute it and/or modify it
++ * under the terms of the GNU General Public License as published by the
++ * Free Software Foundation; either version 2 of the License, or (at your
++ * option) any later version.
++ *
++ * THIS SOFTWARE IS PROVIDED ``AS IS'' AND ANY EXPRESS OR IMPLIED
++ * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
++ * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN
++ * NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
++ * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
++ * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF
++ * USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
++ * ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
++ * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
++ * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
++ *
++ * You should have received a copy of the GNU General Public License along
++ * with this program; if not, write to the Free Software Foundation, Inc.,
++ * 675 Mass Ave, Cambridge, MA 02139, USA.
++ */
++#ifndef __ASM_ARCH_OMAP_AMS_DELTA_H
++#define __ASM_ARCH_OMAP_AMS_DELTA_H
++
++#if defined (CONFIG_MACH_AMS_DELTA)
++
++#define AMS_DELTA_LATCH1_PHYS         0x01000000
++#define AMS_DELTA_LATCH1_VIRT         0xEA000000
++#define AMS_DELTA_MODEM_PHYS          0x04000000
++#define AMS_DELTA_MODEM_VIRT          0xEB000000
++#define AMS_DELTA_LATCH2_PHYS         0x08000000
++#define AMS_DELTA_LATCH2_VIRT         0xEC000000
++
++#define AMS_DELTA_LATCH1_LED_CAMERA   0x01
++#define AMS_DELTA_LATCH1_LED_ADVERT   0x02
++#define AMS_DELTA_LATCH1_LED_EMAIL    0x04
++#define AMS_DELTA_LATCH1_LED_HANDSFREE        0x08
++#define AMS_DELTA_LATCH1_LED_VOICEMAIL        0x10
++#define AMS_DELTA_LATCH1_LED_VOICE    0x20
++
++#define AMS_DELTA_LATCH2_LCD_VBLEN    0x0001
++#define AMS_DELTA_LATCH2_LCD_NDISP    0x0002
++#define AMS_DELTA_LATCH2_NAND_NCE     0x0004
++#define AMS_DELTA_LATCH2_NAND_NRE     0x0008
++#define AMS_DELTA_LATCH2_NAND_NWP     0x0010
++#define AMS_DELTA_LATCH2_NAND_NWE     0x0020
++#define AMS_DELTA_LATCH2_NAND_ALE     0x0040
++#define AMS_DELTA_LATCH2_NAND_CLE     0x0080
++#define AMD_DELTA_LATCH2_KEYBRD_PWR   0x0100
++#define AMD_DELTA_LATCH2_KEYBRD_DATA  0x0200
++#define AMD_DELTA_LATCH2_SCARD_RSTIN  0x0400
++#define AMD_DELTA_LATCH2_SCARD_CMDVCC 0x0800
++#define AMS_DELTA_LATCH2_MODEM_NRESET 0x1000
++#define AMS_DELTA_LATCH2_MODEM_CODEC  0x2000
++
++#define AMS_DELTA_GPIO_PIN_KEYBRD_DATA        0
++#define AMS_DELTA_GPIO_PIN_KEYBRD_CLK 1
++#define AMS_DELTA_GPIO_PIN_MODEM_IRQ  2
++#define AMS_DELTA_GPIO_PIN_HOOK_SWITCH        4
++#define AMS_DELTA_GPIO_PIN_SCARD_NOFF 6
++#define AMS_DELTA_GPIO_PIN_SCARD_IO   7
++#define AMS_DELTA_GPIO_PIN_CONFIG     11
++#define AMS_DELTA_GPIO_PIN_NAND_RB    12
++
++#ifndef __ASSEMBLY__
++void ams_delta_latch1_write(u8 mask, u8 value);
++void ams_delta_latch2_write(u16 mask, u16 value);
++#endif
++
++#endif /* CONFIG_MACH_AMS_DELTA */
++
++#endif /* __ASM_ARCH_OMAP_AMS_DELTA_H */
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/board.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/board.h   2010-11-05 17:36:26.171000001 +0100
+@@ -0,0 +1,169 @@
++/*
++ *  arch/arm/plat-omap/include/mach/board.h
++ *
++ *  Information structures for board-specific data
++ *
++ *  Copyright (C) 2004        Nokia Corporation
++ *  Written by Juha Yrjölä <juha.yrjola@nokia.com>
++ */
++
++#ifndef _OMAP_BOARD_H
++#define _OMAP_BOARD_H
++
++#include <linux/types.h>
++
++#include <plat/gpio-switch.h>
++
++/*
++ * OMAP35x EVM revision
++ * Run time detection of EVM revision is done by reading Ethernet
++ * PHY ID -
++ *    GEN_1   = 0x01150000
++ *    GEN_2   = 0x92200000
++ */
++enum {
++      OMAP3EVM_BOARD_GEN_1 = 0,       /* EVM Rev between  A - D */
++      OMAP3EVM_BOARD_GEN_2,           /* EVM Rev >= Rev E */
++};
++
++/* Different peripheral ids */
++#define OMAP_TAG_CLOCK                0x4f01
++#define OMAP_TAG_LCD          0x4f05
++#define OMAP_TAG_GPIO_SWITCH  0x4f06
++#define OMAP_TAG_FBMEM                0x4f08
++#define OMAP_TAG_STI_CONSOLE  0x4f09
++#define OMAP_TAG_CAMERA_SENSOR        0x4f0a
++
++#define OMAP_TAG_BOOT_REASON    0x4f80
++#define OMAP_TAG_FLASH_PART   0x4f81
++#define OMAP_TAG_VERSION_STR  0x4f82
++
++struct omap_clock_config {
++      /* 0 for 12 MHz, 1 for 13 MHz and 2 for 19.2 MHz */
++      u8 system_clock_type;
++};
++
++struct omap_serial_console_config {
++      u8 console_uart;
++      u32 console_speed;
++};
++
++struct omap_sti_console_config {
++      unsigned enable:1;
++      u8 channel;
++};
++
++struct omap_camera_sensor_config {
++      u16 reset_gpio;
++      int (*power_on)(void * data);
++      int (*power_off)(void * data);
++};
++
++struct omap_usb_config {
++      /* Configure drivers according to the connectors on your board:
++       *  - "A" connector (rectagular)
++       *      ... for host/OHCI use, set "register_host".
++       *  - "B" connector (squarish) or "Mini-B"
++       *      ... for device/gadget use, set "register_dev".
++       *  - "Mini-AB" connector (very similar to Mini-B)
++       *      ... for OTG use as device OR host, initialize "otg"
++       */
++      unsigned        register_host:1;
++      unsigned        register_dev:1;
++      u8              otg;    /* port number, 1-based:  usb1 == 2 */
++
++      u8              hmc_mode;
++
++      /* implicitly true if otg:  host supports remote wakeup? */
++      u8              rwc;
++
++      /* signaling pins used to talk to transceiver on usbN:
++       *  0 == usbN unused
++       *  2 == usb0-only, using internal transceiver
++       *  3 == 3 wire bidirectional
++       *  4 == 4 wire bidirectional
++       *  6 == 6 wire unidirectional (or TLL)
++       */
++      u8              pins[3];
++};
++
++struct omap_lcd_config {
++      char panel_name[16];
++      char ctrl_name[16];
++      s16  nreset_gpio;
++      u8   data_lines;
++};
++
++struct device;
++struct fb_info;
++struct omap_backlight_config {
++      int default_intensity;
++      int (*set_power)(struct device *dev, int state);
++      int (*check_fb)(struct fb_info *fb);
++};
++
++struct omap_fbmem_config {
++      u32 start;
++      u32 size;
++};
++
++struct omap_pwm_led_platform_data {
++      const char *name;
++      int intensity_timer;
++      int blink_timer;
++      void (*set_power)(struct omap_pwm_led_platform_data *self, int on_off);
++};
++
++struct omap_uart_config {
++      /* Bit field of UARTs present; bit 0 --> UART1 */
++      unsigned int enabled_uarts;
++};
++
++
++struct omap_flash_part_config {
++      char part_table[0];
++};
++
++struct omap_boot_reason_config {
++      char reason_str[12];
++};
++
++struct omap_version_config {
++      char component[12];
++      char version[12];
++};
++
++struct omap_board_config_entry {
++      u16 tag;
++      u16 len;
++      u8  data[0];
++};
++
++struct omap_board_config_kernel {
++      u16 tag;
++      const void *data;
++};
++
++extern const void *__omap_get_config(u16 tag, size_t len, int nr);
++
++#define omap_get_config(tag, type) \
++      ((const type *) __omap_get_config((tag), sizeof(type), 0))
++#define omap_get_nr_config(tag, type, nr) \
++      ((const type *) __omap_get_config((tag), sizeof(type), (nr)))
++
++extern const void *omap_get_var_config(u16 tag, size_t *len);
++
++extern struct omap_board_config_kernel *omap_board_config;
++extern int omap_board_config_size;
++
++
++/* for TI reference platforms sharing the same debug card */
++extern int debug_card_init(u32 addr, unsigned gpio);
++
++/* OMAP3EVM revision */
++#if defined(CONFIG_MACH_OMAP3EVM)
++u8 get_omap3_evm_rev(void);
++#else
++#define get_omap3_evm_rev() (-EINVAL)
++#endif
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/board-sx1.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/board-sx1.h       2010-11-05 17:36:26.171000001 +0100
+@@ -0,0 +1,52 @@
++/*
++ * Siemens SX1 board definitions
++ *
++ * Copyright: Vovan888 at gmail com
++ *
++ * This package is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License version 2 as
++ * published by the Free Software Foundation.
++ *
++ * THIS PACKAGE IS PROVIDED ``AS IS'' AND WITHOUT ANY EXPRESS OR
++ * IMPLIED WARRANTIES, INCLUDING, WITHOUT LIMITATION, THE IMPLIED
++ * WARRANTIES OF MERCHANTIBILITY AND FITNESS FOR A PARTICULAR PURPOSE.
++ */
++
++#ifndef __ASM_ARCH_SX1_I2C_CHIPS_H
++#define __ASM_ARCH_SX1_I2C_CHIPS_H
++
++#define SOFIA_MAX_LIGHT_VAL   0x2B
++
++#define SOFIA_I2C_ADDR                0x32
++/* Sofia reg 3 bits masks */
++#define SOFIA_POWER1_REG      0x03
++
++#define       SOFIA_USB_POWER         0x01
++#define       SOFIA_MMC_POWER         0x04
++#define       SOFIA_BLUETOOTH_POWER   0x08
++#define       SOFIA_MMILIGHT_POWER    0x20
++
++#define SOFIA_POWER2_REG      0x04
++#define SOFIA_BACKLIGHT_REG   0x06
++#define SOFIA_KEYLIGHT_REG    0x07
++#define SOFIA_DIMMING_REG     0x09
++
++
++/* Function Prototypes for SX1 devices control on I2C bus */
++
++int sx1_setbacklight(u8 backlight);
++int sx1_getbacklight(u8 *backlight);
++int sx1_setkeylight(u8 keylight);
++int sx1_getkeylight(u8 *keylight);
++
++int sx1_setmmipower(u8 onoff);
++int sx1_setusbpower(u8 onoff);
++int sx1_i2c_read_byte(u8 devaddr, u8 regoffset, u8 *value);
++int sx1_i2c_write_byte(u8 devaddr, u8 regoffset, u8 value);
++
++/* MMC prototypes */
++
++extern void sx1_mmc_init(void);
++extern void sx1_mmc_slot_cover_handler(void *arg, int state);
++
++#endif /* __ASM_ARCH_SX1_I2C_CHIPS_H */
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/board-voiceblue.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/board-voiceblue.h 2010-11-05 17:36:26.171000001 +0100
+@@ -0,0 +1,19 @@
++/*
++ * Copyright (C) 2004 2N Telekomunikace, Ladislav Michl <michl@2n.cz>
++ *
++ * Hardware definitions for OMAP5910 based VoiceBlue board.
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License version 2 as
++ * published by the Free Software Foundation.
++ */
++
++#ifndef __ASM_ARCH_VOICEBLUE_H
++#define __ASM_ARCH_VOICEBLUE_H
++
++extern void voiceblue_wdt_enable(void);
++extern void voiceblue_wdt_disable(void);
++extern void voiceblue_wdt_ping(void);
++
++#endif /*  __ASM_ARCH_VOICEBLUE_H */
++
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/cbus.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/cbus.h    2010-11-05 17:36:26.171000001 +0100
+@@ -0,0 +1,31 @@
++/*
++ * cbus.h - CBUS platform_data definition
++ *
++ * Copyright (C) 2004 - 2009 Nokia Corporation
++ *
++ * Written by Felipe Balbi <felipe.balbi@nokia.com>
++ *
++ * This file is subject to the terms and conditions of the GNU General
++ * Public License. See the file "COPYING" in the main directory of this
++ * archive for more details.
++ *
++ * This program is distributed in the hope that it will be useful,
++ * but WITHOUT ANY WARRANTY; without even the implied warranty of
++ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
++ * GNU General Public License for more details.
++ *
++ * You should have received a copy of the GNU General Public License
++ * along with this program; if not, write to the Free Software
++ * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
++ */
++
++#ifndef __PLAT_CBUS_H
++#define __PLAT_CBUS_H
++
++struct cbus_host_platform_data {
++      int     dat_gpio;
++      int     clk_gpio;
++      int     sel_gpio;
++};
++
++#endif /* __PLAT_CBUS_H */
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/clkdev.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/clkdev.h  2010-11-05 17:36:26.171000001 +0100
+@@ -0,0 +1,13 @@
++#ifndef __MACH_CLKDEV_H
++#define __MACH_CLKDEV_H
++
++static inline int __clk_get(struct clk *clk)
++{
++      return 1;
++}
++
++static inline void __clk_put(struct clk *clk)
++{
++}
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/clkdev_omap.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/clkdev_omap.h     2010-11-05 17:36:26.172000001 +0100
+@@ -0,0 +1,41 @@
++/*
++ * clkdev <-> OMAP integration
++ *
++ * Russell King <linux@arm.linux.org.uk>
++ *
++ */
++
++#ifndef __ARCH_ARM_PLAT_OMAP_INCLUDE_PLAT_CLKDEV_OMAP_H
++#define __ARCH_ARM_PLAT_OMAP_INCLUDE_PLAT_CLKDEV_OMAP_H
++
++#include <asm/clkdev.h>
++
++struct omap_clk {
++      u16                             cpu;
++      struct clk_lookup               lk;
++};
++
++#define CLK(dev, con, ck, cp)                 \
++      {                               \
++               .cpu = cp,             \
++              .lk = {                 \
++                      .dev_id = dev,  \
++                      .con_id = con,  \
++                      .clk = ck,      \
++              },                      \
++      }
++
++
++#define CK_310                (1 << 0)
++#define CK_7XX                (1 << 1)
++#define CK_1510               (1 << 2)
++#define CK_16XX               (1 << 3)
++#define CK_243X               (1 << 4)
++#define CK_242X               (1 << 5)
++#define CK_343X               (1 << 6)
++#define CK_3430ES1    (1 << 7)
++#define CK_3430ES2    (1 << 8)
++#define CK_443X               (1 << 9)
++
++#endif
++
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/clockdomain.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/clockdomain.h     2010-11-05 17:36:26.172000001 +0100
+@@ -0,0 +1,111 @@
++/*
++ * arch/arm/plat-omap/include/mach/clockdomain.h
++ *
++ * OMAP2/3 clockdomain framework functions
++ *
++ * Copyright (C) 2008 Texas Instruments, Inc.
++ * Copyright (C) 2008 Nokia Corporation
++ *
++ * Written by Paul Walmsley
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License version 2 as
++ * published by the Free Software Foundation.
++ */
++
++#ifndef __ASM_ARM_ARCH_OMAP_CLOCKDOMAIN_H
++#define __ASM_ARM_ARCH_OMAP_CLOCKDOMAIN_H
++
++#include <plat/powerdomain.h>
++#include <plat/clock.h>
++#include <plat/cpu.h>
++
++/* Clockdomain capability flags */
++#define CLKDM_CAN_FORCE_SLEEP                 (1 << 0)
++#define CLKDM_CAN_FORCE_WAKEUP                        (1 << 1)
++#define CLKDM_CAN_ENABLE_AUTO                 (1 << 2)
++#define CLKDM_CAN_DISABLE_AUTO                        (1 << 3)
++
++#define CLKDM_CAN_HWSUP               (CLKDM_CAN_ENABLE_AUTO | CLKDM_CAN_DISABLE_AUTO)
++#define CLKDM_CAN_SWSUP               (CLKDM_CAN_FORCE_SLEEP | CLKDM_CAN_FORCE_WAKEUP)
++#define CLKDM_CAN_HWSUP_SWSUP (CLKDM_CAN_SWSUP | CLKDM_CAN_HWSUP)
++
++/* OMAP24XX CM_CLKSTCTRL_*.AUTOSTATE_* register bit values */
++#define OMAP24XX_CLKSTCTRL_DISABLE_AUTO               0x0
++#define OMAP24XX_CLKSTCTRL_ENABLE_AUTO                0x1
++
++/* OMAP3XXX CM_CLKSTCTRL_*.CLKTRCTRL_* register bit values */
++#define OMAP34XX_CLKSTCTRL_DISABLE_AUTO               0x0
++#define OMAP34XX_CLKSTCTRL_FORCE_SLEEP                0x1
++#define OMAP34XX_CLKSTCTRL_FORCE_WAKEUP               0x2
++#define OMAP34XX_CLKSTCTRL_ENABLE_AUTO                0x3
++
++/*
++ * struct clkdm_pwrdm_autodep - a powerdomain that should have wkdeps
++ * and sleepdeps added when a powerdomain should stay active in hwsup mode;
++ * and conversely, removed when the powerdomain should be allowed to go
++ * inactive in hwsup mode.
++ */
++struct clkdm_pwrdm_autodep {
++
++      union {
++              /* Name of the powerdomain to add a wkdep/sleepdep on */
++              const char *name;
++
++              /* Powerdomain pointer (looked up at clkdm_init() time) */
++              struct powerdomain *ptr;
++      } pwrdm;
++
++      /* OMAP chip types that this clockdomain dep is valid on */
++      const struct omap_chip_id omap_chip;
++
++};
++
++struct clockdomain {
++
++      /* Clockdomain name */
++      const char *name;
++
++      union {
++              /* Powerdomain enclosing this clockdomain */
++              const char *name;
++
++              /* Powerdomain pointer assigned at clkdm_register() */
++              struct powerdomain *ptr;
++      } pwrdm;
++
++      /* CLKTRCTRL/AUTOSTATE field mask in CM_CLKSTCTRL reg */
++      const u16 clktrctrl_mask;
++
++      /* Clockdomain capability flags */
++      const u8 flags;
++
++      /* OMAP chip types that this clockdomain is valid on */
++      const struct omap_chip_id omap_chip;
++
++      /* Usecount tracking */
++      atomic_t usecount;
++
++      struct list_head node;
++
++};
++
++void clkdm_init(struct clockdomain **clkdms, struct clkdm_pwrdm_autodep *autodeps);
++int clkdm_register(struct clockdomain *clkdm);
++int clkdm_unregister(struct clockdomain *clkdm);
++struct clockdomain *clkdm_lookup(const char *name);
++
++int clkdm_for_each(int (*fn)(struct clockdomain *clkdm, void *user),
++                      void *user);
++struct powerdomain *clkdm_get_pwrdm(struct clockdomain *clkdm);
++
++void omap2_clkdm_allow_idle(struct clockdomain *clkdm);
++void omap2_clkdm_deny_idle(struct clockdomain *clkdm);
++
++int omap2_clkdm_wakeup(struct clockdomain *clkdm);
++int omap2_clkdm_sleep(struct clockdomain *clkdm);
++
++int omap2_clkdm_clk_enable(struct clockdomain *clkdm, struct clk *clk);
++int omap2_clkdm_clk_disable(struct clockdomain *clkdm, struct clk *clk);
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/clock.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/clock.h   2010-11-05 17:36:26.172000001 +0100
+@@ -0,0 +1,168 @@
++/*
++ *  arch/arm/plat-omap/include/mach/clock.h
++ *
++ *  Copyright (C) 2004 - 2005 Nokia corporation
++ *  Written by Tuukka Tikkanen <tuukka.tikkanen@elektrobit.com>
++ *  Based on clocks.h by Tony Lindgren, Gordon McNutt and RidgeRun, Inc
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License version 2 as
++ * published by the Free Software Foundation.
++ */
++
++#ifndef __ARCH_ARM_OMAP_CLOCK_H
++#define __ARCH_ARM_OMAP_CLOCK_H
++
++#include <linux/list.h>
++
++struct module;
++struct clk;
++struct clockdomain;
++
++struct clkops {
++      int                     (*enable)(struct clk *);
++      void                    (*disable)(struct clk *);
++      void                    (*find_idlest)(struct clk *, void __iomem **, u8 *);
++      void                    (*find_companion)(struct clk *, void __iomem **, u8 *);
++};
++
++#if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3) || \
++              defined(CONFIG_ARCH_OMAP4)
++
++struct clksel_rate {
++      u32                     val;
++      u8                      div;
++      u8                      flags;
++};
++
++struct clksel {
++      struct clk               *parent;
++      const struct clksel_rate *rates;
++};
++
++struct dpll_data {
++      void __iomem            *mult_div1_reg;
++      u32                     mult_mask;
++      u32                     div1_mask;
++      struct clk              *clk_bypass;
++      struct clk              *clk_ref;
++      void __iomem            *control_reg;
++      u32                     enable_mask;
++      unsigned int            rate_tolerance;
++      unsigned long           last_rounded_rate;
++      u16                     last_rounded_m;
++      u8                      last_rounded_n;
++      u8                      min_divider;
++      u8                      max_divider;
++      u32                     max_tolerance;
++      u16                     max_multiplier;
++#if defined(CONFIG_ARCH_OMAP3) || defined(CONFIG_ARCH_OMAP4)
++      u8                      modes;
++      void __iomem            *autoidle_reg;
++      void __iomem            *idlest_reg;
++      u32                     autoidle_mask;
++      u32                     freqsel_mask;
++      u32                     idlest_mask;
++      u8                      auto_recal_bit;
++      u8                      recal_en_bit;
++      u8                      recal_st_bit;
++#  endif
++};
++
++#endif
++
++struct clk {
++      struct list_head        node;
++      const struct clkops     *ops;
++      const char              *name;
++      int                     id;
++      struct clk              *parent;
++      struct list_head        children;
++      struct list_head        sibling;        /* node for children */
++      unsigned long           rate;
++      __u32                   flags;
++      void __iomem            *enable_reg;
++      unsigned long           (*recalc)(struct clk *);
++      int                     (*set_rate)(struct clk *, unsigned long);
++      long                    (*round_rate)(struct clk *, unsigned long);
++      void                    (*init)(struct clk *);
++      __u8                    enable_bit;
++      __s8                    usecount;
++#if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3) || \
++              defined(CONFIG_ARCH_OMAP4)
++      u8                      fixed_div;
++      void __iomem            *clksel_reg;
++      u32                     clksel_mask;
++      const struct clksel     *clksel;
++      struct dpll_data        *dpll_data;
++      const char              *clkdm_name;
++      struct clockdomain      *clkdm;
++#else
++      __u8                    rate_offset;
++      __u8                    src_offset;
++#endif
++#if defined(CONFIG_PM_DEBUG) && defined(CONFIG_DEBUG_FS)
++      struct dentry           *dent;  /* For visible tree hierarchy */
++#endif
++};
++
++struct cpufreq_frequency_table;
++
++struct clk_functions {
++      int             (*clk_enable)(struct clk *clk);
++      void            (*clk_disable)(struct clk *clk);
++      long            (*clk_round_rate)(struct clk *clk, unsigned long rate);
++      int             (*clk_set_rate)(struct clk *clk, unsigned long rate);
++      int             (*clk_set_parent)(struct clk *clk, struct clk *parent);
++      void            (*clk_allow_idle)(struct clk *clk);
++      void            (*clk_deny_idle)(struct clk *clk);
++      void            (*clk_disable_unused)(struct clk *clk);
++#ifdef CONFIG_CPU_FREQ
++      void            (*clk_init_cpufreq_table)(struct cpufreq_frequency_table **);
++#endif
++};
++
++extern unsigned int mpurate;
++
++extern int clk_init(struct clk_functions *custom_clocks);
++extern void clk_preinit(struct clk *clk);
++extern int clk_register(struct clk *clk);
++extern void clk_reparent(struct clk *child, struct clk *parent);
++extern void clk_unregister(struct clk *clk);
++extern void propagate_rate(struct clk *clk);
++extern void recalculate_root_clocks(void);
++extern unsigned long followparent_recalc(struct clk *clk);
++extern void clk_enable_init_clocks(void);
++#ifdef CONFIG_CPU_FREQ
++extern void clk_init_cpufreq_table(struct cpufreq_frequency_table **table);
++#endif
++
++extern const struct clkops clkops_null;
++
++/* Clock flags */
++/* bit 0 is free */
++#define RATE_FIXED            (1 << 1)        /* Fixed clock rate */
++/* bits 2-4 are free */
++#define ENABLE_REG_32BIT      (1 << 5)        /* Use 32-bit access */
++#define CLOCK_IDLE_CONTROL    (1 << 7)
++#define CLOCK_NO_IDLE_PARENT  (1 << 8)
++#define DELAYED_APP           (1 << 9)        /* Delay application of clock */
++#define CONFIG_PARTICIPANT    (1 << 10)       /* Fundamental clock */
++#define ENABLE_ON_INIT                (1 << 11)       /* Enable upon framework init */
++#define INVERT_ENABLE           (1 << 12)       /* 0 enables, 1 disables */
++#define CLOCK_IN_OMAP4430     (1 << 13)
++#define ALWAYS_ENABLED                (1 << 14)
++/* bits 13-31 are currently free */
++
++/* Clksel_rate flags */
++#define DEFAULT_RATE          (1 << 0)
++#define RATE_IN_242X          (1 << 1)
++#define RATE_IN_243X          (1 << 2)
++#define RATE_IN_343X          (1 << 3)        /* rates common to all 343X */
++#define RATE_IN_3430ES2               (1 << 4)        /* 3430ES2 rates only */
++#define RATE_IN_4430            (1 << 5)
++
++#define RATE_IN_24XX          (RATE_IN_242X | RATE_IN_243X)
++
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/common.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/common.h  2010-11-05 17:36:26.172000001 +0100
+@@ -0,0 +1,83 @@
++/*
++ * arch/arm/plat-omap/include/mach/common.h
++ *
++ * Header for code common to all OMAP machines.
++ *
++ * This program is free software; you can redistribute it and/or modify it
++ * under the terms of the GNU General Public License as published by the
++ * Free Software Foundation; either version 2 of the License, or (at your
++ * option) any later version.
++ *
++ * THIS SOFTWARE IS PROVIDED ``AS IS'' AND ANY EXPRESS OR IMPLIED
++ * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
++ * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN
++ * NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
++ * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
++ * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF
++ * USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
++ * ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
++ * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
++ * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
++ *
++ * You should have received a copy of the  GNU General Public License along
++ * with this program; if not, write  to the Free Software Foundation, Inc.,
++ * 675 Mass Ave, Cambridge, MA 02139, USA.
++ */
++
++#ifndef __ARCH_ARM_MACH_OMAP_COMMON_H
++#define __ARCH_ARM_MACH_OMAP_COMMON_H
++
++#include <plat/i2c.h>
++
++struct sys_timer;
++
++/* used by omap-smp.c and board-4430sdp.c */
++extern void __iomem *gic_cpu_base_addr;
++
++extern void omap_map_common_io(void);
++extern struct sys_timer omap_timer;
++
++/* IO bases for various OMAP processors */
++struct omap_globals {
++      u32             class;          /* OMAP class to detect */
++      void __iomem    *tap;           /* Control module ID code */
++      void __iomem    *sdrc;          /* SDRAM Controller */
++      void __iomem    *sms;           /* SDRAM Memory Scheduler */
++      void __iomem    *ctrl;          /* System Control Module */
++      void __iomem    *prm;           /* Power and Reset Management */
++      void __iomem    *cm;            /* Clock Management */
++      void __iomem    *cm2;
++};
++
++void omap2_set_globals_242x(void);
++void omap2_set_globals_243x(void);
++void omap2_set_globals_343x(void);
++void omap2_set_globals_443x(void);
++
++/* These get called from omap2_set_globals_xxxx(), do not call these */
++void omap2_set_globals_tap(struct omap_globals *);
++void omap2_set_globals_sdrc(struct omap_globals *);
++void omap2_set_globals_control(struct omap_globals *);
++void omap2_set_globals_prcm(struct omap_globals *);
++
++/**
++ * omap_test_timeout - busy-loop, testing a condition
++ * @cond: condition to test until it evaluates to true
++ * @timeout: maximum number of microseconds in the timeout
++ * @index: loop index (integer)
++ *
++ * Loop waiting for @cond to become true or until at least @timeout
++ * microseconds have passed.  To use, define some integer @index in the
++ * calling code.  After running, if @index == @timeout, then the loop has
++ * timed out.
++ */
++#define omap_test_timeout(cond, timeout, index)                       \
++({                                                            \
++      for (index = 0; index < timeout; index++) {             \
++              if (cond)                                       \
++                      break;                                  \
++              udelay(1);                                      \
++      }                                                       \
++})
++
++#endif /* __ARCH_ARM_MACH_OMAP_COMMON_H */
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/control.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/control.h 2010-11-05 17:36:26.172000001 +0100
+@@ -0,0 +1,325 @@
++/*
++ * arch/arm/plat-omap/include/mach/control.h
++ *
++ * OMAP2/3/4 System Control Module definitions
++ *
++ * Copyright (C) 2007-2009 Texas Instruments, Inc.
++ * Copyright (C) 2007-2008 Nokia Corporation
++ *
++ * Written by Paul Walmsley
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License as published by
++ * the Free Software Foundation.
++ */
++
++#ifndef __ASM_ARCH_CONTROL_H
++#define __ASM_ARCH_CONTROL_H
++
++#include <mach/io.h>
++
++#ifndef __ASSEMBLY__
++#define OMAP242X_CTRL_REGADDR(reg)                                    \
++              OMAP2_L4_IO_ADDRESS(OMAP242X_CTRL_BASE + (reg))
++#define OMAP243X_CTRL_REGADDR(reg)                                    \
++              OMAP2_L4_IO_ADDRESS(OMAP243X_CTRL_BASE + (reg))
++#define OMAP343X_CTRL_REGADDR(reg)                                    \
++              OMAP2_L4_IO_ADDRESS(OMAP343X_CTRL_BASE + (reg))
++#else
++#define OMAP242X_CTRL_REGADDR(reg)                                    \
++              OMAP2_L4_IO_ADDRESS(OMAP242X_CTRL_BASE + (reg))
++#define OMAP243X_CTRL_REGADDR(reg)                                    \
++              OMAP2_L4_IO_ADDRESS(OMAP243X_CTRL_BASE + (reg))
++#define OMAP343X_CTRL_REGADDR(reg)                                    \
++              OMAP2_L4_IO_ADDRESS(OMAP343X_CTRL_BASE + (reg))
++#endif /* __ASSEMBLY__ */
++
++/*
++ * As elsewhere, the "OMAP2_" prefix indicates that the macro is valid for
++ * OMAP24XX and OMAP34XX.
++ */
++
++/* Control submodule offsets */
++
++#define OMAP2_CONTROL_INTERFACE               0x000
++#define OMAP2_CONTROL_PADCONFS                0x030
++#define OMAP2_CONTROL_GENERAL         0x270
++#define OMAP343X_CONTROL_MEM_WKUP     0x600
++#define OMAP343X_CONTROL_PADCONFS_WKUP        0xa00
++#define OMAP343X_CONTROL_GENERAL_WKUP 0xa60
++
++/* Control register offsets - read/write with omap_ctrl_{read,write}{bwl}() */
++
++#define OMAP2_CONTROL_SYSCONFIG               (OMAP2_CONTROL_INTERFACE + 0x10)
++
++/* CONTROL_GENERAL register offsets common to OMAP2 & 3 */
++#define OMAP2_CONTROL_DEVCONF0                (OMAP2_CONTROL_GENERAL + 0x0004)
++#define OMAP2_CONTROL_MSUSPENDMUX_0   (OMAP2_CONTROL_GENERAL + 0x0020)
++#define OMAP2_CONTROL_MSUSPENDMUX_1   (OMAP2_CONTROL_GENERAL + 0x0024)
++#define OMAP2_CONTROL_MSUSPENDMUX_2   (OMAP2_CONTROL_GENERAL + 0x0028)
++#define OMAP2_CONTROL_MSUSPENDMUX_3   (OMAP2_CONTROL_GENERAL + 0x002c)
++#define OMAP2_CONTROL_MSUSPENDMUX_4   (OMAP2_CONTROL_GENERAL + 0x0030)
++#define OMAP2_CONTROL_MSUSPENDMUX_5   (OMAP2_CONTROL_GENERAL + 0x0034)
++#define OMAP2_CONTROL_SEC_CTRL                (OMAP2_CONTROL_GENERAL + 0x0040)
++#define OMAP2_CONTROL_RPUB_KEY_H_0    (OMAP2_CONTROL_GENERAL + 0x0090)
++#define OMAP2_CONTROL_RPUB_KEY_H_1    (OMAP2_CONTROL_GENERAL + 0x0094)
++#define OMAP2_CONTROL_RPUB_KEY_H_2    (OMAP2_CONTROL_GENERAL + 0x0098)
++#define OMAP2_CONTROL_RPUB_KEY_H_3    (OMAP2_CONTROL_GENERAL + 0x009c)
++
++/* 242x-only CONTROL_GENERAL register offsets */
++#define OMAP242X_CONTROL_DEVCONF      OMAP2_CONTROL_DEVCONF0 /* match TRM */
++#define OMAP242X_CONTROL_OCM_RAM_PERM (OMAP2_CONTROL_GENERAL + 0x0068)
++
++/* 243x-only CONTROL_GENERAL register offsets */
++/* CONTROL_IVA2_BOOT{ADDR,MOD} are at the same place on 343x - noted below */
++#define OMAP243X_CONTROL_DEVCONF1     (OMAP2_CONTROL_GENERAL + 0x0078)
++#define OMAP243X_CONTROL_CSIRXFE      (OMAP2_CONTROL_GENERAL + 0x007c)
++#define OMAP243X_CONTROL_IVA2_BOOTADDR        (OMAP2_CONTROL_GENERAL + 0x0190)
++#define OMAP243X_CONTROL_IVA2_BOOTMOD (OMAP2_CONTROL_GENERAL + 0x0194)
++#define OMAP243X_CONTROL_IVA2_GEMCFG  (OMAP2_CONTROL_GENERAL + 0x0198)
++#define OMAP243X_CONTROL_PBIAS_LITE   (OMAP2_CONTROL_GENERAL + 0x0230)
++
++/* 24xx-only CONTROL_GENERAL register offsets */
++#define OMAP24XX_CONTROL_DEBOBS               (OMAP2_CONTROL_GENERAL + 0x0000)
++#define OMAP24XX_CONTROL_EMU_SUPPORT  (OMAP2_CONTROL_GENERAL + 0x0008)
++#define OMAP24XX_CONTROL_SEC_TEST     (OMAP2_CONTROL_GENERAL + 0x0044)
++#define OMAP24XX_CONTROL_PSA_CTRL     (OMAP2_CONTROL_GENERAL + 0x0048)
++#define OMAP24XX_CONTROL_PSA_CMD      (OMAP2_CONTROL_GENERAL + 0x004c)
++#define OMAP24XX_CONTROL_PSA_VALUE    (OMAP2_CONTROL_GENERAL + 0x0050)
++#define OMAP24XX_CONTROL_SEC_EMU      (OMAP2_CONTROL_GENERAL + 0x0060)
++#define OMAP24XX_CONTROL_SEC_TAP      (OMAP2_CONTROL_GENERAL + 0x0064)
++#define OMAP24XX_CONTROL_OCM_PUB_RAM_ADD      (OMAP2_CONTROL_GENERAL + 0x006c)
++#define OMAP24XX_CONTROL_EXT_SEC_RAM_START_ADD        (OMAP2_CONTROL_GENERAL + 0x0070)
++#define OMAP24XX_CONTROL_EXT_SEC_RAM_STOP_ADD (OMAP2_CONTROL_GENERAL + 0x0074)
++#define OMAP24XX_CONTROL_SEC_STATUS           (OMAP2_CONTROL_GENERAL + 0x0080)
++#define OMAP24XX_CONTROL_SEC_ERR_STATUS               (OMAP2_CONTROL_GENERAL + 0x0084)
++#define OMAP24XX_CONTROL_STATUS                       (OMAP2_CONTROL_GENERAL + 0x0088)
++#define OMAP24XX_CONTROL_GENERAL_PURPOSE_STATUS       (OMAP2_CONTROL_GENERAL + 0x008c)
++#define OMAP24XX_CONTROL_RAND_KEY_0   (OMAP2_CONTROL_GENERAL + 0x00a0)
++#define OMAP24XX_CONTROL_RAND_KEY_1   (OMAP2_CONTROL_GENERAL + 0x00a4)
++#define OMAP24XX_CONTROL_RAND_KEY_2   (OMAP2_CONTROL_GENERAL + 0x00a8)
++#define OMAP24XX_CONTROL_RAND_KEY_3   (OMAP2_CONTROL_GENERAL + 0x00ac)
++#define OMAP24XX_CONTROL_CUST_KEY_0   (OMAP2_CONTROL_GENERAL + 0x00b0)
++#define OMAP24XX_CONTROL_CUST_KEY_1   (OMAP2_CONTROL_GENERAL + 0x00b4)
++#define OMAP24XX_CONTROL_TEST_KEY_0   (OMAP2_CONTROL_GENERAL + 0x00c0)
++#define OMAP24XX_CONTROL_TEST_KEY_1   (OMAP2_CONTROL_GENERAL + 0x00c4)
++#define OMAP24XX_CONTROL_TEST_KEY_2   (OMAP2_CONTROL_GENERAL + 0x00c8)
++#define OMAP24XX_CONTROL_TEST_KEY_3   (OMAP2_CONTROL_GENERAL + 0x00cc)
++#define OMAP24XX_CONTROL_TEST_KEY_4   (OMAP2_CONTROL_GENERAL + 0x00d0)
++#define OMAP24XX_CONTROL_TEST_KEY_5   (OMAP2_CONTROL_GENERAL + 0x00d4)
++#define OMAP24XX_CONTROL_TEST_KEY_6   (OMAP2_CONTROL_GENERAL + 0x00d8)
++#define OMAP24XX_CONTROL_TEST_KEY_7   (OMAP2_CONTROL_GENERAL + 0x00dc)
++#define OMAP24XX_CONTROL_TEST_KEY_8   (OMAP2_CONTROL_GENERAL + 0x00e0)
++#define OMAP24XX_CONTROL_TEST_KEY_9   (OMAP2_CONTROL_GENERAL + 0x00e4)
++
++#define OMAP343X_CONTROL_PADCONF_SYSNIRQ (OMAP2_CONTROL_INTERFACE + 0x01b0)
++
++/* 34xx-only CONTROL_GENERAL register offsets */
++#define OMAP343X_CONTROL_PADCONF_OFF  (OMAP2_CONTROL_GENERAL + 0x0000)
++#define OMAP343X_CONTROL_MEM_DFTRW0   (OMAP2_CONTROL_GENERAL + 0x0008)
++#define OMAP343X_CONTROL_MEM_DFTRW1   (OMAP2_CONTROL_GENERAL + 0x000c)
++#define OMAP343X_CONTROL_DEVCONF1     (OMAP2_CONTROL_GENERAL + 0x0068)
++#define OMAP343X_CONTROL_CSIRXFE              (OMAP2_CONTROL_GENERAL + 0x006c)
++#define OMAP343X_CONTROL_SEC_STATUS           (OMAP2_CONTROL_GENERAL + 0x0070)
++#define OMAP343X_CONTROL_SEC_ERR_STATUS               (OMAP2_CONTROL_GENERAL + 0x0074)
++#define OMAP343X_CONTROL_SEC_ERR_STATUS_DEBUG (OMAP2_CONTROL_GENERAL + 0x0078)
++#define OMAP343X_CONTROL_STATUS                       (OMAP2_CONTROL_GENERAL + 0x0080)
++#define OMAP343X_CONTROL_GENERAL_PURPOSE_STATUS       (OMAP2_CONTROL_GENERAL + 0x0084)
++#define OMAP343X_CONTROL_RPUB_KEY_H_4 (OMAP2_CONTROL_GENERAL + 0x00a0)
++#define OMAP343X_CONTROL_RAND_KEY_0   (OMAP2_CONTROL_GENERAL + 0x00a8)
++#define OMAP343X_CONTROL_RAND_KEY_1   (OMAP2_CONTROL_GENERAL + 0x00ac)
++#define OMAP343X_CONTROL_RAND_KEY_2   (OMAP2_CONTROL_GENERAL + 0x00b0)
++#define OMAP343X_CONTROL_RAND_KEY_3   (OMAP2_CONTROL_GENERAL + 0x00b4)
++#define OMAP343X_CONTROL_TEST_KEY_0   (OMAP2_CONTROL_GENERAL + 0x00c8)
++#define OMAP343X_CONTROL_TEST_KEY_1   (OMAP2_CONTROL_GENERAL + 0x00cc)
++#define OMAP343X_CONTROL_TEST_KEY_2   (OMAP2_CONTROL_GENERAL + 0x00d0)
++#define OMAP343X_CONTROL_TEST_KEY_3   (OMAP2_CONTROL_GENERAL + 0x00d4)
++#define OMAP343X_CONTROL_TEST_KEY_4   (OMAP2_CONTROL_GENERAL + 0x00d8)
++#define OMAP343X_CONTROL_TEST_KEY_5   (OMAP2_CONTROL_GENERAL + 0x00dc)
++#define OMAP343X_CONTROL_TEST_KEY_6   (OMAP2_CONTROL_GENERAL + 0x00e0)
++#define OMAP343X_CONTROL_TEST_KEY_7   (OMAP2_CONTROL_GENERAL + 0x00e4)
++#define OMAP343X_CONTROL_TEST_KEY_8   (OMAP2_CONTROL_GENERAL + 0x00e8)
++#define OMAP343X_CONTROL_TEST_KEY_9   (OMAP2_CONTROL_GENERAL + 0x00ec)
++#define OMAP343X_CONTROL_TEST_KEY_10  (OMAP2_CONTROL_GENERAL + 0x00f0)
++#define OMAP343X_CONTROL_TEST_KEY_11  (OMAP2_CONTROL_GENERAL + 0x00f4)
++#define OMAP343X_CONTROL_TEST_KEY_12  (OMAP2_CONTROL_GENERAL + 0x00f8)
++#define OMAP343X_CONTROL_TEST_KEY_13  (OMAP2_CONTROL_GENERAL + 0x00fc)
++#define OMAP343X_CONTROL_IVA2_BOOTADDR        (OMAP2_CONTROL_GENERAL + 0x0190)
++#define OMAP343X_CONTROL_IVA2_BOOTMOD (OMAP2_CONTROL_GENERAL + 0x0194)
++#define OMAP343X_CONTROL_DEBOBS(i)    (OMAP2_CONTROL_GENERAL + 0x01B0 \
++                                      + ((i) >> 1) * 4 + (!(i) & 1) * 2)
++#define OMAP343X_CONTROL_PROG_IO0     (OMAP2_CONTROL_GENERAL + 0x01D4)
++#define OMAP343X_CONTROL_PROG_IO1     (OMAP2_CONTROL_GENERAL + 0x01D8)
++#define OMAP343X_CONTROL_DSS_DPLL_SPREADING   (OMAP2_CONTROL_GENERAL + 0x01E0)
++#define OMAP343X_CONTROL_CORE_DPLL_SPREADING  (OMAP2_CONTROL_GENERAL + 0x01E4)
++#define OMAP343X_CONTROL_PER_DPLL_SPREADING   (OMAP2_CONTROL_GENERAL + 0x01E8)
++#define OMAP343X_CONTROL_USBHOST_DPLL_SPREADING       (OMAP2_CONTROL_GENERAL + 0x01EC)
++#define OMAP343X_CONTROL_PBIAS_LITE   (OMAP2_CONTROL_GENERAL + 0x02B0)
++#define OMAP343X_CONTROL_TEMP_SENSOR  (OMAP2_CONTROL_GENERAL + 0x02B4)
++#define OMAP343X_CONTROL_SRAMLDO4     (OMAP2_CONTROL_GENERAL + 0x02B8)
++#define OMAP343X_CONTROL_SRAMLDO5     (OMAP2_CONTROL_GENERAL + 0x02C0)
++#define OMAP343X_CONTROL_CSI          (OMAP2_CONTROL_GENERAL + 0x02C4)
++
++
++/* 34xx PADCONF register offsets */
++#define OMAP343X_PADCONF_ETK(i)               (OMAP2_CONTROL_PADCONFS + 0x5a8 + \
++                                              (i)*2)
++#define OMAP343X_PADCONF_ETK_CLK      OMAP343X_PADCONF_ETK(0)
++#define OMAP343X_PADCONF_ETK_CTL      OMAP343X_PADCONF_ETK(1)
++#define OMAP343X_PADCONF_ETK_D0               OMAP343X_PADCONF_ETK(2)
++#define OMAP343X_PADCONF_ETK_D1               OMAP343X_PADCONF_ETK(3)
++#define OMAP343X_PADCONF_ETK_D2               OMAP343X_PADCONF_ETK(4)
++#define OMAP343X_PADCONF_ETK_D3               OMAP343X_PADCONF_ETK(5)
++#define OMAP343X_PADCONF_ETK_D4               OMAP343X_PADCONF_ETK(6)
++#define OMAP343X_PADCONF_ETK_D5               OMAP343X_PADCONF_ETK(7)
++#define OMAP343X_PADCONF_ETK_D6               OMAP343X_PADCONF_ETK(8)
++#define OMAP343X_PADCONF_ETK_D7               OMAP343X_PADCONF_ETK(9)
++#define OMAP343X_PADCONF_ETK_D8               OMAP343X_PADCONF_ETK(10)
++#define OMAP343X_PADCONF_ETK_D9               OMAP343X_PADCONF_ETK(11)
++#define OMAP343X_PADCONF_ETK_D10      OMAP343X_PADCONF_ETK(12)
++#define OMAP343X_PADCONF_ETK_D11      OMAP343X_PADCONF_ETK(13)
++#define OMAP343X_PADCONF_ETK_D12      OMAP343X_PADCONF_ETK(14)
++#define OMAP343X_PADCONF_ETK_D13      OMAP343X_PADCONF_ETK(15)
++#define OMAP343X_PADCONF_ETK_D14      OMAP343X_PADCONF_ETK(16)
++#define OMAP343X_PADCONF_ETK_D15      OMAP343X_PADCONF_ETK(17)
++
++/* 34xx GENERAL_WKUP regist offsets */
++#define OMAP343X_CONTROL_WKUP_DEBOBSMUX(i) (OMAP343X_CONTROL_GENERAL_WKUP + \
++                                              0x008 + (i))
++#define OMAP343X_CONTROL_WKUP_DEBOBS0 (OMAP343X_CONTROL_GENERAL_WKUP + 0x008)
++#define OMAP343X_CONTROL_WKUP_DEBOBS1 (OMAP343X_CONTROL_GENERAL_WKUP + 0x00C)
++#define OMAP343X_CONTROL_WKUP_DEBOBS2 (OMAP343X_CONTROL_GENERAL_WKUP + 0x010)
++#define OMAP343X_CONTROL_WKUP_DEBOBS3 (OMAP343X_CONTROL_GENERAL_WKUP + 0x014)
++#define OMAP343X_CONTROL_WKUP_DEBOBS4 (OMAP343X_CONTROL_GENERAL_WKUP + 0x018)
++
++/* 34xx D2D idle-related pins, handled by PM core */
++#define OMAP3_PADCONF_SAD2D_MSTANDBY   0x250
++#define OMAP3_PADCONF_SAD2D_IDLEACK    0x254
++
++/*
++ * REVISIT: This list of registers is not comprehensive - there are more
++ * that should be added.
++ */
++
++/*
++ * Control module register bit defines - these should eventually go into
++ * their own regbits file.  Some of these will be complicated, depending
++ * on the device type (general-purpose, emulator, test, secure, bad, other)
++ * and the security mode (secure, non-secure, don't care)
++ */
++/* CONTROL_DEVCONF0 bits */
++#define OMAP2_MMCSDIO1ADPCLKISEL      (1 << 24) /* MMC1 loop back clock */
++#define OMAP24XX_USBSTANDBYCTRL               (1 << 15)
++#define OMAP2_MCBSP2_CLKS_MASK                (1 << 6)
++#define OMAP2_MCBSP1_CLKS_MASK                (1 << 2)
++
++/* CONTROL_DEVCONF1 bits */
++#define OMAP243X_MMC1_ACTIVE_OVERWRITE        (1 << 31)
++#define OMAP2_MMCSDIO2ADPCLKISEL      (1 << 6) /* MMC2 loop back clock */
++#define OMAP2_MCBSP5_CLKS_MASK                (1 << 4) /* > 242x */
++#define OMAP2_MCBSP4_CLKS_MASK                (1 << 2) /* > 242x */
++#define OMAP2_MCBSP3_CLKS_MASK                (1 << 0) /* > 242x */
++
++/* CONTROL_STATUS bits */
++#define OMAP2_DEVICETYPE_MASK         (0x7 << 8)
++#define OMAP2_SYSBOOT_5_MASK          (1 << 5)
++#define OMAP2_SYSBOOT_4_MASK          (1 << 4)
++#define OMAP2_SYSBOOT_3_MASK          (1 << 3)
++#define OMAP2_SYSBOOT_2_MASK          (1 << 2)
++#define OMAP2_SYSBOOT_1_MASK          (1 << 1)
++#define OMAP2_SYSBOOT_0_MASK          (1 << 0)
++
++/* CONTROL_PBIAS_LITE bits */
++#define OMAP343X_PBIASLITESUPPLY_HIGH1        (1 << 15)
++#define OMAP343X_PBIASLITEVMODEERROR1 (1 << 11)
++#define OMAP343X_PBIASSPEEDCTRL1      (1 << 10)
++#define OMAP343X_PBIASLITEPWRDNZ1     (1 << 9)
++#define OMAP343X_PBIASLITEVMODE1      (1 << 8)
++#define OMAP343X_PBIASLITESUPPLY_HIGH0        (1 << 7)
++#define OMAP343X_PBIASLITEVMODEERROR0 (1 << 3)
++#define OMAP2_PBIASSPEEDCTRL0         (1 << 2)
++#define OMAP2_PBIASLITEPWRDNZ0                (1 << 1)
++#define OMAP2_PBIASLITEVMODE0         (1 << 0)
++
++/* CONTROL_PROG_IO1 bits */
++#define OMAP3630_PRG_SDMMC1_SPEEDCTRL (1 << 20)
++
++/* CONTROL_IVA2_BOOTMOD bits */
++#define OMAP3_IVA2_BOOTMOD_SHIFT      0
++#define OMAP3_IVA2_BOOTMOD_MASK               (0xf << 0)
++#define OMAP3_IVA2_BOOTMOD_IDLE               (0x1 << 0)
++
++/* CONTROL_PADCONF_X bits */
++#define OMAP3_PADCONF_WAKEUPEVENT0    (1 << 15)
++#define OMAP3_PADCONF_WAKEUPENABLE0   (1 << 14)
++
++#define OMAP343X_SCRATCHPAD_ROM               (OMAP343X_CTRL_BASE + 0x860)
++#define OMAP343X_SCRATCHPAD           (OMAP343X_CTRL_BASE + 0x910)
++#define OMAP343X_SCRATCHPAD_ROM_OFFSET        0x19C
++
++/*
++ * CONTROL OMAP STATUS register to identify OMAP3 features
++ */
++#define OMAP3_CONTROL_OMAP_STATUS     0x044c
++
++#define OMAP3_SGX_SHIFT                       13
++#define OMAP3_SGX_MASK                        (3 << OMAP3_SGX_SHIFT)
++#define               FEAT_SGX_FULL           0
++#define               FEAT_SGX_HALF           1
++#define               FEAT_SGX_NONE           2
++
++#define OMAP3_IVA_SHIFT                       12
++#define OMAP3_IVA_MASK                        (1 << OMAP3_SGX_SHIFT)
++#define               FEAT_IVA                0
++#define               FEAT_IVA_NONE           1
++
++#define OMAP3_L2CACHE_SHIFT           10
++#define OMAP3_L2CACHE_MASK            (3 << OMAP3_L2CACHE_SHIFT)
++#define               FEAT_L2CACHE_NONE       0
++#define               FEAT_L2CACHE_64KB       1
++#define               FEAT_L2CACHE_128KB      2
++#define               FEAT_L2CACHE_256KB      3
++
++#define OMAP3_ISP_SHIFT                       5
++#define OMAP3_ISP_MASK                        (1<< OMAP3_ISP_SHIFT)
++#define               FEAT_ISP                0
++#define               FEAT_ISP_NONE           1
++
++#define OMAP3_NEON_SHIFT              4
++#define OMAP3_NEON_MASK                       (1<< OMAP3_NEON_SHIFT)
++#define               FEAT_NEON               0
++#define               FEAT_NEON_NONE          1
++
++
++#ifndef __ASSEMBLY__
++#if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3) || \
++              defined(CONFIG_ARCH_OMAP4)
++extern void __iomem *omap_ctrl_base_get(void);
++extern u8 omap_ctrl_readb(u16 offset);
++extern u16 omap_ctrl_readw(u16 offset);
++extern u32 omap_ctrl_readl(u16 offset);
++extern void omap_ctrl_writeb(u8 val, u16 offset);
++extern void omap_ctrl_writew(u16 val, u16 offset);
++extern void omap_ctrl_writel(u32 val, u16 offset);
++
++extern void omap3_save_scratchpad_contents(void);
++extern void omap3_clear_scratchpad_contents(void);
++extern u32 *get_restore_pointer(void);
++extern u32 *get_es3_restore_pointer(void);
++extern u32 omap3_arm_context[128];
++extern void omap3_control_save_context(void);
++extern void omap3_control_restore_context(void);
++
++#else
++#define omap_ctrl_base_get()          0
++#define omap_ctrl_readb(x)            0
++#define omap_ctrl_readw(x)            0
++#define omap_ctrl_readl(x)            0
++#define omap_ctrl_writeb(x, y)                WARN_ON(1)
++#define omap_ctrl_writew(x, y)                WARN_ON(1)
++#define omap_ctrl_writel(x, y)                WARN_ON(1)
++#endif
++#endif        /* __ASSEMBLY__ */
++
++#endif /* __ASM_ARCH_CONTROL_H */
++
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/cpu.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/cpu.h     2010-11-05 17:36:26.172000001 +0100
+@@ -0,0 +1,516 @@
++/*
++ * arch/arm/plat-omap/include/mach/cpu.h
++ *
++ * OMAP cpu type detection
++ *
++ * Copyright (C) 2004, 2008 Nokia Corporation
++ *
++ * Copyright (C) 2009 Texas Instruments.
++ *
++ * Written by Tony Lindgren <tony.lindgren@nokia.com>
++ *
++ * Added OMAP4 specific defines - Santosh Shilimkar<santosh.shilimkar@ti.com>
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License as published by
++ * the Free Software Foundation; either version 2 of the License, or
++ * (at your option) any later version.
++ *
++ * This program is distributed in the hope that it will be useful,
++ * but WITHOUT ANY WARRANTY; without even the implied warranty of
++ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
++ * GNU General Public License for more details.
++ *
++ * You should have received a copy of the GNU General Public License
++ * along with this program; if not, write to the Free Software
++ * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA
++ *
++ */
++
++#ifndef __ASM_ARCH_OMAP_CPU_H
++#define __ASM_ARCH_OMAP_CPU_H
++
++#include <linux/bitops.h>
++
++/*
++ * Omap device type i.e. EMU/HS/TST/GP/BAD
++ */
++#define OMAP2_DEVICE_TYPE_TEST                0
++#define OMAP2_DEVICE_TYPE_EMU         1
++#define OMAP2_DEVICE_TYPE_SEC         2
++#define OMAP2_DEVICE_TYPE_GP          3
++#define OMAP2_DEVICE_TYPE_BAD         4
++
++int omap_type(void);
++
++struct omap_chip_id {
++      u8 oc;
++      u8 type;
++};
++
++#define OMAP_CHIP_INIT(x)     { .oc = x }
++
++/*
++ * omap_rev bits:
++ * CPU id bits        (0730, 1510, 1710, 2422...)     [31:16]
++ * CPU revision       (See _REV_ defined in cpu.h)    [15:08]
++ * CPU class bits (15xx, 16xx, 24xx, 34xx...) [07:00]
++ */
++unsigned int omap_rev(void);
++
++/*
++ * Define CPU revision bits
++ *
++ * Verbose meaning of the revision bits may be different for a silicon
++ * family. This difference can be handled separately.
++ */
++#define OMAP_REVBITS_00               0x00
++#define OMAP_REVBITS_10               0x10
++#define OMAP_REVBITS_20               0x20
++#define OMAP_REVBITS_30               0x30
++#define OMAP_REVBITS_40               0x40
++
++/*
++ * Get the CPU revision for OMAP devices
++ */
++#define GET_OMAP_REVISION()   ((omap_rev() >> 8) & 0xff)
++
++/*
++ * Test if multicore OMAP support is needed
++ */
++#undef MULTI_OMAP1
++#undef MULTI_OMAP2
++#undef OMAP_NAME
++
++#ifdef CONFIG_ARCH_OMAP730
++# ifdef OMAP_NAME
++#  undef  MULTI_OMAP1
++#  define MULTI_OMAP1
++# else
++#  define OMAP_NAME omap730
++# endif
++#endif
++#ifdef CONFIG_ARCH_OMAP850
++# ifdef OMAP_NAME
++#  undef  MULTI_OMAP1
++#  define MULTI_OMAP1
++# else
++#  define OMAP_NAME omap850
++# endif
++#endif
++#ifdef CONFIG_ARCH_OMAP15XX
++# ifdef OMAP_NAME
++#  undef  MULTI_OMAP1
++#  define MULTI_OMAP1
++# else
++#  define OMAP_NAME omap1510
++# endif
++#endif
++#ifdef CONFIG_ARCH_OMAP16XX
++# ifdef OMAP_NAME
++#  undef  MULTI_OMAP1
++#  define MULTI_OMAP1
++# else
++#  define OMAP_NAME omap16xx
++# endif
++#endif
++#if (defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX))
++# if (defined(OMAP_NAME) || defined(MULTI_OMAP1))
++#  error "OMAP1 and OMAP2 can't be selected at the same time"
++# endif
++#endif
++#ifdef CONFIG_ARCH_OMAP2420
++# ifdef OMAP_NAME
++#  undef  MULTI_OMAP2
++#  define MULTI_OMAP2
++# else
++#  define OMAP_NAME omap2420
++# endif
++#endif
++#ifdef CONFIG_ARCH_OMAP2430
++# ifdef OMAP_NAME
++#  undef  MULTI_OMAP2
++#  define MULTI_OMAP2
++# else
++#  define OMAP_NAME omap2430
++# endif
++#endif
++#ifdef CONFIG_ARCH_OMAP3430
++# ifdef OMAP_NAME
++#  undef  MULTI_OMAP2
++#  define MULTI_OMAP2
++# else
++#  define OMAP_NAME omap3430
++# endif
++#endif
++
++/*
++ * Macros to group OMAP into cpu classes.
++ * These can be used in most places.
++ * cpu_is_omap7xx():  True for OMAP730, OMAP850
++ * cpu_is_omap15xx(): True for OMAP1510, OMAP5910 and OMAP310
++ * cpu_is_omap16xx(): True for OMAP1610, OMAP5912 and OMAP1710
++ * cpu_is_omap24xx(): True for OMAP2420, OMAP2422, OMAP2423, OMAP2430
++ * cpu_is_omap242x(): True for OMAP2420, OMAP2422, OMAP2423
++ * cpu_is_omap243x(): True for OMAP2430
++ * cpu_is_omap343x(): True for OMAP3430
++ */
++#define GET_OMAP_CLASS        (omap_rev() & 0xff)
++
++#define IS_OMAP_CLASS(class, id)                      \
++static inline int is_omap ##class (void)              \
++{                                                     \
++      return (GET_OMAP_CLASS == (id)) ? 1 : 0;        \
++}
++
++#define GET_OMAP_SUBCLASS     ((omap_rev() >> 20) & 0x0fff)
++
++#define IS_OMAP_SUBCLASS(subclass, id)                        \
++static inline int is_omap ##subclass (void)           \
++{                                                     \
++      return (GET_OMAP_SUBCLASS == (id)) ? 1 : 0;     \
++}
++
++IS_OMAP_CLASS(7xx, 0x07)
++IS_OMAP_CLASS(15xx, 0x15)
++IS_OMAP_CLASS(16xx, 0x16)
++IS_OMAP_CLASS(24xx, 0x24)
++IS_OMAP_CLASS(34xx, 0x34)
++IS_OMAP_CLASS(44xx, 0x44)
++
++IS_OMAP_SUBCLASS(242x, 0x242)
++IS_OMAP_SUBCLASS(243x, 0x243)
++IS_OMAP_SUBCLASS(343x, 0x343)
++IS_OMAP_SUBCLASS(363x, 0x363)
++IS_OMAP_SUBCLASS(443x, 0x443)
++
++#define cpu_is_omap7xx()              0
++#define cpu_is_omap15xx()             0
++#define cpu_is_omap16xx()             0
++#define cpu_is_omap24xx()             0
++#define cpu_is_omap242x()             0
++#define cpu_is_omap243x()             0
++#define cpu_is_omap34xx()             0
++#define cpu_is_omap343x()             0
++#define cpu_is_omap44xx()             0
++#define cpu_is_omap443x()             0
++
++#if defined(MULTI_OMAP1)
++# if defined(CONFIG_ARCH_OMAP730)
++#  undef  cpu_is_omap7xx
++#  define cpu_is_omap7xx()            is_omap7xx()
++# endif
++# if defined(CONFIG_ARCH_OMAP850)
++#  undef  cpu_is_omap7xx
++#  define cpu_is_omap7xx()            is_omap7xx()
++# endif
++# if defined(CONFIG_ARCH_OMAP15XX)
++#  undef  cpu_is_omap15xx
++#  define cpu_is_omap15xx()           is_omap15xx()
++# endif
++# if defined(CONFIG_ARCH_OMAP16XX)
++#  undef  cpu_is_omap16xx
++#  define cpu_is_omap16xx()           is_omap16xx()
++# endif
++#else
++# if defined(CONFIG_ARCH_OMAP730)
++#  undef  cpu_is_omap7xx
++#  define cpu_is_omap7xx()            1
++# endif
++# if defined(CONFIG_ARCH_OMAP850)
++#  undef  cpu_is_omap7xx
++#  define cpu_is_omap7xx()            1
++# endif
++# if defined(CONFIG_ARCH_OMAP15XX)
++#  undef  cpu_is_omap15xx
++#  define cpu_is_omap15xx()           1
++# endif
++# if defined(CONFIG_ARCH_OMAP16XX)
++#  undef  cpu_is_omap16xx
++#  define cpu_is_omap16xx()           1
++# endif
++#endif
++
++#if defined(MULTI_OMAP2)
++# if defined(CONFIG_ARCH_OMAP24XX)
++#  undef  cpu_is_omap24xx
++#  undef  cpu_is_omap242x
++#  undef  cpu_is_omap243x
++#  define cpu_is_omap24xx()           is_omap24xx()
++#  define cpu_is_omap242x()           is_omap242x()
++#  define cpu_is_omap243x()           is_omap243x()
++# endif
++# if defined(CONFIG_ARCH_OMAP34XX)
++#  undef  cpu_is_omap34xx
++#  undef  cpu_is_omap343x
++#  define cpu_is_omap34xx()           is_omap34xx()
++#  define cpu_is_omap343x()           is_omap343x()
++# endif
++#else
++# if defined(CONFIG_ARCH_OMAP24XX)
++#  undef  cpu_is_omap24xx
++#  define cpu_is_omap24xx()           1
++# endif
++# if defined(CONFIG_ARCH_OMAP2420)
++#  undef  cpu_is_omap242x
++#  define cpu_is_omap242x()           1
++# endif
++# if defined(CONFIG_ARCH_OMAP2430)
++#  undef  cpu_is_omap243x
++#  define cpu_is_omap243x()           1
++# endif
++# if defined(CONFIG_ARCH_OMAP34XX)
++#  undef  cpu_is_omap34xx
++#  define cpu_is_omap34xx()           1
++# endif
++# if defined(CONFIG_ARCH_OMAP3430)
++#  undef  cpu_is_omap343x
++#  define cpu_is_omap343x()           1
++# endif
++#endif
++
++/*
++ * Macros to detect individual cpu types.
++ * These are only rarely needed.
++ * cpu_is_omap330():  True for OMAP330
++ * cpu_is_omap730():  True for OMAP730
++ * cpu_is_omap850():  True for OMAP850
++ * cpu_is_omap1510(): True for OMAP1510
++ * cpu_is_omap1610(): True for OMAP1610
++ * cpu_is_omap1611(): True for OMAP1611
++ * cpu_is_omap5912(): True for OMAP5912
++ * cpu_is_omap1621(): True for OMAP1621
++ * cpu_is_omap1710(): True for OMAP1710
++ * cpu_is_omap2420(): True for OMAP2420
++ * cpu_is_omap2422(): True for OMAP2422
++ * cpu_is_omap2423(): True for OMAP2423
++ * cpu_is_omap2430(): True for OMAP2430
++ * cpu_is_omap3430(): True for OMAP3430
++ * cpu_is_omap3505(): True for OMAP3505
++ * cpu_is_omap3517(): True for OMAP3517
++ */
++#define GET_OMAP_TYPE ((omap_rev() >> 16) & 0xffff)
++
++#define IS_OMAP_TYPE(type, id)                                \
++static inline int is_omap ##type (void)                       \
++{                                                     \
++      return (GET_OMAP_TYPE == (id)) ? 1 : 0;         \
++}
++
++IS_OMAP_TYPE(310, 0x0310)
++IS_OMAP_TYPE(730, 0x0730)
++IS_OMAP_TYPE(850, 0x0850)
++IS_OMAP_TYPE(1510, 0x1510)
++IS_OMAP_TYPE(1610, 0x1610)
++IS_OMAP_TYPE(1611, 0x1611)
++IS_OMAP_TYPE(5912, 0x1611)
++IS_OMAP_TYPE(1621, 0x1621)
++IS_OMAP_TYPE(1710, 0x1710)
++IS_OMAP_TYPE(2420, 0x2420)
++IS_OMAP_TYPE(2422, 0x2422)
++IS_OMAP_TYPE(2423, 0x2423)
++IS_OMAP_TYPE(2430, 0x2430)
++IS_OMAP_TYPE(3430, 0x3430)
++IS_OMAP_TYPE(3505, 0x3505)
++IS_OMAP_TYPE(3517, 0x3517)
++
++#define cpu_is_omap310()              0
++#define cpu_is_omap730()              0
++#define cpu_is_omap850()              0
++#define cpu_is_omap1510()             0
++#define cpu_is_omap1610()             0
++#define cpu_is_omap5912()             0
++#define cpu_is_omap1611()             0
++#define cpu_is_omap1621()             0
++#define cpu_is_omap1710()             0
++#define cpu_is_omap2420()             0
++#define cpu_is_omap2422()             0
++#define cpu_is_omap2423()             0
++#define cpu_is_omap2430()             0
++#define cpu_is_omap3503()             0
++#define cpu_is_omap3515()             0
++#define cpu_is_omap3525()             0
++#define cpu_is_omap3530()             0
++#define cpu_is_omap3505()             0
++#define cpu_is_omap3517()             0
++#define cpu_is_omap3430()             0
++#define cpu_is_omap3630()             0
++
++/*
++ * Whether we have MULTI_OMAP1 or not, we still need to distinguish
++ * between 730 vs 850, 330 vs. 1510 and 1611B/5912 vs. 1710.
++ */
++
++#if defined(CONFIG_ARCH_OMAP730)
++# undef  cpu_is_omap730
++# define cpu_is_omap730()             is_omap730()
++#endif
++
++#if defined(CONFIG_ARCH_OMAP850)
++# undef  cpu_is_omap850
++# define cpu_is_omap850()             is_omap850()
++#endif
++
++#if defined(CONFIG_ARCH_OMAP15XX)
++# undef  cpu_is_omap310
++# undef  cpu_is_omap1510
++# define cpu_is_omap310()             is_omap310()
++# define cpu_is_omap1510()            is_omap1510()
++#endif
++
++#if defined(CONFIG_ARCH_OMAP16XX)
++# undef  cpu_is_omap1610
++# undef  cpu_is_omap1611
++# undef  cpu_is_omap5912
++# undef  cpu_is_omap1621
++# undef  cpu_is_omap1710
++# define cpu_is_omap1610()            is_omap1610()
++# define cpu_is_omap1611()            is_omap1611()
++# define cpu_is_omap5912()            is_omap5912()
++# define cpu_is_omap1621()            is_omap1621()
++# define cpu_is_omap1710()            is_omap1710()
++#endif
++
++#if defined(CONFIG_ARCH_OMAP24XX)
++# undef  cpu_is_omap2420
++# undef  cpu_is_omap2422
++# undef  cpu_is_omap2423
++# undef  cpu_is_omap2430
++# define cpu_is_omap2420()            is_omap2420()
++# define cpu_is_omap2422()            is_omap2422()
++# define cpu_is_omap2423()            is_omap2423()
++# define cpu_is_omap2430()            is_omap2430()
++#endif
++
++#if defined(CONFIG_ARCH_OMAP34XX)
++# undef cpu_is_omap3430
++# undef cpu_is_omap3503
++# undef cpu_is_omap3515
++# undef cpu_is_omap3525
++# undef cpu_is_omap3530
++# undef cpu_is_omap3505
++# undef cpu_is_omap3517
++# define cpu_is_omap3430()            is_omap3430()
++# define cpu_is_omap3503()            (cpu_is_omap3430() &&           \
++                                              (!omap3_has_iva()) &&   \
++                                              (!omap3_has_sgx()))
++# define cpu_is_omap3515()            (cpu_is_omap3430() &&           \
++                                              (!omap3_has_iva()) &&   \
++                                              (omap3_has_sgx()))
++# define cpu_is_omap3525()            (cpu_is_omap3430() &&           \
++                                              (!omap3_has_sgx()) &&   \
++                                              (omap3_has_iva()))
++# define cpu_is_omap3530()            (cpu_is_omap3430())
++# define cpu_is_omap3505()            is_omap3505()
++# define cpu_is_omap3517()            is_omap3517()
++# undef cpu_is_omap3630
++# define cpu_is_omap3630()            is_omap363x()
++#endif
++
++# if defined(CONFIG_ARCH_OMAP4)
++# undef cpu_is_omap44xx
++# undef cpu_is_omap443x
++# define cpu_is_omap44xx()            is_omap44xx()
++# define cpu_is_omap443x()            is_omap443x()
++# endif
++
++/* Macros to detect if we have OMAP1 or OMAP2 */
++#define cpu_class_is_omap1()  (cpu_is_omap7xx() || cpu_is_omap15xx() || \
++                              cpu_is_omap16xx())
++#define cpu_class_is_omap2()  (cpu_is_omap24xx() || cpu_is_omap34xx() || \
++                              cpu_is_omap44xx())
++
++/* Various silicon revisions for omap2 */
++#define OMAP242X_CLASS                0x24200024
++#define OMAP2420_REV_ES1_0    0x24200024
++#define OMAP2420_REV_ES2_0    0x24201024
++
++#define OMAP243X_CLASS                0x24300024
++#define OMAP2430_REV_ES1_0    0x24300024
++
++#define OMAP343X_CLASS                0x34300034
++#define OMAP3430_REV_ES1_0    0x34300034
++#define OMAP3430_REV_ES2_0    0x34301034
++#define OMAP3430_REV_ES2_1    0x34302034
++#define OMAP3430_REV_ES3_0    0x34303034
++#define OMAP3430_REV_ES3_1    0x34304034
++
++#define OMAP3630_REV_ES1_0    0x36300034
++
++#define OMAP35XX_CLASS                0x35000034
++#define OMAP3503_REV(v)               (OMAP35XX_CLASS | (0x3503 << 16) | (v << 8))
++#define OMAP3515_REV(v)               (OMAP35XX_CLASS | (0x3515 << 16) | (v << 8))
++#define OMAP3525_REV(v)               (OMAP35XX_CLASS | (0x3525 << 16) | (v << 8))
++#define OMAP3530_REV(v)               (OMAP35XX_CLASS | (0x3530 << 16) | (v << 8))
++#define OMAP3505_REV(v)               (OMAP35XX_CLASS | (0x3505 << 16) | (v << 8))
++#define OMAP3517_REV(v)               (OMAP35XX_CLASS | (0x3517 << 16) | (v << 8))
++
++#define OMAP443X_CLASS                0x44300044
++#define OMAP4430_REV_ES1_0    0x44300044
++
++/*
++ * omap_chip bits
++ *
++ * CHIP_IS_OMAP{2420,2430,3430} indicate that a particular structure is
++ * valid on all chips of that type.  CHIP_IS_OMAP3430ES{1,2} indicates
++ * something that is only valid on that particular ES revision.
++ *
++ * These bits may be ORed together to indicate structures that are
++ * available on multiple chip types.
++ *
++ * To test whether a particular structure matches the current OMAP chip type,
++ * use omap_chip_is().
++ *
++ */
++#define CHIP_IS_OMAP2420              (1 << 0)
++#define CHIP_IS_OMAP2430              (1 << 1)
++#define CHIP_IS_OMAP3430              (1 << 2)
++#define CHIP_IS_OMAP3430ES1           (1 << 3)
++#define CHIP_IS_OMAP3430ES2           (1 << 4)
++#define CHIP_IS_OMAP3430ES3_0         (1 << 5)
++#define CHIP_IS_OMAP3430ES3_1         (1 << 6)
++#define CHIP_IS_OMAP3630ES1           (1 << 7)
++
++#define CHIP_IS_OMAP24XX              (CHIP_IS_OMAP2420 | CHIP_IS_OMAP2430)
++
++/*
++ * "GE" here represents "greater than or equal to" in terms of ES
++ * levels.  So CHIP_GE_OMAP3430ES2 is intended to match all OMAP3430
++ * chips at ES2 and beyond, but not, for example, any OMAP lines after
++ * OMAP3.
++ */
++#define CHIP_GE_OMAP3430ES2           (CHIP_IS_OMAP3430ES2 | \
++                                       CHIP_IS_OMAP3430ES3_0 | \
++                                       CHIP_IS_OMAP3430ES3_1 | \
++                                       CHIP_IS_OMAP3630ES1)
++#define CHIP_GE_OMAP3430ES3_1         (CHIP_IS_OMAP3430ES3_1 | \
++                                       CHIP_IS_OMAP3630ES1)
++
++
++int omap_chip_is(struct omap_chip_id oci);
++void omap2_check_revision(void);
++
++/*
++ * Runtime detection of OMAP3 features
++ */
++extern u32 omap3_features;
++
++#define OMAP3_HAS_L2CACHE             BIT(0)
++#define OMAP3_HAS_IVA                 BIT(1)
++#define OMAP3_HAS_SGX                 BIT(2)
++#define OMAP3_HAS_NEON                        BIT(3)
++#define OMAP3_HAS_ISP                 BIT(4)
++
++#define OMAP3_HAS_FEATURE(feat,flag)                  \
++static inline unsigned int omap3_has_ ##feat(void)    \
++{                                                     \
++      return (omap3_features & OMAP3_HAS_ ##flag);    \
++}                                                     \
++
++OMAP3_HAS_FEATURE(l2cache, L2CACHE)
++OMAP3_HAS_FEATURE(sgx, SGX)
++OMAP3_HAS_FEATURE(iva, IVA)
++OMAP3_HAS_FEATURE(neon, NEON)
++OMAP3_HAS_FEATURE(isp, ISP)
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/display.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/display.h 2010-11-05 17:36:26.173000001 +0100
+@@ -0,0 +1,575 @@
++/*
++ * linux/include/asm-arm/arch-omap/display.h
++ *
++ * Copyright (C) 2008 Nokia Corporation
++ * Author: Tomi Valkeinen <tomi.valkeinen@nokia.com>
++ *
++ * This program is free software; you can redistribute it and/or modify it
++ * under the terms of the GNU General Public License version 2 as published by
++ * the Free Software Foundation.
++ *
++ * This program is distributed in the hope that it will be useful, but WITHOUT
++ * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
++ * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
++ * more details.
++ *
++ * You should have received a copy of the GNU General Public License along with
++ * this program.  If not, see <http://www.gnu.org/licenses/>.
++ */
++
++#ifndef __ASM_ARCH_OMAP_DISPLAY_H
++#define __ASM_ARCH_OMAP_DISPLAY_H
++
++#include <linux/list.h>
++#include <linux/kobject.h>
++#include <linux/device.h>
++#include <asm/atomic.h>
++
++#define DISPC_IRQ_FRAMEDONE           (1 << 0)
++#define DISPC_IRQ_VSYNC                       (1 << 1)
++#define DISPC_IRQ_EVSYNC_EVEN         (1 << 2)
++#define DISPC_IRQ_EVSYNC_ODD          (1 << 3)
++#define DISPC_IRQ_ACBIAS_COUNT_STAT   (1 << 4)
++#define DISPC_IRQ_PROG_LINE_NUM               (1 << 5)
++#define DISPC_IRQ_GFX_FIFO_UNDERFLOW  (1 << 6)
++#define DISPC_IRQ_GFX_END_WIN         (1 << 7)
++#define DISPC_IRQ_PAL_GAMMA_MASK      (1 << 8)
++#define DISPC_IRQ_OCP_ERR             (1 << 9)
++#define DISPC_IRQ_VID1_FIFO_UNDERFLOW (1 << 10)
++#define DISPC_IRQ_VID1_END_WIN                (1 << 11)
++#define DISPC_IRQ_VID2_FIFO_UNDERFLOW (1 << 12)
++#define DISPC_IRQ_VID2_END_WIN                (1 << 13)
++#define DISPC_IRQ_SYNC_LOST           (1 << 14)
++#define DISPC_IRQ_SYNC_LOST_DIGIT     (1 << 15)
++#define DISPC_IRQ_WAKEUP              (1 << 16)
++
++struct omap_dss_device;
++struct omap_overlay_manager;
++
++enum omap_display_type {
++      OMAP_DISPLAY_TYPE_NONE          = 0,
++      OMAP_DISPLAY_TYPE_DPI           = 1 << 0,
++      OMAP_DISPLAY_TYPE_DBI           = 1 << 1,
++      OMAP_DISPLAY_TYPE_SDI           = 1 << 2,
++      OMAP_DISPLAY_TYPE_DSI           = 1 << 3,
++      OMAP_DISPLAY_TYPE_VENC          = 1 << 4,
++};
++
++enum omap_plane {
++      OMAP_DSS_GFX    = 0,
++      OMAP_DSS_VIDEO1 = 1,
++      OMAP_DSS_VIDEO2 = 2
++};
++
++enum omap_channel {
++      OMAP_DSS_CHANNEL_LCD    = 0,
++      OMAP_DSS_CHANNEL_DIGIT  = 1,
++};
++
++enum omap_color_mode {
++      OMAP_DSS_COLOR_CLUT1    = 1 << 0,  /* BITMAP 1 */
++      OMAP_DSS_COLOR_CLUT2    = 1 << 1,  /* BITMAP 2 */
++      OMAP_DSS_COLOR_CLUT4    = 1 << 2,  /* BITMAP 4 */
++      OMAP_DSS_COLOR_CLUT8    = 1 << 3,  /* BITMAP 8 */
++      OMAP_DSS_COLOR_RGB12U   = 1 << 4,  /* RGB12, 16-bit container */
++      OMAP_DSS_COLOR_ARGB16   = 1 << 5,  /* ARGB16 */
++      OMAP_DSS_COLOR_RGB16    = 1 << 6,  /* RGB16 */
++      OMAP_DSS_COLOR_RGB24U   = 1 << 7,  /* RGB24, 32-bit container */
++      OMAP_DSS_COLOR_RGB24P   = 1 << 8,  /* RGB24, 24-bit container */
++      OMAP_DSS_COLOR_YUV2     = 1 << 9,  /* YUV2 4:2:2 co-sited */
++      OMAP_DSS_COLOR_UYVY     = 1 << 10, /* UYVY 4:2:2 co-sited */
++      OMAP_DSS_COLOR_ARGB32   = 1 << 11, /* ARGB32 */
++      OMAP_DSS_COLOR_RGBA32   = 1 << 12, /* RGBA32 */
++      OMAP_DSS_COLOR_RGBX32   = 1 << 13, /* RGBx32 */
++
++      OMAP_DSS_COLOR_GFX_OMAP2 =
++              OMAP_DSS_COLOR_CLUT1 | OMAP_DSS_COLOR_CLUT2 |
++              OMAP_DSS_COLOR_CLUT4 | OMAP_DSS_COLOR_CLUT8 |
++              OMAP_DSS_COLOR_RGB12U | OMAP_DSS_COLOR_RGB16 |
++              OMAP_DSS_COLOR_RGB24U | OMAP_DSS_COLOR_RGB24P,
++
++      OMAP_DSS_COLOR_VID_OMAP2 =
++              OMAP_DSS_COLOR_RGB16 | OMAP_DSS_COLOR_RGB24U |
++              OMAP_DSS_COLOR_RGB24P | OMAP_DSS_COLOR_YUV2 |
++              OMAP_DSS_COLOR_UYVY,
++
++      OMAP_DSS_COLOR_GFX_OMAP3 =
++              OMAP_DSS_COLOR_CLUT1 | OMAP_DSS_COLOR_CLUT2 |
++              OMAP_DSS_COLOR_CLUT4 | OMAP_DSS_COLOR_CLUT8 |
++              OMAP_DSS_COLOR_RGB12U | OMAP_DSS_COLOR_ARGB16 |
++              OMAP_DSS_COLOR_RGB16 | OMAP_DSS_COLOR_RGB24U |
++              OMAP_DSS_COLOR_RGB24P | OMAP_DSS_COLOR_ARGB32 |
++              OMAP_DSS_COLOR_RGBA32 | OMAP_DSS_COLOR_RGBX32,
++
++      OMAP_DSS_COLOR_VID1_OMAP3 =
++              OMAP_DSS_COLOR_RGB12U | OMAP_DSS_COLOR_RGB16 |
++              OMAP_DSS_COLOR_RGB24U | OMAP_DSS_COLOR_RGB24P |
++              OMAP_DSS_COLOR_YUV2 | OMAP_DSS_COLOR_UYVY,
++
++      OMAP_DSS_COLOR_VID2_OMAP3 =
++              OMAP_DSS_COLOR_RGB12U | OMAP_DSS_COLOR_ARGB16 |
++              OMAP_DSS_COLOR_RGB16 | OMAP_DSS_COLOR_RGB24U |
++              OMAP_DSS_COLOR_RGB24P | OMAP_DSS_COLOR_YUV2 |
++              OMAP_DSS_COLOR_UYVY | OMAP_DSS_COLOR_ARGB32 |
++              OMAP_DSS_COLOR_RGBA32 | OMAP_DSS_COLOR_RGBX32,
++};
++
++enum omap_lcd_display_type {
++      OMAP_DSS_LCD_DISPLAY_STN,
++      OMAP_DSS_LCD_DISPLAY_TFT,
++};
++
++enum omap_dss_load_mode {
++      OMAP_DSS_LOAD_CLUT_AND_FRAME    = 0,
++      OMAP_DSS_LOAD_CLUT_ONLY         = 1,
++      OMAP_DSS_LOAD_FRAME_ONLY        = 2,
++      OMAP_DSS_LOAD_CLUT_ONCE_FRAME   = 3,
++};
++
++enum omap_dss_trans_key_type {
++      OMAP_DSS_COLOR_KEY_GFX_DST = 0,
++      OMAP_DSS_COLOR_KEY_VID_SRC = 1,
++};
++
++enum omap_rfbi_te_mode {
++      OMAP_DSS_RFBI_TE_MODE_1 = 1,
++      OMAP_DSS_RFBI_TE_MODE_2 = 2,
++};
++
++enum omap_panel_config {
++      OMAP_DSS_LCD_IVS                = 1<<0,
++      OMAP_DSS_LCD_IHS                = 1<<1,
++      OMAP_DSS_LCD_IPC                = 1<<2,
++      OMAP_DSS_LCD_IEO                = 1<<3,
++      OMAP_DSS_LCD_RF                 = 1<<4,
++      OMAP_DSS_LCD_ONOFF              = 1<<5,
++
++      OMAP_DSS_LCD_TFT                = 1<<20,
++};
++
++enum omap_dss_venc_type {
++      OMAP_DSS_VENC_TYPE_COMPOSITE,
++      OMAP_DSS_VENC_TYPE_SVIDEO,
++};
++
++enum omap_display_caps {
++      OMAP_DSS_DISPLAY_CAP_MANUAL_UPDATE      = 1 << 0,
++      OMAP_DSS_DISPLAY_CAP_TEAR_ELIM          = 1 << 1,
++};
++
++enum omap_dss_update_mode {
++      OMAP_DSS_UPDATE_DISABLED = 0,
++      OMAP_DSS_UPDATE_AUTO,
++      OMAP_DSS_UPDATE_MANUAL,
++};
++
++enum omap_dss_display_state {
++      OMAP_DSS_DISPLAY_DISABLED = 0,
++      OMAP_DSS_DISPLAY_ACTIVE,
++      OMAP_DSS_DISPLAY_SUSPENDED,
++};
++
++/* XXX perhaps this should be removed */
++enum omap_dss_overlay_managers {
++      OMAP_DSS_OVL_MGR_LCD,
++      OMAP_DSS_OVL_MGR_TV,
++};
++
++enum omap_dss_rotation_type {
++      OMAP_DSS_ROT_DMA = 0,
++      OMAP_DSS_ROT_VRFB = 1,
++};
++
++/* clockwise rotation angle */
++enum omap_dss_rotation_angle {
++      OMAP_DSS_ROT_0   = 0,
++      OMAP_DSS_ROT_90  = 1,
++      OMAP_DSS_ROT_180 = 2,
++      OMAP_DSS_ROT_270 = 3,
++};
++
++enum omap_overlay_caps {
++      OMAP_DSS_OVL_CAP_SCALE = 1 << 0,
++      OMAP_DSS_OVL_CAP_DISPC = 1 << 1,
++};
++
++enum omap_overlay_manager_caps {
++      OMAP_DSS_OVL_MGR_CAP_DISPC = 1 << 0,
++};
++
++/* RFBI */
++
++struct rfbi_timings {
++      int cs_on_time;
++      int cs_off_time;
++      int we_on_time;
++      int we_off_time;
++      int re_on_time;
++      int re_off_time;
++      int we_cycle_time;
++      int re_cycle_time;
++      int cs_pulse_width;
++      int access_time;
++
++      int clk_div;
++
++      u32 tim[5];             /* set by rfbi_convert_timings() */
++
++      int converted;
++};
++
++void omap_rfbi_write_command(const void *buf, u32 len);
++void omap_rfbi_read_data(void *buf, u32 len);
++void omap_rfbi_write_data(const void *buf, u32 len);
++void omap_rfbi_write_pixels(const void __iomem *buf, int scr_width,
++              u16 x, u16 y,
++              u16 w, u16 h);
++int omap_rfbi_enable_te(bool enable, unsigned line);
++int omap_rfbi_setup_te(enum omap_rfbi_te_mode mode,
++                           unsigned hs_pulse_time, unsigned vs_pulse_time,
++                           int hs_pol_inv, int vs_pol_inv, int extif_div);
++
++/* DSI */
++void dsi_bus_lock(void);
++void dsi_bus_unlock(void);
++int dsi_vc_dcs_write(int channel, u8 *data, int len);
++int dsi_vc_dcs_write_nosync(int channel, u8 *data, int len);
++int dsi_vc_dcs_read(int channel, u8 dcs_cmd, u8 *buf, int buflen);
++int dsi_vc_set_max_rx_packet_size(int channel, u16 len);
++int dsi_vc_send_null(int channel);
++int dsi_vc_send_bta_sync(int channel);
++
++/* Board specific data */
++struct omap_dss_board_info {
++      int (*get_last_off_on_transaction_id)(struct device *dev);
++      int num_devices;
++      struct omap_dss_device **devices;
++      struct omap_dss_device *default_device;
++};
++
++struct omap_video_timings {
++      /* Unit: pixels */
++      u16 x_res;
++      /* Unit: pixels */
++      u16 y_res;
++      /* Unit: KHz */
++      u32 pixel_clock;
++      /* Unit: pixel clocks */
++      u16 hsw;        /* Horizontal synchronization pulse width */
++      /* Unit: pixel clocks */
++      u16 hfp;        /* Horizontal front porch */
++      /* Unit: pixel clocks */
++      u16 hbp;        /* Horizontal back porch */
++      /* Unit: line clocks */
++      u16 vsw;        /* Vertical synchronization pulse width */
++      /* Unit: line clocks */
++      u16 vfp;        /* Vertical front porch */
++      /* Unit: line clocks */
++      u16 vbp;        /* Vertical back porch */
++};
++
++#ifdef CONFIG_OMAP2_DSS_VENC
++/* Hardcoded timings for tv modes. Venc only uses these to
++ * identify the mode, and does not actually use the configs
++ * itself. However, the configs should be something that
++ * a normal monitor can also show */
++const extern struct omap_video_timings omap_dss_pal_timings;
++const extern struct omap_video_timings omap_dss_ntsc_timings;
++#endif
++
++struct omap_overlay_info {
++      bool enabled;
++
++      u32 paddr;
++      void __iomem *vaddr;
++      u16 screen_width;
++      u16 width;
++      u16 height;
++      enum omap_color_mode color_mode;
++      u8 rotation;
++      enum omap_dss_rotation_type rotation_type;
++      bool mirror;
++
++      u16 pos_x;
++      u16 pos_y;
++      u16 out_width;  /* if 0, out_width == width */
++      u16 out_height; /* if 0, out_height == height */
++      u8 global_alpha;
++};
++
++struct omap_overlay {
++      struct kobject kobj;
++      struct list_head list;
++
++      /* static fields */
++      const char *name;
++      int id;
++      enum omap_color_mode supported_modes;
++      enum omap_overlay_caps caps;
++
++      /* dynamic fields */
++      struct omap_overlay_manager *manager;
++      struct omap_overlay_info info;
++
++      /* if true, info has been changed, but not applied() yet */
++      bool info_dirty;
++
++      int (*set_manager)(struct omap_overlay *ovl,
++              struct omap_overlay_manager *mgr);
++      int (*unset_manager)(struct omap_overlay *ovl);
++
++      int (*set_overlay_info)(struct omap_overlay *ovl,
++                      struct omap_overlay_info *info);
++      void (*get_overlay_info)(struct omap_overlay *ovl,
++                      struct omap_overlay_info *info);
++
++      int (*wait_for_go)(struct omap_overlay *ovl);
++};
++
++struct omap_overlay_manager_info {
++      u32 default_color;
++
++      enum omap_dss_trans_key_type trans_key_type;
++      u32 trans_key;
++      bool trans_enabled;
++
++      bool alpha_enabled;
++};
++
++struct omap_overlay_manager {
++      struct kobject kobj;
++      struct list_head list;
++
++      /* static fields */
++      const char *name;
++      int id;
++      enum omap_overlay_manager_caps caps;
++      int num_overlays;
++      struct omap_overlay **overlays;
++      enum omap_display_type supported_displays;
++
++      /* dynamic fields */
++      struct omap_dss_device *device;
++      struct omap_overlay_manager_info info;
++
++      bool device_changed;
++      /* if true, info has been changed but not applied() yet */
++      bool info_dirty;
++
++      int (*set_device)(struct omap_overlay_manager *mgr,
++              struct omap_dss_device *dssdev);
++      int (*unset_device)(struct omap_overlay_manager *mgr);
++
++      int (*set_manager_info)(struct omap_overlay_manager *mgr,
++                      struct omap_overlay_manager_info *info);
++      void (*get_manager_info)(struct omap_overlay_manager *mgr,
++                      struct omap_overlay_manager_info *info);
++
++      int (*apply)(struct omap_overlay_manager *mgr);
++      int (*wait_for_go)(struct omap_overlay_manager *mgr);
++};
++
++struct omap_dss_device {
++      struct device dev;
++
++      enum omap_display_type type;
++
++      union {
++              struct {
++                      u8 data_lines;
++              } dpi;
++
++              struct {
++                      u8 channel;
++                      u8 data_lines;
++              } rfbi;
++
++              struct {
++                      u8 datapairs;
++              } sdi;
++
++              struct {
++                      u8 clk_lane;
++                      u8 clk_pol;
++                      u8 data1_lane;
++                      u8 data1_pol;
++                      u8 data2_lane;
++                      u8 data2_pol;
++
++                      struct {
++                              u16 regn;
++                              u16 regm;
++                              u16 regm3;
++                              u16 regm4;
++
++                              u16 lp_clk_div;
++
++                              u16 lck_div;
++                              u16 pck_div;
++                      } div;
++
++                      bool ext_te;
++                      u8 ext_te_gpio;
++              } dsi;
++
++              struct {
++                      enum omap_dss_venc_type type;
++                      bool invert_polarity;
++              } venc;
++      } phy;
++
++      struct {
++              struct omap_video_timings timings;
++
++              int acbi;       /* ac-bias pin transitions per interrupt */
++              /* Unit: line clocks */
++              int acb;        /* ac-bias pin frequency */
++
++              enum omap_panel_config config;
++
++              u8 recommended_bpp;
++
++              struct omap_dss_device *ctrl;
++      } panel;
++
++      struct {
++              u8 pixel_size;
++              struct rfbi_timings rfbi_timings;
++              struct omap_dss_device *panel;
++      } ctrl;
++
++      int reset_gpio;
++
++      int max_backlight_level;
++
++      const char *name;
++
++      /* used to match device to driver */
++      const char *driver_name;
++
++      void *data;
++
++      struct omap_dss_driver *driver;
++
++      /* helper variable for driver suspend/resume */
++      bool activate_after_resume;
++
++      enum omap_display_caps caps;
++
++      struct omap_overlay_manager *manager;
++
++      enum omap_dss_display_state state;
++
++      int (*enable)(struct omap_dss_device *dssdev);
++      void (*disable)(struct omap_dss_device *dssdev);
++
++      int (*suspend)(struct omap_dss_device *dssdev);
++      int (*resume)(struct omap_dss_device *dssdev);
++
++      void (*get_resolution)(struct omap_dss_device *dssdev,
++                      u16 *xres, u16 *yres);
++      int (*get_recommended_bpp)(struct omap_dss_device *dssdev);
++
++      int (*check_timings)(struct omap_dss_device *dssdev,
++                      struct omap_video_timings *timings);
++      void (*set_timings)(struct omap_dss_device *dssdev,
++                      struct omap_video_timings *timings);
++      void (*get_timings)(struct omap_dss_device *dssdev,
++                      struct omap_video_timings *timings);
++      int (*update)(struct omap_dss_device *dssdev,
++                             u16 x, u16 y, u16 w, u16 h);
++      int (*sync)(struct omap_dss_device *dssdev);
++      int (*wait_vsync)(struct omap_dss_device *dssdev);
++
++      int (*set_update_mode)(struct omap_dss_device *dssdev,
++                      enum omap_dss_update_mode);
++      enum omap_dss_update_mode (*get_update_mode)
++              (struct omap_dss_device *dssdev);
++
++      int (*enable_te)(struct omap_dss_device *dssdev, bool enable);
++      int (*get_te)(struct omap_dss_device *dssdev);
++
++      u8 (*get_rotate)(struct omap_dss_device *dssdev);
++      int (*set_rotate)(struct omap_dss_device *dssdev, u8 rotate);
++
++      bool (*get_mirror)(struct omap_dss_device *dssdev);
++      int (*set_mirror)(struct omap_dss_device *dssdev, bool enable);
++
++      int (*run_test)(struct omap_dss_device *dssdev, int test);
++      int (*memory_read)(struct omap_dss_device *dssdev,
++                      void *buf, size_t size,
++                      u16 x, u16 y, u16 w, u16 h);
++
++      int (*set_wss)(struct omap_dss_device *dssdev, u32 wss);
++      u32 (*get_wss)(struct omap_dss_device *dssdev);
++
++      /* platform specific  */
++      int (*platform_enable)(struct omap_dss_device *dssdev);
++      void (*platform_disable)(struct omap_dss_device *dssdev);
++      int (*set_backlight)(struct omap_dss_device *dssdev, int level);
++      int (*get_backlight)(struct omap_dss_device *dssdev);
++};
++
++struct omap_dss_driver {
++      struct device_driver driver;
++
++      int (*probe)(struct omap_dss_device *);
++      void (*remove)(struct omap_dss_device *);
++
++      int (*enable)(struct omap_dss_device *display);
++      void (*disable)(struct omap_dss_device *display);
++      int (*suspend)(struct omap_dss_device *display);
++      int (*resume)(struct omap_dss_device *display);
++      int (*run_test)(struct omap_dss_device *display, int test);
++
++      void (*setup_update)(struct omap_dss_device *dssdev,
++                      u16 x, u16 y, u16 w, u16 h);
++
++      int (*enable_te)(struct omap_dss_device *dssdev, bool enable);
++      int (*wait_for_te)(struct omap_dss_device *dssdev);
++
++      u8 (*get_rotate)(struct omap_dss_device *dssdev);
++      int (*set_rotate)(struct omap_dss_device *dssdev, u8 rotate);
++
++      bool (*get_mirror)(struct omap_dss_device *dssdev);
++      int (*set_mirror)(struct omap_dss_device *dssdev, bool enable);
++
++      int (*memory_read)(struct omap_dss_device *dssdev,
++                      void *buf, size_t size,
++                      u16 x, u16 y, u16 w, u16 h);
++};
++
++int omap_dss_register_driver(struct omap_dss_driver *);
++void omap_dss_unregister_driver(struct omap_dss_driver *);
++
++int omap_dss_register_device(struct omap_dss_device *);
++void omap_dss_unregister_device(struct omap_dss_device *);
++
++void omap_dss_get_device(struct omap_dss_device *dssdev);
++void omap_dss_put_device(struct omap_dss_device *dssdev);
++#define for_each_dss_dev(d) while ((d = omap_dss_get_next_device(d)) != NULL)
++struct omap_dss_device *omap_dss_get_next_device(struct omap_dss_device *from);
++struct omap_dss_device *omap_dss_find_device(void *data,
++              int (*match)(struct omap_dss_device *dssdev, void *data));
++
++int omap_dss_start_device(struct omap_dss_device *dssdev);
++void omap_dss_stop_device(struct omap_dss_device *dssdev);
++
++int omap_dss_get_num_overlay_managers(void);
++struct omap_overlay_manager *omap_dss_get_overlay_manager(int num);
++
++int omap_dss_get_num_overlays(void);
++struct omap_overlay *omap_dss_get_overlay(int num);
++
++typedef void (*omap_dispc_isr_t) (void *arg, u32 mask);
++int omap_dispc_register_isr(omap_dispc_isr_t isr, void *arg, u32 mask);
++int omap_dispc_unregister_isr(omap_dispc_isr_t isr, void *arg, u32 mask);
++
++int omap_dispc_wait_for_irq_timeout(u32 irqmask, unsigned long timeout);
++int omap_dispc_wait_for_irq_interruptible_timeout(u32 irqmask,
++              unsigned long timeout);
++
++#define to_dss_driver(x) container_of((x), struct omap_dss_driver, driver)
++#define to_dss_device(x) container_of((x), struct omap_dss_device, dev)
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/dma.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/dma.h     2010-11-05 17:36:26.173000001 +0100
+@@ -0,0 +1,640 @@
++/*
++ *  arch/arm/plat-omap/include/mach/dma.h
++ *
++ *  Copyright (C) 2003 Nokia Corporation
++ *  Author: Juha Yrjölä <juha.yrjola@nokia.com>
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License as published by
++ * the Free Software Foundation; either version 2 of the License, or
++ * (at your option) any later version.
++ *
++ * This program is distributed in the hope that it will be useful,
++ * but WITHOUT ANY WARRANTY; without even the implied warranty of
++ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
++ * GNU General Public License for more details.
++ *
++ * You should have received a copy of the GNU General Public License
++ * along with this program; if not, write to the Free Software
++ * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA
++ */
++#ifndef __ASM_ARCH_DMA_H
++#define __ASM_ARCH_DMA_H
++
++/* Hardware registers for omap1 */
++#define OMAP1_DMA_BASE                        (0xfffed800)
++
++#define OMAP1_DMA_GCR                 0x400
++#define OMAP1_DMA_GSCR                        0x404
++#define OMAP1_DMA_GRST                        0x408
++#define OMAP1_DMA_HW_ID                       0x442
++#define OMAP1_DMA_PCH2_ID             0x444
++#define OMAP1_DMA_PCH0_ID             0x446
++#define OMAP1_DMA_PCH1_ID             0x448
++#define OMAP1_DMA_PCHG_ID             0x44a
++#define OMAP1_DMA_PCHD_ID             0x44c
++#define OMAP1_DMA_CAPS_0_U            0x44e
++#define OMAP1_DMA_CAPS_0_L            0x450
++#define OMAP1_DMA_CAPS_1_U            0x452
++#define OMAP1_DMA_CAPS_1_L            0x454
++#define OMAP1_DMA_CAPS_2              0x456
++#define OMAP1_DMA_CAPS_3              0x458
++#define OMAP1_DMA_CAPS_4              0x45a
++#define OMAP1_DMA_PCH2_SR             0x460
++#define OMAP1_DMA_PCH0_SR             0x480
++#define OMAP1_DMA_PCH1_SR             0x482
++#define OMAP1_DMA_PCHD_SR             0x4c0
++
++/* Hardware registers for omap2 and omap3 */
++#define OMAP24XX_DMA4_BASE            (L4_24XX_BASE + 0x56000)
++#define OMAP34XX_DMA4_BASE            (L4_34XX_BASE + 0x56000)
++#define OMAP44XX_DMA4_BASE            (L4_44XX_BASE + 0x56000)
++
++#define OMAP_DMA4_REVISION            0x00
++#define OMAP_DMA4_GCR                 0x78
++#define OMAP_DMA4_IRQSTATUS_L0                0x08
++#define OMAP_DMA4_IRQSTATUS_L1                0x0c
++#define OMAP_DMA4_IRQSTATUS_L2                0x10
++#define OMAP_DMA4_IRQSTATUS_L3                0x14
++#define OMAP_DMA4_IRQENABLE_L0                0x18
++#define OMAP_DMA4_IRQENABLE_L1                0x1c
++#define OMAP_DMA4_IRQENABLE_L2                0x20
++#define OMAP_DMA4_IRQENABLE_L3                0x24
++#define OMAP_DMA4_SYSSTATUS           0x28
++#define OMAP_DMA4_OCP_SYSCONFIG               0x2c
++#define OMAP_DMA4_CAPS_0              0x64
++#define OMAP_DMA4_CAPS_2              0x6c
++#define OMAP_DMA4_CAPS_3              0x70
++#define OMAP_DMA4_CAPS_4              0x74
++
++#define OMAP1_LOGICAL_DMA_CH_COUNT    17
++#define OMAP_DMA4_LOGICAL_DMA_CH_COUNT        32      /* REVISIT: Is this 32 + 2? */
++
++/* Common channel specific registers for omap1 */
++#define OMAP1_DMA_CH_BASE(n)          (0x40 * (n) + 0x00)
++#define OMAP1_DMA_CSDP(n)             (0x40 * (n) + 0x00)
++#define OMAP1_DMA_CCR(n)              (0x40 * (n) + 0x02)
++#define OMAP1_DMA_CICR(n)             (0x40 * (n) + 0x04)
++#define OMAP1_DMA_CSR(n)              (0x40 * (n) + 0x06)
++#define OMAP1_DMA_CEN(n)              (0x40 * (n) + 0x10)
++#define OMAP1_DMA_CFN(n)              (0x40 * (n) + 0x12)
++#define OMAP1_DMA_CSFI(n)             (0x40 * (n) + 0x14)
++#define OMAP1_DMA_CSEI(n)             (0x40 * (n) + 0x16)
++#define OMAP1_DMA_CPC(n)              (0x40 * (n) + 0x18)     /* 15xx only */
++#define OMAP1_DMA_CSAC(n)             (0x40 * (n) + 0x18)
++#define OMAP1_DMA_CDAC(n)             (0x40 * (n) + 0x1a)
++#define OMAP1_DMA_CDEI(n)             (0x40 * (n) + 0x1c)
++#define OMAP1_DMA_CDFI(n)             (0x40 * (n) + 0x1e)
++#define OMAP1_DMA_CLNK_CTRL(n)                (0x40 * (n) + 0x28)
++
++/* Common channel specific registers for omap2 */
++#define OMAP_DMA4_CH_BASE(n)          (0x60 * (n) + 0x80)
++#define OMAP_DMA4_CCR(n)              (0x60 * (n) + 0x80)
++#define OMAP_DMA4_CLNK_CTRL(n)                (0x60 * (n) + 0x84)
++#define OMAP_DMA4_CICR(n)             (0x60 * (n) + 0x88)
++#define OMAP_DMA4_CSR(n)              (0x60 * (n) + 0x8c)
++#define OMAP_DMA4_CSDP(n)             (0x60 * (n) + 0x90)
++#define OMAP_DMA4_CEN(n)              (0x60 * (n) + 0x94)
++#define OMAP_DMA4_CFN(n)              (0x60 * (n) + 0x98)
++#define OMAP_DMA4_CSEI(n)             (0x60 * (n) + 0xa4)
++#define OMAP_DMA4_CSFI(n)             (0x60 * (n) + 0xa8)
++#define OMAP_DMA4_CDEI(n)             (0x60 * (n) + 0xac)
++#define OMAP_DMA4_CDFI(n)             (0x60 * (n) + 0xb0)
++#define OMAP_DMA4_CSAC(n)             (0x60 * (n) + 0xb4)
++#define OMAP_DMA4_CDAC(n)             (0x60 * (n) + 0xb8)
++
++/* Channel specific registers only on omap1 */
++#define OMAP1_DMA_CSSA_L(n)           (0x40 * (n) + 0x08)
++#define OMAP1_DMA_CSSA_U(n)           (0x40 * (n) + 0x0a)
++#define OMAP1_DMA_CDSA_L(n)           (0x40 * (n) + 0x0c)
++#define OMAP1_DMA_CDSA_U(n)           (0x40 * (n) + 0x0e)
++#define OMAP1_DMA_COLOR_L(n)          (0x40 * (n) + 0x20)
++#define OMAP1_DMA_COLOR_U(n)          (0x40 * (n) + 0x22)
++#define OMAP1_DMA_CCR2(n)             (0x40 * (n) + 0x24)
++#define OMAP1_DMA_LCH_CTRL(n)         (0x40 * (n) + 0x2a)     /* not on 15xx */
++#define OMAP1_DMA_CCEN(n)             0
++#define OMAP1_DMA_CCFN(n)             0
++
++/* Channel specific registers only on omap2 */
++#define OMAP_DMA4_CSSA(n)             (0x60 * (n) + 0x9c)
++#define OMAP_DMA4_CDSA(n)             (0x60 * (n) + 0xa0)
++#define OMAP_DMA4_CCEN(n)             (0x60 * (n) + 0xbc)
++#define OMAP_DMA4_CCFN(n)             (0x60 * (n) + 0xc0)
++#define OMAP_DMA4_COLOR(n)            (0x60 * (n) + 0xc4)
++
++/* Additional registers available on OMAP4 */
++#define OMAP_DMA4_CDP(n)              (0x60 * (n) + 0xd0)
++#define OMAP_DMA4_CNDP(n)             (0x60 * (n) + 0xd4)
++#define OMAP_DMA4_CCDN(n)             (0x60 * (n) + 0xd8)
++
++/* Dummy defines to keep multi-omap compiles happy */
++#define OMAP1_DMA_REVISION            0
++#define OMAP1_DMA_IRQSTATUS_L0                0
++#define OMAP1_DMA_IRQENABLE_L0                0
++#define OMAP1_DMA_OCP_SYSCONFIG               0
++#define OMAP_DMA4_HW_ID                       0
++#define OMAP_DMA4_CAPS_0_L            0
++#define OMAP_DMA4_CAPS_0_U            0
++#define OMAP_DMA4_CAPS_1_L            0
++#define OMAP_DMA4_CAPS_1_U            0
++#define OMAP_DMA4_GSCR                        0
++#define OMAP_DMA4_CPC(n)              0
++
++#define OMAP_DMA4_LCH_CTRL(n)         0
++#define OMAP_DMA4_COLOR_L(n)          0
++#define OMAP_DMA4_COLOR_U(n)          0
++#define OMAP_DMA4_CCR2(n)             0
++#define OMAP1_DMA_CSSA(n)             0
++#define OMAP1_DMA_CDSA(n)             0
++#define OMAP_DMA4_CSSA_L(n)           0
++#define OMAP_DMA4_CSSA_U(n)           0
++#define OMAP_DMA4_CDSA_L(n)           0
++#define OMAP_DMA4_CDSA_U(n)           0
++#define OMAP1_DMA_COLOR(n)            0
++
++/*----------------------------------------------------------------------------*/
++
++/* DMA channels for omap1 */
++#define OMAP_DMA_NO_DEVICE            0
++#define OMAP_DMA_MCSI1_TX             1
++#define OMAP_DMA_MCSI1_RX             2
++#define OMAP_DMA_I2C_RX                       3
++#define OMAP_DMA_I2C_TX                       4
++#define OMAP_DMA_EXT_NDMA_REQ         5
++#define OMAP_DMA_EXT_NDMA_REQ2                6
++#define OMAP_DMA_UWIRE_TX             7
++#define OMAP_DMA_MCBSP1_TX            8
++#define OMAP_DMA_MCBSP1_RX            9
++#define OMAP_DMA_MCBSP3_TX            10
++#define OMAP_DMA_MCBSP3_RX            11
++#define OMAP_DMA_UART1_TX             12
++#define OMAP_DMA_UART1_RX             13
++#define OMAP_DMA_UART2_TX             14
++#define OMAP_DMA_UART2_RX             15
++#define OMAP_DMA_MCBSP2_TX            16
++#define OMAP_DMA_MCBSP2_RX            17
++#define OMAP_DMA_UART3_TX             18
++#define OMAP_DMA_UART3_RX             19
++#define OMAP_DMA_CAMERA_IF_RX         20
++#define OMAP_DMA_MMC_TX                       21
++#define OMAP_DMA_MMC_RX                       22
++#define OMAP_DMA_NAND                 23
++#define OMAP_DMA_IRQ_LCD_LINE         24
++#define OMAP_DMA_MEMORY_STICK         25
++#define OMAP_DMA_USB_W2FC_RX0         26
++#define OMAP_DMA_USB_W2FC_RX1         27
++#define OMAP_DMA_USB_W2FC_RX2         28
++#define OMAP_DMA_USB_W2FC_TX0         29
++#define OMAP_DMA_USB_W2FC_TX1         30
++#define OMAP_DMA_USB_W2FC_TX2         31
++
++/* These are only for 1610 */
++#define OMAP_DMA_CRYPTO_DES_IN                32
++#define OMAP_DMA_SPI_TX                       33
++#define OMAP_DMA_SPI_RX                       34
++#define OMAP_DMA_CRYPTO_HASH          35
++#define OMAP_DMA_CCP_ATTN             36
++#define OMAP_DMA_CCP_FIFO_NOT_EMPTY   37
++#define OMAP_DMA_CMT_APE_TX_CHAN_0    38
++#define OMAP_DMA_CMT_APE_RV_CHAN_0    39
++#define OMAP_DMA_CMT_APE_TX_CHAN_1    40
++#define OMAP_DMA_CMT_APE_RV_CHAN_1    41
++#define OMAP_DMA_CMT_APE_TX_CHAN_2    42
++#define OMAP_DMA_CMT_APE_RV_CHAN_2    43
++#define OMAP_DMA_CMT_APE_TX_CHAN_3    44
++#define OMAP_DMA_CMT_APE_RV_CHAN_3    45
++#define OMAP_DMA_CMT_APE_TX_CHAN_4    46
++#define OMAP_DMA_CMT_APE_RV_CHAN_4    47
++#define OMAP_DMA_CMT_APE_TX_CHAN_5    48
++#define OMAP_DMA_CMT_APE_RV_CHAN_5    49
++#define OMAP_DMA_CMT_APE_TX_CHAN_6    50
++#define OMAP_DMA_CMT_APE_RV_CHAN_6    51
++#define OMAP_DMA_CMT_APE_TX_CHAN_7    52
++#define OMAP_DMA_CMT_APE_RV_CHAN_7    53
++#define OMAP_DMA_MMC2_TX              54
++#define OMAP_DMA_MMC2_RX              55
++#define OMAP_DMA_CRYPTO_DES_OUT               56
++
++/* DMA channels for 24xx */
++#define OMAP24XX_DMA_NO_DEVICE                0
++#define OMAP24XX_DMA_XTI_DMA          1       /* S_DMA_0 */
++#define OMAP24XX_DMA_EXT_DMAREQ0      2       /* S_DMA_1 */
++#define OMAP24XX_DMA_EXT_DMAREQ1      3       /* S_DMA_2 */
++#define OMAP24XX_DMA_GPMC             4       /* S_DMA_3 */
++#define OMAP24XX_DMA_GFX              5       /* S_DMA_4 */
++#define OMAP24XX_DMA_DSS              6       /* S_DMA_5 */
++#define OMAP242X_DMA_VLYNQ_TX         7       /* S_DMA_6 */
++#define OMAP24XX_DMA_EXT_DMAREQ2      7       /* S_DMA_6 */
++#define OMAP24XX_DMA_CWT              8       /* S_DMA_7 */
++#define OMAP24XX_DMA_AES_TX           9       /* S_DMA_8 */
++#define OMAP24XX_DMA_AES_RX           10      /* S_DMA_9 */
++#define OMAP24XX_DMA_DES_TX           11      /* S_DMA_10 */
++#define OMAP24XX_DMA_DES_RX           12      /* S_DMA_11 */
++#define OMAP24XX_DMA_SHA1MD5_RX               13      /* S_DMA_12 */
++#define OMAP34XX_DMA_SHA2MD5_RX               13      /* S_DMA_12 */
++#define OMAP242X_DMA_EXT_DMAREQ2      14      /* S_DMA_13 */
++#define OMAP242X_DMA_EXT_DMAREQ3      15      /* S_DMA_14 */
++#define OMAP242X_DMA_EXT_DMAREQ4      16      /* S_DMA_15 */
++#define OMAP242X_DMA_EAC_AC_RD                17      /* S_DMA_16 */
++#define OMAP242X_DMA_EAC_AC_WR                18      /* S_DMA_17 */
++#define OMAP242X_DMA_EAC_MD_UL_RD     19      /* S_DMA_18 */
++#define OMAP242X_DMA_EAC_MD_UL_WR     20      /* S_DMA_19 */
++#define OMAP242X_DMA_EAC_MD_DL_RD     21      /* S_DMA_20 */
++#define OMAP242X_DMA_EAC_MD_DL_WR     22      /* S_DMA_21 */
++#define OMAP242X_DMA_EAC_BT_UL_RD     23      /* S_DMA_22 */
++#define OMAP242X_DMA_EAC_BT_UL_WR     24      /* S_DMA_23 */
++#define OMAP242X_DMA_EAC_BT_DL_RD     25      /* S_DMA_24 */
++#define OMAP242X_DMA_EAC_BT_DL_WR     26      /* S_DMA_25 */
++#define OMAP243X_DMA_EXT_DMAREQ3      14      /* S_DMA_13 */
++#define OMAP24XX_DMA_SPI3_TX0         15      /* S_DMA_14 */
++#define OMAP24XX_DMA_SPI3_RX0         16      /* S_DMA_15 */
++#define OMAP24XX_DMA_MCBSP3_TX                17      /* S_DMA_16 */
++#define OMAP24XX_DMA_MCBSP3_RX                18      /* S_DMA_17 */
++#define OMAP24XX_DMA_MCBSP4_TX                19      /* S_DMA_18 */
++#define OMAP24XX_DMA_MCBSP4_RX                20      /* S_DMA_19 */
++#define OMAP24XX_DMA_MCBSP5_TX                21      /* S_DMA_20 */
++#define OMAP24XX_DMA_MCBSP5_RX                22      /* S_DMA_21 */
++#define OMAP24XX_DMA_SPI3_TX1         23      /* S_DMA_22 */
++#define OMAP24XX_DMA_SPI3_RX1         24      /* S_DMA_23 */
++#define OMAP243X_DMA_EXT_DMAREQ4      25      /* S_DMA_24 */
++#define OMAP243X_DMA_EXT_DMAREQ5      26      /* S_DMA_25 */
++#define OMAP34XX_DMA_I2C3_TX          25      /* S_DMA_24 */
++#define OMAP34XX_DMA_I2C3_RX          26      /* S_DMA_25 */
++#define OMAP24XX_DMA_I2C1_TX          27      /* S_DMA_26 */
++#define OMAP24XX_DMA_I2C1_RX          28      /* S_DMA_27 */
++#define OMAP24XX_DMA_I2C2_TX          29      /* S_DMA_28 */
++#define OMAP24XX_DMA_I2C2_RX          30      /* S_DMA_29 */
++#define OMAP24XX_DMA_MCBSP1_TX                31      /* S_DMA_30 */
++#define OMAP24XX_DMA_MCBSP1_RX                32      /* S_DMA_31 */
++#define OMAP24XX_DMA_MCBSP2_TX                33      /* S_DMA_32 */
++#define OMAP24XX_DMA_MCBSP2_RX                34      /* S_DMA_33 */
++#define OMAP24XX_DMA_SPI1_TX0         35      /* S_DMA_34 */
++#define OMAP24XX_DMA_SPI1_RX0         36      /* S_DMA_35 */
++#define OMAP24XX_DMA_SPI1_TX1         37      /* S_DMA_36 */
++#define OMAP24XX_DMA_SPI1_RX1         38      /* S_DMA_37 */
++#define OMAP24XX_DMA_SPI1_TX2         39      /* S_DMA_38 */
++#define OMAP24XX_DMA_SPI1_RX2         40      /* S_DMA_39 */
++#define OMAP24XX_DMA_SPI1_TX3         41      /* S_DMA_40 */
++#define OMAP24XX_DMA_SPI1_RX3         42      /* S_DMA_41 */
++#define OMAP24XX_DMA_SPI2_TX0         43      /* S_DMA_42 */
++#define OMAP24XX_DMA_SPI2_RX0         44      /* S_DMA_43 */
++#define OMAP24XX_DMA_SPI2_TX1         45      /* S_DMA_44 */
++#define OMAP24XX_DMA_SPI2_RX1         46      /* S_DMA_45 */
++#define OMAP24XX_DMA_MMC2_TX          47      /* S_DMA_46 */
++#define OMAP24XX_DMA_MMC2_RX          48      /* S_DMA_47 */
++#define OMAP24XX_DMA_UART1_TX         49      /* S_DMA_48 */
++#define OMAP24XX_DMA_UART1_RX         50      /* S_DMA_49 */
++#define OMAP24XX_DMA_UART2_TX         51      /* S_DMA_50 */
++#define OMAP24XX_DMA_UART2_RX         52      /* S_DMA_51 */
++#define OMAP24XX_DMA_UART3_TX         53      /* S_DMA_52 */
++#define OMAP24XX_DMA_UART3_RX         54      /* S_DMA_53 */
++#define OMAP24XX_DMA_USB_W2FC_TX0     55      /* S_DMA_54 */
++#define OMAP24XX_DMA_USB_W2FC_RX0     56      /* S_DMA_55 */
++#define OMAP24XX_DMA_USB_W2FC_TX1     57      /* S_DMA_56 */
++#define OMAP24XX_DMA_USB_W2FC_RX1     58      /* S_DMA_57 */
++#define OMAP24XX_DMA_USB_W2FC_TX2     59      /* S_DMA_58 */
++#define OMAP24XX_DMA_USB_W2FC_RX2     60      /* S_DMA_59 */
++#define OMAP24XX_DMA_MMC1_TX          61      /* S_DMA_60 */
++#define OMAP24XX_DMA_MMC1_RX          62      /* S_DMA_61 */
++#define OMAP24XX_DMA_MS                       63      /* S_DMA_62 */
++#define OMAP242X_DMA_EXT_DMAREQ5      64      /* S_DMA_63 */
++#define OMAP243X_DMA_EXT_DMAREQ6      64      /* S_DMA_63 */
++#define OMAP34XX_DMA_EXT_DMAREQ3      64      /* S_DMA_63 */
++#define OMAP34XX_DMA_AES2_TX          65      /* S_DMA_64 */
++#define OMAP34XX_DMA_AES2_RX          66      /* S_DMA_65 */
++#define OMAP34XX_DMA_DES2_TX          67      /* S_DMA_66 */
++#define OMAP34XX_DMA_DES2_RX          68      /* S_DMA_67 */
++#define OMAP34XX_DMA_SHA1MD5_RX               69      /* S_DMA_68 */
++#define OMAP34XX_DMA_SPI4_TX0         70      /* S_DMA_69 */
++#define OMAP34XX_DMA_SPI4_RX0         71      /* S_DMA_70 */
++#define OMAP34XX_DSS_DMA0             72      /* S_DMA_71 */
++#define OMAP34XX_DSS_DMA1             73      /* S_DMA_72 */
++#define OMAP34XX_DSS_DMA2             74      /* S_DMA_73 */
++#define OMAP34XX_DSS_DMA3             75      /* S_DMA_74 */
++#define OMAP34XX_DMA_MMC3_TX          77      /* S_DMA_76 */
++#define OMAP34XX_DMA_MMC3_RX          78      /* S_DMA_77 */
++#define OMAP34XX_DMA_USIM_TX          79      /* S_DMA_78 */
++#define OMAP34XX_DMA_USIM_RX          80      /* S_DMA_79 */
++
++/* DMA request lines for 44xx */
++#define OMAP44XX_DMA_DSS_DISPC_REQ    6       /* S_DMA_5 */
++#define OMAP44XX_DMA_SYS_REQ2         7       /* S_DMA_6 */
++#define OMAP44XX_DMA_ISS_REQ1         9       /* S_DMA_8 */
++#define OMAP44XX_DMA_ISS_REQ2         10      /* S_DMA_9 */
++#define OMAP44XX_DMA_ISS_REQ3         12      /* S_DMA_11 */
++#define OMAP44XX_DMA_ISS_REQ4         13      /* S_DMA_12 */
++#define OMAP44XX_DMA_DSS_RFBI_REQ     14      /* S_DMA_13 */
++#define OMAP44XX_DMA_SPI3_TX0         15      /* S_DMA_14 */
++#define OMAP44XX_DMA_SPI3_RX0         16      /* S_DMA_15 */
++#define OMAP44XX_DMA_MCBSP2_TX                17      /* S_DMA_16 */
++#define OMAP44XX_DMA_MCBSP2_RX                18      /* S_DMA_17 */
++#define OMAP44XX_DMA_MCBSP3_TX                19      /* S_DMA_18 */
++#define OMAP44XX_DMA_MCBSP3_RX                20      /* S_DMA_19 */
++#define OMAP44XX_DMA_SPI3_TX1         23      /* S_DMA_22 */
++#define OMAP44XX_DMA_SPI3_RX1         24      /* S_DMA_23 */
++#define OMAP44XX_DMA_I2C3_TX          25      /* S_DMA_24 */
++#define OMAP44XX_DMA_I2C3_RX          26      /* S_DMA_25 */
++#define OMAP44XX_DMA_I2C1_TX          27      /* S_DMA_26 */
++#define OMAP44XX_DMA_I2C1_RX          28      /* S_DMA_27 */
++#define OMAP44XX_DMA_I2C2_TX          29      /* S_DMA_28 */
++#define OMAP44XX_DMA_I2C2_RX          30      /* S_DMA_29 */
++#define OMAP44XX_DMA_MCBSP4_TX                31      /* S_DMA_30 */
++#define OMAP44XX_DMA_MCBSP4_RX                32      /* S_DMA_31 */
++#define OMAP44XX_DMA_MCBSP1_TX                33      /* S_DMA_32 */
++#define OMAP44XX_DMA_MCBSP1_RX                34      /* S_DMA_33 */
++#define OMAP44XX_DMA_SPI1_TX0         35      /* S_DMA_34 */
++#define OMAP44XX_DMA_SPI1_RX0         36      /* S_DMA_35 */
++#define OMAP44XX_DMA_SPI1_TX1         37      /* S_DMA_36 */
++#define OMAP44XX_DMA_SPI1_RX1         38      /* S_DMA_37 */
++#define OMAP44XX_DMA_SPI1_TX2         39      /* S_DMA_38 */
++#define OMAP44XX_DMA_SPI1_RX2         40      /* S_DMA_39 */
++#define OMAP44XX_DMA_SPI1_TX3         41      /* S_DMA_40 */
++#define OMAP44XX_DMA_SPI1_RX3         42      /* S_DMA_41 */
++#define OMAP44XX_DMA_SPI2_TX0         43      /* S_DMA_42 */
++#define OMAP44XX_DMA_SPI2_RX0         44      /* S_DMA_43 */
++#define OMAP44XX_DMA_SPI2_TX1         45      /* S_DMA_44 */
++#define OMAP44XX_DMA_SPI2_RX1         46      /* S_DMA_45 */
++#define OMAP44XX_DMA_MMC2_TX          47      /* S_DMA_46 */
++#define OMAP44XX_DMA_MMC2_RX          48      /* S_DMA_47 */
++#define OMAP44XX_DMA_UART1_TX         49      /* S_DMA_48 */
++#define OMAP44XX_DMA_UART1_RX         50      /* S_DMA_49 */
++#define OMAP44XX_DMA_UART2_TX         51      /* S_DMA_50 */
++#define OMAP44XX_DMA_UART2_RX         52      /* S_DMA_51 */
++#define OMAP44XX_DMA_UART3_TX         53      /* S_DMA_52 */
++#define OMAP44XX_DMA_UART3_RX         54      /* S_DMA_53 */
++#define OMAP44XX_DMA_UART4_TX         55      /* S_DMA_54 */
++#define OMAP44XX_DMA_UART4_RX         56      /* S_DMA_55 */
++#define OMAP44XX_DMA_MMC4_TX          57      /* S_DMA_56 */
++#define OMAP44XX_DMA_MMC4_RX          58      /* S_DMA_57 */
++#define OMAP44XX_DMA_MMC5_TX          59      /* S_DMA_58 */
++#define OMAP44XX_DMA_MMC5_RX          60      /* S_DMA_59 */
++#define OMAP44XX_DMA_MMC1_TX          61      /* S_DMA_60 */
++#define OMAP44XX_DMA_MMC1_RX          62      /* S_DMA_61 */
++#define OMAP44XX_DMA_SYS_REQ3         64      /* S_DMA_63 */
++#define OMAP44XX_DMA_MCPDM_UP         65      /* S_DMA_64 */
++#define OMAP44XX_DMA_MCPDM_DL         66      /* S_DMA_65 */
++#define OMAP44XX_DMA_SPI4_TX0         70      /* S_DMA_69 */
++#define OMAP44XX_DMA_SPI4_RX0         71      /* S_DMA_70 */
++#define OMAP44XX_DMA_DSS_DSI1_REQ0    72      /* S_DMA_71 */
++#define OMAP44XX_DMA_DSS_DSI1_REQ1    73      /* S_DMA_72 */
++#define OMAP44XX_DMA_DSS_DSI1_REQ2    74      /* S_DMA_73 */
++#define OMAP44XX_DMA_DSS_DSI1_REQ3    75      /* S_DMA_74 */
++#define OMAP44XX_DMA_DSS_HDMI_REQ     76      /* S_DMA_75 */
++#define OMAP44XX_DMA_MMC3_TX          77      /* S_DMA_76 */
++#define OMAP44XX_DMA_MMC3_RX          78      /* S_DMA_77 */
++#define OMAP44XX_DMA_USIM_TX          79      /* S_DMA_78 */
++#define OMAP44XX_DMA_USIM_RX          80      /* S_DMA_79 */
++#define OMAP44XX_DMA_DSS_DSI2_REQ0    81      /* S_DMA_80 */
++#define OMAP44XX_DMA_DSS_DSI2_REQ1    82      /* S_DMA_81 */
++#define OMAP44XX_DMA_DSS_DSI2_REQ2    83      /* S_DMA_82 */
++#define OMAP44XX_DMA_DSS_DSI2_REQ3    84      /* S_DMA_83 */
++#define OMAP44XX_DMA_ABE_REQ0         101     /* S_DMA_100 */
++#define OMAP44XX_DMA_ABE_REQ1         102     /* S_DMA_101 */
++#define OMAP44XX_DMA_ABE_REQ2         103     /* S_DMA_102 */
++#define OMAP44XX_DMA_ABE_REQ3         104     /* S_DMA_103 */
++#define OMAP44XX_DMA_ABE_REQ4         105     /* S_DMA_104 */
++#define OMAP44XX_DMA_ABE_REQ5         106     /* S_DMA_105 */
++#define OMAP44XX_DMA_ABE_REQ6         107     /* S_DMA_106 */
++#define OMAP44XX_DMA_ABE_REQ7         108     /* S_DMA_107 */
++#define OMAP44XX_DMA_I2C4_TX          124     /* S_DMA_123 */
++#define OMAP44XX_DMA_I2C4_RX          125     /* S_DMA_124 */
++
++/*----------------------------------------------------------------------------*/
++
++#define OMAP1_DMA_TOUT_IRQ            (1 << 0)
++#define OMAP_DMA_DROP_IRQ             (1 << 1)
++#define OMAP_DMA_HALF_IRQ             (1 << 2)
++#define OMAP_DMA_FRAME_IRQ            (1 << 3)
++#define OMAP_DMA_LAST_IRQ             (1 << 4)
++#define OMAP_DMA_BLOCK_IRQ            (1 << 5)
++#define OMAP1_DMA_SYNC_IRQ            (1 << 6)
++#define OMAP2_DMA_PKT_IRQ             (1 << 7)
++#define OMAP2_DMA_TRANS_ERR_IRQ               (1 << 8)
++#define OMAP2_DMA_SECURE_ERR_IRQ      (1 << 9)
++#define OMAP2_DMA_SUPERVISOR_ERR_IRQ  (1 << 10)
++#define OMAP2_DMA_MISALIGNED_ERR_IRQ  (1 << 11)
++
++#define OMAP_DMA_CCR_EN                       (1 << 7)
++
++#define OMAP_DMA_DATA_TYPE_S8         0x00
++#define OMAP_DMA_DATA_TYPE_S16                0x01
++#define OMAP_DMA_DATA_TYPE_S32                0x02
++
++#define OMAP_DMA_SYNC_ELEMENT         0x00
++#define OMAP_DMA_SYNC_FRAME           0x01
++#define OMAP_DMA_SYNC_BLOCK           0x02
++#define OMAP_DMA_SYNC_PACKET          0x03
++
++#define OMAP_DMA_SRC_SYNC             0x01
++#define OMAP_DMA_DST_SYNC             0x00
++
++#define OMAP_DMA_PORT_EMIFF           0x00
++#define OMAP_DMA_PORT_EMIFS           0x01
++#define OMAP_DMA_PORT_OCP_T1          0x02
++#define OMAP_DMA_PORT_TIPB            0x03
++#define OMAP_DMA_PORT_OCP_T2          0x04
++#define OMAP_DMA_PORT_MPUI            0x05
++
++#define OMAP_DMA_AMODE_CONSTANT               0x00
++#define OMAP_DMA_AMODE_POST_INC               0x01
++#define OMAP_DMA_AMODE_SINGLE_IDX     0x02
++#define OMAP_DMA_AMODE_DOUBLE_IDX     0x03
++
++#define DMA_DEFAULT_FIFO_DEPTH                0x10
++#define DMA_DEFAULT_ARB_RATE          0x01
++/* Pass THREAD_RESERVE ORed with THREAD_FIFO for tparams */
++#define DMA_THREAD_RESERVE_NORM               (0x00 << 12) /* Def */
++#define DMA_THREAD_RESERVE_ONET               (0x01 << 12)
++#define DMA_THREAD_RESERVE_TWOT               (0x02 << 12)
++#define DMA_THREAD_RESERVE_THREET     (0x03 << 12)
++#define DMA_THREAD_FIFO_NONE          (0x00 << 14) /* Def */
++#define DMA_THREAD_FIFO_75            (0x01 << 14)
++#define DMA_THREAD_FIFO_25            (0x02 << 14)
++#define DMA_THREAD_FIFO_50            (0x03 << 14)
++
++/* DMA4_OCP_SYSCONFIG bits */
++#define DMA_SYSCONFIG_MIDLEMODE_MASK          (3 << 12)
++#define DMA_SYSCONFIG_CLOCKACTIVITY_MASK      (3 << 8)
++#define DMA_SYSCONFIG_EMUFREE                 (1 << 5)
++#define DMA_SYSCONFIG_SIDLEMODE_MASK          (3 << 3)
++#define DMA_SYSCONFIG_SOFTRESET                       (1 << 2)
++#define DMA_SYSCONFIG_AUTOIDLE                        (1 << 0)
++
++#define DMA_SYSCONFIG_MIDLEMODE(n)            ((n) << 12)
++#define DMA_SYSCONFIG_SIDLEMODE(n)            ((n) << 3)
++
++#define DMA_IDLEMODE_SMARTIDLE                        0x2
++#define DMA_IDLEMODE_NO_IDLE                  0x1
++#define DMA_IDLEMODE_FORCE_IDLE                       0x0
++
++/* Chaining modes*/
++#ifndef CONFIG_ARCH_OMAP1
++#define OMAP_DMA_STATIC_CHAIN         0x1
++#define OMAP_DMA_DYNAMIC_CHAIN                0x2
++#define OMAP_DMA_CHAIN_ACTIVE         0x1
++#define OMAP_DMA_CHAIN_INACTIVE               0x0
++#endif
++
++#define DMA_CH_PRIO_HIGH              0x1
++#define DMA_CH_PRIO_LOW                       0x0 /* Def */
++
++enum omap_dma_burst_mode {
++      OMAP_DMA_DATA_BURST_DIS = 0,
++      OMAP_DMA_DATA_BURST_4,
++      OMAP_DMA_DATA_BURST_8,
++      OMAP_DMA_DATA_BURST_16,
++};
++
++enum end_type {
++      OMAP_DMA_LITTLE_ENDIAN = 0,
++      OMAP_DMA_BIG_ENDIAN
++};
++
++enum omap_dma_color_mode {
++      OMAP_DMA_COLOR_DIS = 0,
++      OMAP_DMA_CONSTANT_FILL,
++      OMAP_DMA_TRANSPARENT_COPY
++};
++
++enum omap_dma_write_mode {
++      OMAP_DMA_WRITE_NON_POSTED = 0,
++      OMAP_DMA_WRITE_POSTED,
++      OMAP_DMA_WRITE_LAST_NON_POSTED
++};
++
++enum omap_dma_channel_mode {
++      OMAP_DMA_LCH_2D = 0,
++      OMAP_DMA_LCH_G,
++      OMAP_DMA_LCH_P,
++      OMAP_DMA_LCH_PD
++};
++
++struct omap_dma_channel_params {
++      int data_type;          /* data type 8,16,32 */
++      int elem_count;         /* number of elements in a frame */
++      int frame_count;        /* number of frames in a element */
++
++      int src_port;           /* Only on OMAP1 REVISIT: Is this needed? */
++      int src_amode;          /* constant, post increment, indexed,
++                                      double indexed */
++      unsigned long src_start;        /* source address : physical */
++      int src_ei;             /* source element index */
++      int src_fi;             /* source frame index */
++
++      int dst_port;           /* Only on OMAP1 REVISIT: Is this needed? */
++      int dst_amode;          /* constant, post increment, indexed,
++                                      double indexed */
++      unsigned long dst_start;        /* source address : physical */
++      int dst_ei;             /* source element index */
++      int dst_fi;             /* source frame index */
++
++      int trigger;            /* trigger attached if the channel is
++                                      synchronized */
++      int sync_mode;          /* sycn on element, frame , block or packet */
++      int src_or_dst_synch;   /* source synch(1) or destination synch(0) */
++
++      int ie;                 /* interrupt enabled */
++
++      unsigned char read_prio;/* read priority */
++      unsigned char write_prio;/* write priority */
++
++#ifndef CONFIG_ARCH_OMAP1
++      enum omap_dma_burst_mode burst_mode; /* Burst mode 4/8/16 words */
++#endif
++};
++
++
++extern void omap_set_dma_priority(int lch, int dst_port, int priority);
++extern int omap_request_dma(int dev_id, const char *dev_name,
++                      void (*callback)(int lch, u16 ch_status, void *data),
++                      void *data, int *dma_ch);
++extern void omap_enable_dma_irq(int ch, u16 irq_bits);
++extern void omap_disable_dma_irq(int ch, u16 irq_bits);
++extern void omap_free_dma(int ch);
++extern void omap_start_dma(int lch);
++extern void omap_stop_dma(int lch);
++extern void omap_set_dma_transfer_params(int lch, int data_type,
++                                       int elem_count, int frame_count,
++                                       int sync_mode,
++                                       int dma_trigger, int src_or_dst_synch);
++extern void omap_set_dma_color_mode(int lch, enum omap_dma_color_mode mode,
++                                  u32 color);
++extern void omap_set_dma_write_mode(int lch, enum omap_dma_write_mode mode);
++extern void omap_set_dma_channel_mode(int lch, enum omap_dma_channel_mode mode);
++
++extern void omap_set_dma_src_params(int lch, int src_port, int src_amode,
++                                  unsigned long src_start,
++                                  int src_ei, int src_fi);
++extern void omap_set_dma_src_index(int lch, int eidx, int fidx);
++extern void omap_set_dma_src_data_pack(int lch, int enable);
++extern void omap_set_dma_src_burst_mode(int lch,
++                                      enum omap_dma_burst_mode burst_mode);
++
++extern void omap_set_dma_dest_params(int lch, int dest_port, int dest_amode,
++                                   unsigned long dest_start,
++                                   int dst_ei, int dst_fi);
++extern void omap_set_dma_dest_index(int lch, int eidx, int fidx);
++extern void omap_set_dma_dest_data_pack(int lch, int enable);
++extern void omap_set_dma_dest_burst_mode(int lch,
++                                       enum omap_dma_burst_mode burst_mode);
++
++extern void omap_set_dma_params(int lch,
++                              struct omap_dma_channel_params *params);
++
++extern void omap_dma_link_lch(int lch_head, int lch_queue);
++extern void omap_dma_unlink_lch(int lch_head, int lch_queue);
++
++extern int omap_set_dma_callback(int lch,
++                      void (*callback)(int lch, u16 ch_status, void *data),
++                      void *data);
++extern dma_addr_t omap_get_dma_src_pos(int lch);
++extern dma_addr_t omap_get_dma_dst_pos(int lch);
++extern void omap_clear_dma(int lch);
++extern int omap_get_dma_active_status(int lch);
++extern int omap_dma_running(void);
++extern void omap_dma_set_global_params(int arb_rate, int max_fifo_depth,
++                                     int tparams);
++extern int omap_dma_set_prio_lch(int lch, unsigned char read_prio,
++                               unsigned char write_prio);
++extern void omap_set_dma_dst_endian_type(int lch, enum end_type etype);
++extern void omap_set_dma_src_endian_type(int lch, enum end_type etype);
++extern int omap_get_dma_index(int lch, int *ei, int *fi);
++
++void omap_dma_global_context_save(void);
++void omap_dma_global_context_restore(void);
++
++extern void omap_dma_disable_irq(int lch);
++
++/* Chaining APIs */
++#ifndef CONFIG_ARCH_OMAP1
++extern int omap_request_dma_chain(int dev_id, const char *dev_name,
++                                void (*callback) (int lch, u16 ch_status,
++                                                  void *data),
++                                int *chain_id, int no_of_chans,
++                                int chain_mode,
++                                struct omap_dma_channel_params params);
++extern int omap_free_dma_chain(int chain_id);
++extern int omap_dma_chain_a_transfer(int chain_id, int src_start,
++                                   int dest_start, int elem_count,
++                                   int frame_count, void *callbk_data);
++extern int omap_start_dma_chain_transfers(int chain_id);
++extern int omap_stop_dma_chain_transfers(int chain_id);
++extern int omap_get_dma_chain_index(int chain_id, int *ei, int *fi);
++extern int omap_get_dma_chain_dst_pos(int chain_id);
++extern int omap_get_dma_chain_src_pos(int chain_id);
++
++extern int omap_modify_dma_chain_params(int chain_id,
++                                      struct omap_dma_channel_params params);
++extern int omap_dma_chain_status(int chain_id);
++#endif
++
++#if defined(CONFIG_ARCH_OMAP1) && defined(CONFIG_FB_OMAP)
++#include <mach/lcd_dma.h>
++#else
++static inline int omap_lcd_dma_running(void)
++{
++      return 0;
++}
++#endif
++
++#endif /* __ASM_ARCH_DMA_H */
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/dmtimer.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/dmtimer.h 2010-11-05 17:36:26.173000001 +0100
+@@ -0,0 +1,84 @@
++/*
++ * arch/arm/plat-omap/include/mach/dmtimer.h
++ *
++ * OMAP Dual-Mode Timers
++ *
++ * Copyright (C) 2005 Nokia Corporation
++ * Author: Lauri Leukkunen <lauri.leukkunen@nokia.com>
++ * PWM and clock framwork support by Timo Teras.
++ *
++ * This program is free software; you can redistribute it and/or modify it
++ * under the terms of the GNU General Public License as published by the
++ * Free Software Foundation; either version 2 of the License, or (at your
++ * option) any later version.
++ *
++ * THIS SOFTWARE IS PROVIDED ``AS IS'' AND ANY EXPRESS OR IMPLIED
++ * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
++ * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN
++ * NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
++ * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
++ * ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
++ * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
++ * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
++ *
++ * You should have received a copy of the  GNU General Public License along
++ * with this program; if not, write  to the Free Software Foundation, Inc.,
++ * 675 Mass Ave, Cambridge, MA 02139, USA.
++ */
++
++#ifndef __ASM_ARCH_DMTIMER_H
++#define __ASM_ARCH_DMTIMER_H
++
++/* clock sources */
++#define OMAP_TIMER_SRC_SYS_CLK                        0x00
++#define OMAP_TIMER_SRC_32_KHZ                 0x01
++#define OMAP_TIMER_SRC_EXT_CLK                        0x02
++
++/* timer interrupt enable bits */
++#define OMAP_TIMER_INT_CAPTURE                        (1 << 2)
++#define OMAP_TIMER_INT_OVERFLOW                       (1 << 1)
++#define OMAP_TIMER_INT_MATCH                  (1 << 0)
++
++/* trigger types */
++#define OMAP_TIMER_TRIGGER_NONE                       0x00
++#define OMAP_TIMER_TRIGGER_OVERFLOW           0x01
++#define OMAP_TIMER_TRIGGER_OVERFLOW_AND_COMPARE       0x02
++
++struct omap_dm_timer;
++struct clk;
++
++int omap_dm_timer_init(void);
++
++struct omap_dm_timer *omap_dm_timer_request(void);
++struct omap_dm_timer *omap_dm_timer_request_specific(int timer_id);
++void omap_dm_timer_free(struct omap_dm_timer *timer);
++void omap_dm_timer_enable(struct omap_dm_timer *timer);
++void omap_dm_timer_disable(struct omap_dm_timer *timer);
++
++int omap_dm_timer_get_irq(struct omap_dm_timer *timer);
++
++u32 omap_dm_timer_modify_idlect_mask(u32 inputmask);
++struct clk *omap_dm_timer_get_fclk(struct omap_dm_timer *timer);
++
++void omap_dm_timer_trigger(struct omap_dm_timer *timer);
++void omap_dm_timer_start(struct omap_dm_timer *timer);
++void omap_dm_timer_stop(struct omap_dm_timer *timer);
++
++int omap_dm_timer_set_source(struct omap_dm_timer *timer, int source);
++void omap_dm_timer_set_load(struct omap_dm_timer *timer, int autoreload, unsigned int value);
++void omap_dm_timer_set_load_start(struct omap_dm_timer *timer, int autoreload, unsigned int value);
++void omap_dm_timer_set_match(struct omap_dm_timer *timer, int enable, unsigned int match);
++void omap_dm_timer_set_pwm(struct omap_dm_timer *timer, int def_on, int toggle, int trigger);
++void omap_dm_timer_set_prescaler(struct omap_dm_timer *timer, int prescaler);
++
++void omap_dm_timer_set_int_enable(struct omap_dm_timer *timer, unsigned int value);
++
++unsigned int omap_dm_timer_read_status(struct omap_dm_timer *timer);
++void omap_dm_timer_write_status(struct omap_dm_timer *timer, unsigned int value);
++unsigned int omap_dm_timer_read_counter(struct omap_dm_timer *timer);
++void omap_dm_timer_write_counter(struct omap_dm_timer *timer, unsigned int value);
++
++int omap_dm_timers_active(void);
++
++
++#endif /* __ASM_ARCH_DMTIMER_H */
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/dsp_common.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/dsp_common.h      2010-11-05 17:36:26.173000001 +0100
+@@ -0,0 +1,40 @@
++/*
++ * This file is part of OMAP DSP driver (DSP Gateway version 3.3.1)
++ *
++ * Copyright (C) 2004-2006 Nokia Corporation. All rights reserved.
++ *
++ * Contact: Toshihiro Kobayashi <toshihiro.kobayashi@nokia.com>
++ *
++ * This program is free software; you can redistribute it and/or
++ * modify it under the terms of the GNU General Public License
++ * version 2 as published by the Free Software Foundation.
++ *
++ * This program is distributed in the hope that it will be useful, but
++ * WITHOUT ANY WARRANTY; without even the implied warranty of
++ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
++ * General Public License for more details.
++ *
++ * You should have received a copy of the GNU General Public License
++ * along with this program; if not, write to the Free Software
++ * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA
++ * 02110-1301 USA
++ *
++ */
++
++#ifndef ASM_ARCH_DSP_COMMON_H
++#define ASM_ARCH_DSP_COMMON_H
++
++#if defined(CONFIG_ARCH_OMAP1) && defined(CONFIG_OMAP_MMU_FWK)
++extern void omap_dsp_request_mpui(void);
++extern void omap_dsp_release_mpui(void);
++extern int omap_dsp_request_mem(void);
++extern int omap_dsp_release_mem(void);
++#else
++static inline int omap_dsp_request_mem(void)
++{
++      return 0;
++}
++#define omap_dsp_release_mem()        do {} while (0)
++#endif
++
++#endif /* ASM_ARCH_DSP_COMMON_H */
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/fpga.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/fpga.h    2010-11-05 17:36:26.173000001 +0100
+@@ -0,0 +1,197 @@
++/*
++ * arch/arm/plat-omap/include/mach/fpga.h
++ *
++ * Interrupt handler for OMAP-1510 FPGA
++ *
++ * Copyright (C) 2001 RidgeRun, Inc.
++ * Author: Greg Lonnon <glonnon@ridgerun.com>
++ *
++ * Copyright (C) 2002 MontaVista Software, Inc.
++ *
++ * Separated FPGA interrupts from innovator1510.c and cleaned up for 2.6
++ * Copyright (C) 2004 Nokia Corporation by Tony Lindrgen <tony@atomide.com>
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License version 2 as
++ * published by the Free Software Foundation.
++ */
++
++#ifndef __ASM_ARCH_OMAP_FPGA_H
++#define __ASM_ARCH_OMAP_FPGA_H
++
++#if defined(CONFIG_MACH_OMAP_INNOVATOR) && defined(CONFIG_ARCH_OMAP15XX)
++extern void omap1510_fpga_init_irq(void);
++#else
++#define omap1510_fpga_init_irq()      (0)
++#endif
++
++#define fpga_read(reg)                        __raw_readb(reg)
++#define fpga_write(val, reg)          __raw_writeb(val, reg)
++
++/*
++ * ---------------------------------------------------------------------------
++ *  H2/P2 Debug board FPGA
++ * ---------------------------------------------------------------------------
++ */
++/* maps in the FPGA registers and the ETHR registers */
++#define H2P2_DBG_FPGA_BASE            IOMEM(0xE8000000)       /* VA */
++#define H2P2_DBG_FPGA_SIZE            SZ_4K                   /* SIZE */
++#define H2P2_DBG_FPGA_START           0x04000000              /* PA */
++
++#define H2P2_DBG_FPGA_ETHR_START      (H2P2_DBG_FPGA_START + 0x300)
++#define H2P2_DBG_FPGA_FPGA_REV                (H2P2_DBG_FPGA_BASE + 0x10)     /* FPGA Revision */
++#define H2P2_DBG_FPGA_BOARD_REV               (H2P2_DBG_FPGA_BASE + 0x12)     /* Board Revision */
++#define H2P2_DBG_FPGA_GPIO            (H2P2_DBG_FPGA_BASE + 0x14)     /* GPIO outputs */
++#define H2P2_DBG_FPGA_LEDS            (H2P2_DBG_FPGA_BASE + 0x16)     /* LEDs outputs */
++#define H2P2_DBG_FPGA_MISC_INPUTS     (H2P2_DBG_FPGA_BASE + 0x18)     /* Misc inputs */
++#define H2P2_DBG_FPGA_LAN_STATUS      (H2P2_DBG_FPGA_BASE + 0x1A)     /* LAN Status line */
++#define H2P2_DBG_FPGA_LAN_RESET               (H2P2_DBG_FPGA_BASE + 0x1C)     /* LAN Reset line */
++
++/* NOTE:  most boards don't have a static mapping for the FPGA ... */
++struct h2p2_dbg_fpga {
++      /* offset 0x00 */
++      u16             smc91x[8];
++      /* offset 0x10 */
++      u16             fpga_rev;
++      u16             board_rev;
++      u16             gpio_outputs;
++      u16             leds;
++      /* offset 0x18 */
++      u16             misc_inputs;
++      u16             lan_status;
++      u16             lan_reset;
++      u16             reserved0;
++      /* offset 0x20 */
++      u16             ps2_data;
++      u16             ps2_ctrl;
++      /* plus also 4 rs232 ports ... */
++};
++
++/* LEDs definition on debug board (16 LEDs, all physically green) */
++#define H2P2_DBG_FPGA_LED_GREEN               (1 << 15)
++#define H2P2_DBG_FPGA_LED_AMBER               (1 << 14)
++#define H2P2_DBG_FPGA_LED_RED         (1 << 13)
++#define H2P2_DBG_FPGA_LED_BLUE                (1 << 12)
++/*  cpu0 load-meter LEDs */
++#define H2P2_DBG_FPGA_LOAD_METER      (1 << 0)        // A bit of fun on our board ...
++#define H2P2_DBG_FPGA_LOAD_METER_SIZE 11
++#define H2P2_DBG_FPGA_LOAD_METER_MASK ((1 << H2P2_DBG_FPGA_LOAD_METER_SIZE) - 1)
++
++#define H2P2_DBG_FPGA_P2_LED_TIMER            (1 << 0)
++#define H2P2_DBG_FPGA_P2_LED_IDLE             (1 << 1)
++
++/*
++ * ---------------------------------------------------------------------------
++ *  OMAP-1510 FPGA
++ * ---------------------------------------------------------------------------
++ */
++#define OMAP1510_FPGA_BASE            IOMEM(0xE8000000)       /* VA */
++#define OMAP1510_FPGA_SIZE            SZ_4K
++#define OMAP1510_FPGA_START           0x08000000              /* PA */
++
++/* Revision */
++#define OMAP1510_FPGA_REV_LOW                 (OMAP1510_FPGA_BASE + 0x0)
++#define OMAP1510_FPGA_REV_HIGH                        (OMAP1510_FPGA_BASE + 0x1)
++
++#define OMAP1510_FPGA_LCD_PANEL_CONTROL               (OMAP1510_FPGA_BASE + 0x2)
++#define OMAP1510_FPGA_LED_DIGIT                       (OMAP1510_FPGA_BASE + 0x3)
++#define INNOVATOR_FPGA_HID_SPI                        (OMAP1510_FPGA_BASE + 0x4)
++#define OMAP1510_FPGA_POWER                   (OMAP1510_FPGA_BASE + 0x5)
++
++/* Interrupt status */
++#define OMAP1510_FPGA_ISR_LO                  (OMAP1510_FPGA_BASE + 0x6)
++#define OMAP1510_FPGA_ISR_HI                  (OMAP1510_FPGA_BASE + 0x7)
++
++/* Interrupt mask */
++#define OMAP1510_FPGA_IMR_LO                  (OMAP1510_FPGA_BASE + 0x8)
++#define OMAP1510_FPGA_IMR_HI                  (OMAP1510_FPGA_BASE + 0x9)
++
++/* Reset registers */
++#define OMAP1510_FPGA_HOST_RESET              (OMAP1510_FPGA_BASE + 0xa)
++#define OMAP1510_FPGA_RST                     (OMAP1510_FPGA_BASE + 0xb)
++
++#define OMAP1510_FPGA_AUDIO                   (OMAP1510_FPGA_BASE + 0xc)
++#define OMAP1510_FPGA_DIP                     (OMAP1510_FPGA_BASE + 0xe)
++#define OMAP1510_FPGA_FPGA_IO                 (OMAP1510_FPGA_BASE + 0xf)
++#define OMAP1510_FPGA_UART1                   (OMAP1510_FPGA_BASE + 0x14)
++#define OMAP1510_FPGA_UART2                   (OMAP1510_FPGA_BASE + 0x15)
++#define OMAP1510_FPGA_OMAP1510_STATUS         (OMAP1510_FPGA_BASE + 0x16)
++#define OMAP1510_FPGA_BOARD_REV                       (OMAP1510_FPGA_BASE + 0x18)
++#define OMAP1510P1_PPT_DATA                   (OMAP1510_FPGA_BASE + 0x100)
++#define OMAP1510P1_PPT_STATUS                 (OMAP1510_FPGA_BASE + 0x101)
++#define OMAP1510P1_PPT_CONTROL                        (OMAP1510_FPGA_BASE + 0x102)
++
++#define OMAP1510_FPGA_TOUCHSCREEN             (OMAP1510_FPGA_BASE + 0x204)
++
++#define INNOVATOR_FPGA_INFO                   (OMAP1510_FPGA_BASE + 0x205)
++#define INNOVATOR_FPGA_LCD_BRIGHT_LO          (OMAP1510_FPGA_BASE + 0x206)
++#define INNOVATOR_FPGA_LCD_BRIGHT_HI          (OMAP1510_FPGA_BASE + 0x207)
++#define INNOVATOR_FPGA_LED_GRN_LO             (OMAP1510_FPGA_BASE + 0x208)
++#define INNOVATOR_FPGA_LED_GRN_HI             (OMAP1510_FPGA_BASE + 0x209)
++#define INNOVATOR_FPGA_LED_RED_LO             (OMAP1510_FPGA_BASE + 0x20a)
++#define INNOVATOR_FPGA_LED_RED_HI             (OMAP1510_FPGA_BASE + 0x20b)
++#define INNOVATOR_FPGA_CAM_USB_CONTROL                (OMAP1510_FPGA_BASE + 0x20c)
++#define INNOVATOR_FPGA_EXP_CONTROL            (OMAP1510_FPGA_BASE + 0x20d)
++#define INNOVATOR_FPGA_ISR2                   (OMAP1510_FPGA_BASE + 0x20e)
++#define INNOVATOR_FPGA_IMR2                   (OMAP1510_FPGA_BASE + 0x210)
++
++#define OMAP1510_FPGA_ETHR_START              (OMAP1510_FPGA_START + 0x300)
++
++/*
++ * Power up Giga UART driver, turn on HID clock.
++ * Turn off BT power, since we're not using it and it
++ * draws power.
++ */
++#define OMAP1510_FPGA_RESET_VALUE             0x42
++
++#define OMAP1510_FPGA_PCR_IF_PD0              (1 << 7)
++#define OMAP1510_FPGA_PCR_COM2_EN             (1 << 6)
++#define OMAP1510_FPGA_PCR_COM1_EN             (1 << 5)
++#define OMAP1510_FPGA_PCR_EXP_PD0             (1 << 4)
++#define OMAP1510_FPGA_PCR_EXP_PD1             (1 << 3)
++#define OMAP1510_FPGA_PCR_48MHZ_CLK           (1 << 2)
++#define OMAP1510_FPGA_PCR_4MHZ_CLK            (1 << 1)
++#define OMAP1510_FPGA_PCR_RSRVD_BIT0          (1 << 0)
++
++/*
++ * Innovator/OMAP1510 FPGA HID register bit definitions
++ */
++#define OMAP1510_FPGA_HID_SCLK        (1<<0)  /* output */
++#define OMAP1510_FPGA_HID_MOSI        (1<<1)  /* output */
++#define OMAP1510_FPGA_HID_nSS (1<<2)  /* output 0/1 chip idle/select */
++#define OMAP1510_FPGA_HID_nHSUS       (1<<3)  /* output 0/1 host active/suspended */
++#define OMAP1510_FPGA_HID_MISO        (1<<4)  /* input */
++#define OMAP1510_FPGA_HID_ATN (1<<5)  /* input  0/1 chip idle/ATN */
++#define OMAP1510_FPGA_HID_rsrvd       (1<<6)
++#define OMAP1510_FPGA_HID_RESETn (1<<7)       /* output - 0/1 USAR reset/run */
++
++/* The FPGA IRQ is cascaded through GPIO_13 */
++#define OMAP1510_INT_FPGA             (IH_GPIO_BASE + 13)
++
++/* IRQ Numbers for interrupts muxed through the FPGA */
++#define OMAP1510_INT_FPGA_ATN         (OMAP_FPGA_IRQ_BASE + 0)
++#define OMAP1510_INT_FPGA_ACK         (OMAP_FPGA_IRQ_BASE + 1)
++#define OMAP1510_INT_FPGA2            (OMAP_FPGA_IRQ_BASE + 2)
++#define OMAP1510_INT_FPGA3            (OMAP_FPGA_IRQ_BASE + 3)
++#define OMAP1510_INT_FPGA4            (OMAP_FPGA_IRQ_BASE + 4)
++#define OMAP1510_INT_FPGA5            (OMAP_FPGA_IRQ_BASE + 5)
++#define OMAP1510_INT_FPGA6            (OMAP_FPGA_IRQ_BASE + 6)
++#define OMAP1510_INT_FPGA7            (OMAP_FPGA_IRQ_BASE + 7)
++#define OMAP1510_INT_FPGA8            (OMAP_FPGA_IRQ_BASE + 8)
++#define OMAP1510_INT_FPGA9            (OMAP_FPGA_IRQ_BASE + 9)
++#define OMAP1510_INT_FPGA10           (OMAP_FPGA_IRQ_BASE + 10)
++#define OMAP1510_INT_FPGA11           (OMAP_FPGA_IRQ_BASE + 11)
++#define OMAP1510_INT_FPGA12           (OMAP_FPGA_IRQ_BASE + 12)
++#define OMAP1510_INT_ETHER            (OMAP_FPGA_IRQ_BASE + 13)
++#define OMAP1510_INT_FPGAUART1                (OMAP_FPGA_IRQ_BASE + 14)
++#define OMAP1510_INT_FPGAUART2                (OMAP_FPGA_IRQ_BASE + 15)
++#define OMAP1510_INT_FPGA_TS          (OMAP_FPGA_IRQ_BASE + 16)
++#define OMAP1510_INT_FPGA17           (OMAP_FPGA_IRQ_BASE + 17)
++#define OMAP1510_INT_FPGA_CAM         (OMAP_FPGA_IRQ_BASE + 18)
++#define OMAP1510_INT_FPGA_RTC_A               (OMAP_FPGA_IRQ_BASE + 19)
++#define OMAP1510_INT_FPGA_RTC_B               (OMAP_FPGA_IRQ_BASE + 20)
++#define OMAP1510_INT_FPGA_CD          (OMAP_FPGA_IRQ_BASE + 21)
++#define OMAP1510_INT_FPGA22           (OMAP_FPGA_IRQ_BASE + 22)
++#define OMAP1510_INT_FPGA23           (OMAP_FPGA_IRQ_BASE + 23)
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/gpio.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/gpio.h    2010-11-05 17:36:26.173000001 +0100
+@@ -0,0 +1,129 @@
++/*
++ * arch/arm/plat-omap/include/mach/gpio.h
++ *
++ * OMAP GPIO handling defines and functions
++ *
++ * Copyright (C) 2003-2005 Nokia Corporation
++ *
++ * Written by Juha Yrjölä <juha.yrjola@nokia.com>
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License as published by
++ * the Free Software Foundation; either version 2 of the License, or
++ * (at your option) any later version.
++ *
++ * This program is distributed in the hope that it will be useful,
++ * but WITHOUT ANY WARRANTY; without even the implied warranty of
++ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
++ * GNU General Public License for more details.
++ *
++ * You should have received a copy of the GNU General Public License
++ * along with this program; if not, write to the Free Software
++ * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA
++ *
++ */
++
++#ifndef __ASM_ARCH_OMAP_GPIO_H
++#define __ASM_ARCH_OMAP_GPIO_H
++
++#include <linux/io.h>
++#include <mach/irqs.h>
++
++#define OMAP1_MPUIO_BASE                      0xfffb5000
++
++#if (defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850))
++
++#define OMAP_MPUIO_INPUT_LATCH                0x00
++#define OMAP_MPUIO_OUTPUT             0x02
++#define OMAP_MPUIO_IO_CNTL            0x04
++#define OMAP_MPUIO_KBR_LATCH          0x08
++#define OMAP_MPUIO_KBC                        0x0a
++#define OMAP_MPUIO_GPIO_EVENT_MODE    0x0c
++#define OMAP_MPUIO_GPIO_INT_EDGE      0x0e
++#define OMAP_MPUIO_KBD_INT            0x10
++#define OMAP_MPUIO_GPIO_INT           0x12
++#define OMAP_MPUIO_KBD_MASKIT         0x14
++#define OMAP_MPUIO_GPIO_MASKIT                0x16
++#define OMAP_MPUIO_GPIO_DEBOUNCING    0x18
++#define OMAP_MPUIO_LATCH              0x1a
++#else
++#define OMAP_MPUIO_INPUT_LATCH                0x00
++#define OMAP_MPUIO_OUTPUT             0x04
++#define OMAP_MPUIO_IO_CNTL            0x08
++#define OMAP_MPUIO_KBR_LATCH          0x10
++#define OMAP_MPUIO_KBC                        0x14
++#define OMAP_MPUIO_GPIO_EVENT_MODE    0x18
++#define OMAP_MPUIO_GPIO_INT_EDGE      0x1c
++#define OMAP_MPUIO_KBD_INT            0x20
++#define OMAP_MPUIO_GPIO_INT           0x24
++#define OMAP_MPUIO_KBD_MASKIT         0x28
++#define OMAP_MPUIO_GPIO_MASKIT                0x2c
++#define OMAP_MPUIO_GPIO_DEBOUNCING    0x30
++#define OMAP_MPUIO_LATCH              0x34
++#endif
++
++#define OMAP34XX_NR_GPIOS             6
++
++#define OMAP_MPUIO(nr)                (OMAP_MAX_GPIO_LINES + (nr))
++#define OMAP_GPIO_IS_MPUIO(nr)        ((nr) >= OMAP_MAX_GPIO_LINES)
++
++#define OMAP_GPIO_IRQ(nr)     (OMAP_GPIO_IS_MPUIO(nr) ? \
++                               IH_MPUIO_BASE + ((nr) & 0x0f) : \
++                               IH_GPIO_BASE + (nr))
++
++extern int omap_gpio_init(void);      /* Call from board init only */
++extern void omap2_gpio_prepare_for_retention(void);
++extern void omap2_gpio_resume_after_retention(void);
++extern void omap_set_gpio_debounce(int gpio, int enable);
++extern void omap_set_gpio_debounce_time(int gpio, int enable);
++extern void omap_gpio_save_context(void);
++extern void omap_gpio_restore_context(void);
++/*-------------------------------------------------------------------------*/
++
++/* Wrappers for "new style" GPIO calls, using the new infrastructure
++ * which lets us plug in FPGA, I2C, and other implementations.
++ * *
++ * The original OMAP-specfic calls should eventually be removed.
++ */
++
++#include <linux/errno.h>
++#include <asm-generic/gpio.h>
++
++static inline int gpio_get_value(unsigned gpio)
++{
++      return __gpio_get_value(gpio);
++}
++
++static inline void gpio_set_value(unsigned gpio, int value)
++{
++      __gpio_set_value(gpio, value);
++}
++
++static inline int gpio_cansleep(unsigned gpio)
++{
++      return __gpio_cansleep(gpio);
++}
++
++static inline int gpio_to_irq(unsigned gpio)
++{
++      return __gpio_to_irq(gpio);
++}
++
++static inline int irq_to_gpio(unsigned irq)
++{
++      int tmp;
++
++      /* omap1 SOC mpuio */
++      if (cpu_class_is_omap1() && (irq < (IH_MPUIO_BASE + 16)))
++              return (irq - IH_MPUIO_BASE) + OMAP_MAX_GPIO_LINES;
++
++      /* SOC gpio */
++      tmp = irq - IH_GPIO_BASE;
++      if (tmp < OMAP_MAX_GPIO_LINES)
++              return tmp;
++
++      /* we don't supply reverse mappings for non-SOC gpios */
++      return -EIO;
++}
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/gpio-switch.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/gpio-switch.h     2010-11-05 17:36:26.174000001 +0100
+@@ -0,0 +1,54 @@
++/*
++ * GPIO switch definitions
++ *
++ * Copyright (C) 2006 Nokia Corporation
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License version 2 as
++ * published by the Free Software Foundation.
++ */
++
++#ifndef __ASM_ARCH_OMAP_GPIO_SWITCH_H
++#define __ASM_ARCH_OMAP_GPIO_SWITCH_H
++
++#include <linux/types.h>
++
++/* Cover:
++ *    high -> closed
++ *    low  -> open
++ * Connection:
++ *    high -> connected
++ *    low  -> disconnected
++ * Activity:
++ *    high -> active
++ *    low  -> inactive
++ *
++ */
++#define OMAP_GPIO_SWITCH_TYPE_COVER           0x0000
++#define OMAP_GPIO_SWITCH_TYPE_CONNECTION      0x0001
++#define OMAP_GPIO_SWITCH_TYPE_ACTIVITY                0x0002
++#define OMAP_GPIO_SWITCH_FLAG_INVERTED                0x0001
++#define OMAP_GPIO_SWITCH_FLAG_OUTPUT          0x0002
++
++struct omap_gpio_switch {
++      const char *name;
++      s16 gpio;
++      unsigned flags:4;
++      unsigned type:4;
++
++      /* Time in ms to debounce when transitioning from
++       * inactive state to active state. */
++      u16 debounce_rising;
++      /* Same for transition from active to inactive state. */
++      u16 debounce_falling;
++
++      /* notify board-specific code about state changes */
++      void (* notify)(void *data, int state);
++      void *notify_data;
++};
++
++/* Call at init time only */
++extern void omap_register_gpio_switches(const struct omap_gpio_switch *tbl,
++                                      int count);
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/gpmc.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/gpmc.h    2010-11-05 17:36:26.174000001 +0100
+@@ -0,0 +1,115 @@
++/*
++ * General-Purpose Memory Controller for OMAP2
++ *
++ * Copyright (C) 2005-2006 Nokia Corporation
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License version 2 as
++ * published by the Free Software Foundation.
++ */
++
++#ifndef __OMAP2_GPMC_H
++#define __OMAP2_GPMC_H
++
++/* Maximum Number of Chip Selects */
++#define GPMC_CS_NUM           8
++
++#define GPMC_CS_CONFIG1               0x00
++#define GPMC_CS_CONFIG2               0x04
++#define GPMC_CS_CONFIG3               0x08
++#define GPMC_CS_CONFIG4               0x0c
++#define GPMC_CS_CONFIG5               0x10
++#define GPMC_CS_CONFIG6               0x14
++#define GPMC_CS_CONFIG7               0x18
++#define GPMC_CS_NAND_COMMAND  0x1c
++#define GPMC_CS_NAND_ADDRESS  0x20
++#define GPMC_CS_NAND_DATA     0x24
++
++#define GPMC_CONFIG           0x50
++#define GPMC_STATUS           0x54
++
++#define GPMC_CONFIG1_WRAPBURST_SUPP     (1 << 31)
++#define GPMC_CONFIG1_READMULTIPLE_SUPP  (1 << 30)
++#define GPMC_CONFIG1_READTYPE_ASYNC     (0 << 29)
++#define GPMC_CONFIG1_READTYPE_SYNC      (1 << 29)
++#define GPMC_CONFIG1_WRITEMULTIPLE_SUPP (1 << 28)
++#define GPMC_CONFIG1_WRITETYPE_ASYNC    (0 << 27)
++#define GPMC_CONFIG1_WRITETYPE_SYNC     (1 << 27)
++#define GPMC_CONFIG1_CLKACTIVATIONTIME(val) ((val & 3) << 25)
++#define GPMC_CONFIG1_PAGE_LEN(val)      ((val & 3) << 23)
++#define GPMC_CONFIG1_WAIT_READ_MON      (1 << 22)
++#define GPMC_CONFIG1_WAIT_WRITE_MON     (1 << 21)
++#define GPMC_CONFIG1_WAIT_MON_IIME(val) ((val & 3) << 18)
++#define GPMC_CONFIG1_WAIT_PIN_SEL(val)  ((val & 3) << 16)
++#define GPMC_CONFIG1_DEVICESIZE(val)    ((val & 3) << 12)
++#define GPMC_CONFIG1_DEVICESIZE_16      GPMC_CONFIG1_DEVICESIZE(1)
++#define GPMC_CONFIG1_DEVICETYPE(val)    ((val & 3) << 10)
++#define GPMC_CONFIG1_DEVICETYPE_NOR     GPMC_CONFIG1_DEVICETYPE(0)
++#define GPMC_CONFIG1_DEVICETYPE_NAND    GPMC_CONFIG1_DEVICETYPE(2)
++#define GPMC_CONFIG1_MUXADDDATA         (1 << 9)
++#define GPMC_CONFIG1_TIME_PARA_GRAN     (1 << 4)
++#define GPMC_CONFIG1_FCLK_DIV(val)      (val & 3)
++#define GPMC_CONFIG1_FCLK_DIV2          (GPMC_CONFIG1_FCLK_DIV(1))
++#define GPMC_CONFIG1_FCLK_DIV3          (GPMC_CONFIG1_FCLK_DIV(2))
++#define GPMC_CONFIG1_FCLK_DIV4          (GPMC_CONFIG1_FCLK_DIV(3))
++#define GPMC_CONFIG7_CSVALID          (1 << 6)
++
++/*
++ * Note that all values in this struct are in nanoseconds, while
++ * the register values are in gpmc_fck cycles.
++ */
++struct gpmc_timings {
++      /* Minimum clock period for synchronous mode */
++      u16 sync_clk;
++
++      /* Chip-select signal timings corresponding to GPMC_CS_CONFIG2 */
++      u16 cs_on;              /* Assertion time */
++      u16 cs_rd_off;          /* Read deassertion time */
++      u16 cs_wr_off;          /* Write deassertion time */
++
++      /* ADV signal timings corresponding to GPMC_CONFIG3 */
++      u16 adv_on;             /* Assertion time */
++      u16 adv_rd_off;         /* Read deassertion time */
++      u16 adv_wr_off;         /* Write deassertion time */
++
++      /* WE signals timings corresponding to GPMC_CONFIG4 */
++      u16 we_on;              /* WE assertion time */
++      u16 we_off;             /* WE deassertion time */
++
++      /* OE signals timings corresponding to GPMC_CONFIG4 */
++      u16 oe_on;              /* OE assertion time */
++      u16 oe_off;             /* OE deassertion time */
++
++      /* Access time and cycle time timings corresponding to GPMC_CONFIG5 */
++      u16 page_burst_access;  /* Multiple access word delay */
++      u16 access;             /* Start-cycle to first data valid delay */
++      u16 rd_cycle;           /* Total read cycle time */
++      u16 wr_cycle;           /* Total write cycle time */
++
++      /* The following are only on OMAP3430 */
++      u16 wr_access;          /* WRACCESSTIME */
++      u16 wr_data_mux_bus;    /* WRDATAONADMUXBUS */
++};
++
++extern unsigned int gpmc_ns_to_ticks(unsigned int time_ns);
++extern unsigned int gpmc_ticks_to_ns(unsigned int ticks);
++extern unsigned int gpmc_round_ns_to_ticks(unsigned int time_ns);
++extern unsigned long gpmc_get_fclk_period(void);
++
++extern void gpmc_cs_write_reg(int cs, int idx, u32 val);
++extern u32 gpmc_cs_read_reg(int cs, int idx);
++extern int gpmc_cs_calc_divider(int cs, unsigned int sync_clk);
++extern int gpmc_cs_set_timings(int cs, const struct gpmc_timings *t);
++extern int gpmc_cs_request(int cs, unsigned long size, unsigned long *base);
++extern void gpmc_cs_free(int cs);
++extern int gpmc_cs_set_reserved(int cs, int reserved);
++extern int gpmc_cs_reserved(int cs);
++extern int gpmc_prefetch_enable(int cs, int dma_mode,
++                                      unsigned int u32_count, int is_write);
++extern void gpmc_prefetch_reset(void);
++extern int gpmc_prefetch_status(void);
++extern void omap3_gpmc_save_context(void);
++extern void omap3_gpmc_restore_context(void);
++extern void __init gpmc_init(void);
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/gpmc-smc91x.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/gpmc-smc91x.h     2010-11-05 17:36:26.174000001 +0100
+@@ -0,0 +1,42 @@
++/*
++ * arch/arm/plat-omap/include/mach/gpmc-smc91x.h
++ *
++ * Copyright (C) 2009 Nokia Corporation
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License version 2 as
++ * published by the Free Software Foundation.
++ */
++
++#ifndef __ASM_ARCH_OMAP_GPMC_SMC91X_H__
++
++#define GPMC_TIMINGS_SMC91C96 (1 << 4)
++#define GPMC_MUX_ADD_DATA     (1 << 5) /* GPMC_CONFIG1_MUXADDDATA */
++#define GPMC_READ_MON         (1 << 6) /* GPMC_CONFIG1_WAIT_READ_MON */
++#define GPMC_WRITE_MON                (1 << 7) /* GPMC_CONFIG1_WAIT_WRITE_MON */
++
++struct omap_smc91x_platform_data {
++      int     cs;
++      int     gpio_irq;
++      int     gpio_pwrdwn;
++      int     gpio_reset;
++      int     wait_pin;       /* Optional GPMC_CONFIG1_WAITPINSELECT */
++      u32     flags;
++      int     (*retime)(void);
++};
++
++#if defined(CONFIG_SMC91X) || \
++      defined(CONFIG_SMC91X_MODULE)
++
++extern void gpmc_smc91x_init(struct omap_smc91x_platform_data *d);
++
++#else
++
++#define board_smc91x_data     NULL
++
++static inline void gpmc_smc91x_init(struct omap_smc91x_platform_data *d)
++{
++}
++
++#endif
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/hardware.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/hardware.h        2010-11-05 17:36:26.174000001 +0100
+@@ -0,0 +1,290 @@
++/*
++ * arch/arm/plat-omap/include/mach/hardware.h
++ *
++ * Hardware definitions for TI OMAP processors and boards
++ *
++ * NOTE: Please put device driver specific defines into a separate header
++ *     file for each driver.
++ *
++ * Copyright (C) 2001 RidgeRun, Inc.
++ * Author: RidgeRun, Inc. Greg Lonnon <glonnon@ridgerun.com>
++ *
++ * Reorganized for Linux-2.6 by Tony Lindgren <tony@atomide.com>
++ *                          and Dirk Behme <dirk.behme@de.bosch.com>
++ *
++ * This program is free software; you can redistribute it and/or modify it
++ * under the terms of the GNU General Public License as published by the
++ * Free Software Foundation; either version 2 of the License, or (at your
++ * option) any later version.
++ *
++ * THIS SOFTWARE IS PROVIDED ``AS IS'' AND ANY EXPRESS OR IMPLIED
++ * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
++ * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN
++ * NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
++ * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
++ * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF
++ * USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
++ * ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
++ * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
++ * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
++ *
++ * You should have received a copy of the GNU General Public License along
++ * with this program; if not, write to the Free Software Foundation, Inc.,
++ * 675 Mass Ave, Cambridge, MA 02139, USA.
++ */
++
++#ifndef __ASM_ARCH_OMAP_HARDWARE_H
++#define __ASM_ARCH_OMAP_HARDWARE_H
++
++#include <asm/sizes.h>
++#ifndef __ASSEMBLER__
++#include <asm/types.h>
++#include <plat/cpu.h>
++#endif
++#include <plat/serial.h>
++
++/*
++ * ---------------------------------------------------------------------------
++ * Common definitions for all OMAP processors
++ * NOTE: Put all processor or board specific parts to the special header
++ *     files.
++ * ---------------------------------------------------------------------------
++ */
++
++/*
++ * ----------------------------------------------------------------------------
++ * Timers
++ * ----------------------------------------------------------------------------
++ */
++#define OMAP_MPU_TIMER1_BASE  (0xfffec500)
++#define OMAP_MPU_TIMER2_BASE  (0xfffec600)
++#define OMAP_MPU_TIMER3_BASE  (0xfffec700)
++#define MPU_TIMER_FREE                (1 << 6)
++#define MPU_TIMER_CLOCK_ENABLE        (1 << 5)
++#define MPU_TIMER_AR          (1 << 1)
++#define MPU_TIMER_ST          (1 << 0)
++
++/*
++ * ----------------------------------------------------------------------------
++ * Clocks
++ * ----------------------------------------------------------------------------
++ */
++#define CLKGEN_REG_BASE               (0xfffece00)
++#define ARM_CKCTL             (CLKGEN_REG_BASE + 0x0)
++#define ARM_IDLECT1           (CLKGEN_REG_BASE + 0x4)
++#define ARM_IDLECT2           (CLKGEN_REG_BASE + 0x8)
++#define ARM_EWUPCT            (CLKGEN_REG_BASE + 0xC)
++#define ARM_RSTCT1            (CLKGEN_REG_BASE + 0x10)
++#define ARM_RSTCT2            (CLKGEN_REG_BASE + 0x14)
++#define ARM_SYSST             (CLKGEN_REG_BASE + 0x18)
++#define ARM_IDLECT3           (CLKGEN_REG_BASE + 0x24)
++
++#define CK_RATEF              1
++#define CK_IDLEF              2
++#define CK_ENABLEF            4
++#define CK_SELECTF            8
++#define SETARM_IDLE_SHIFT
++
++/* DPLL control registers */
++#define DPLL_CTL              (0xfffecf00)
++
++/* DSP clock control. Must use __raw_readw() and __raw_writew() with these */
++#define DSP_CONFIG_REG_BASE     IOMEM(0xe1008000)
++#define DSP_CKCTL             (DSP_CONFIG_REG_BASE + 0x0)
++#define DSP_IDLECT1           (DSP_CONFIG_REG_BASE + 0x4)
++#define DSP_IDLECT2           (DSP_CONFIG_REG_BASE + 0x8)
++#define DSP_RSTCT2            (DSP_CONFIG_REG_BASE + 0x14)
++
++/*
++ * ---------------------------------------------------------------------------
++ * UPLD
++ * ---------------------------------------------------------------------------
++ */
++#define ULPD_REG_BASE         (0xfffe0800)
++#define ULPD_IT_STATUS                (ULPD_REG_BASE + 0x14)
++#define ULPD_SETUP_ANALOG_CELL_3      (ULPD_REG_BASE + 0x24)
++#define ULPD_CLOCK_CTRL               (ULPD_REG_BASE + 0x30)
++#     define DIS_USB_PVCI_CLK         (1 << 5)        /* no USB/FAC synch */
++#     define USB_MCLK_EN              (1 << 4)        /* enable W4_USB_CLKO */
++#define ULPD_SOFT_REQ         (ULPD_REG_BASE + 0x34)
++#     define SOFT_UDC_REQ             (1 << 4)
++#     define SOFT_USB_CLK_REQ         (1 << 3)
++#     define SOFT_DPLL_REQ            (1 << 0)
++#define ULPD_DPLL_CTRL                (ULPD_REG_BASE + 0x3c)
++#define ULPD_STATUS_REQ               (ULPD_REG_BASE + 0x40)
++#define ULPD_APLL_CTRL                (ULPD_REG_BASE + 0x4c)
++#define ULPD_POWER_CTRL               (ULPD_REG_BASE + 0x50)
++#define ULPD_SOFT_DISABLE_REQ_REG     (ULPD_REG_BASE + 0x68)
++#     define DIS_MMC2_DPLL_REQ        (1 << 11)
++#     define DIS_MMC1_DPLL_REQ        (1 << 10)
++#     define DIS_UART3_DPLL_REQ       (1 << 9)
++#     define DIS_UART2_DPLL_REQ       (1 << 8)
++#     define DIS_UART1_DPLL_REQ       (1 << 7)
++#     define DIS_USB_HOST_DPLL_REQ    (1 << 6)
++#define ULPD_SDW_CLK_DIV_CTRL_SEL     (ULPD_REG_BASE + 0x74)
++#define ULPD_CAM_CLK_CTRL     (ULPD_REG_BASE + 0x7c)
++
++/*
++ * ---------------------------------------------------------------------------
++ * Watchdog timer
++ * ---------------------------------------------------------------------------
++ */
++
++/* Watchdog timer within the OMAP3.2 gigacell */
++#define OMAP_MPU_WATCHDOG_BASE        (0xfffec800)
++#define OMAP_WDT_TIMER                (OMAP_MPU_WATCHDOG_BASE + 0x0)
++#define OMAP_WDT_LOAD_TIM     (OMAP_MPU_WATCHDOG_BASE + 0x4)
++#define OMAP_WDT_READ_TIM     (OMAP_MPU_WATCHDOG_BASE + 0x4)
++#define OMAP_WDT_TIMER_MODE   (OMAP_MPU_WATCHDOG_BASE + 0x8)
++
++/*
++ * ---------------------------------------------------------------------------
++ * Interrupts
++ * ---------------------------------------------------------------------------
++ */
++#ifdef CONFIG_ARCH_OMAP1
++
++/*
++ * XXX: These probably want to be moved to arch/arm/mach-omap/omap1/irq.c
++ * or something similar.. -- PFM.
++ */
++
++#define OMAP_IH1_BASE         0xfffecb00
++#define OMAP_IH2_BASE         0xfffe0000
++
++#define OMAP_IH1_ITR          (OMAP_IH1_BASE + 0x00)
++#define OMAP_IH1_MIR          (OMAP_IH1_BASE + 0x04)
++#define OMAP_IH1_SIR_IRQ      (OMAP_IH1_BASE + 0x10)
++#define OMAP_IH1_SIR_FIQ      (OMAP_IH1_BASE + 0x14)
++#define OMAP_IH1_CONTROL      (OMAP_IH1_BASE + 0x18)
++#define OMAP_IH1_ILR0         (OMAP_IH1_BASE + 0x1c)
++#define OMAP_IH1_ISR          (OMAP_IH1_BASE + 0x9c)
++
++#define OMAP_IH2_ITR          (OMAP_IH2_BASE + 0x00)
++#define OMAP_IH2_MIR          (OMAP_IH2_BASE + 0x04)
++#define OMAP_IH2_SIR_IRQ      (OMAP_IH2_BASE + 0x10)
++#define OMAP_IH2_SIR_FIQ      (OMAP_IH2_BASE + 0x14)
++#define OMAP_IH2_CONTROL      (OMAP_IH2_BASE + 0x18)
++#define OMAP_IH2_ILR0         (OMAP_IH2_BASE + 0x1c)
++#define OMAP_IH2_ISR          (OMAP_IH2_BASE + 0x9c)
++
++#define IRQ_ITR_REG_OFFSET    0x00
++#define IRQ_MIR_REG_OFFSET    0x04
++#define IRQ_SIR_IRQ_REG_OFFSET        0x10
++#define IRQ_SIR_FIQ_REG_OFFSET        0x14
++#define IRQ_CONTROL_REG_OFFSET        0x18
++#define IRQ_ISR_REG_OFFSET    0x9c
++#define IRQ_ILR0_REG_OFFSET   0x1c
++#define IRQ_GMR_REG_OFFSET    0xa0
++
++#endif
++
++/*
++ * ----------------------------------------------------------------------------
++ * System control registers
++ * ----------------------------------------------------------------------------
++ */
++#define MOD_CONF_CTRL_0               0xfffe1080
++#define MOD_CONF_CTRL_1               0xfffe1110
++
++/*
++ * ----------------------------------------------------------------------------
++ * Pin multiplexing registers
++ * ----------------------------------------------------------------------------
++ */
++#define FUNC_MUX_CTRL_0               0xfffe1000
++#define FUNC_MUX_CTRL_1               0xfffe1004
++#define FUNC_MUX_CTRL_2               0xfffe1008
++#define COMP_MODE_CTRL_0      0xfffe100c
++#define FUNC_MUX_CTRL_3               0xfffe1010
++#define FUNC_MUX_CTRL_4               0xfffe1014
++#define FUNC_MUX_CTRL_5               0xfffe1018
++#define FUNC_MUX_CTRL_6               0xfffe101C
++#define FUNC_MUX_CTRL_7               0xfffe1020
++#define FUNC_MUX_CTRL_8               0xfffe1024
++#define FUNC_MUX_CTRL_9               0xfffe1028
++#define FUNC_MUX_CTRL_A               0xfffe102C
++#define FUNC_MUX_CTRL_B               0xfffe1030
++#define FUNC_MUX_CTRL_C               0xfffe1034
++#define FUNC_MUX_CTRL_D               0xfffe1038
++#define PULL_DWN_CTRL_0               0xfffe1040
++#define PULL_DWN_CTRL_1               0xfffe1044
++#define PULL_DWN_CTRL_2               0xfffe1048
++#define PULL_DWN_CTRL_3               0xfffe104c
++#define PULL_DWN_CTRL_4               0xfffe10ac
++
++/* OMAP-1610 specific multiplexing registers */
++#define FUNC_MUX_CTRL_E               0xfffe1090
++#define FUNC_MUX_CTRL_F               0xfffe1094
++#define FUNC_MUX_CTRL_10      0xfffe1098
++#define FUNC_MUX_CTRL_11      0xfffe109c
++#define FUNC_MUX_CTRL_12      0xfffe10a0
++#define PU_PD_SEL_0           0xfffe10b4
++#define PU_PD_SEL_1           0xfffe10b8
++#define PU_PD_SEL_2           0xfffe10bc
++#define PU_PD_SEL_3           0xfffe10c0
++#define PU_PD_SEL_4           0xfffe10c4
++
++/* Timer32K for 1610 and 1710*/
++#define OMAP_TIMER32K_BASE    0xFFFBC400
++
++/*
++ * ---------------------------------------------------------------------------
++ * TIPB bus interface
++ * ---------------------------------------------------------------------------
++ */
++#define TIPB_PUBLIC_CNTL_BASE         0xfffed300
++#define MPU_PUBLIC_TIPB_CNTL          (TIPB_PUBLIC_CNTL_BASE + 0x8)
++#define TIPB_PRIVATE_CNTL_BASE                0xfffeca00
++#define MPU_PRIVATE_TIPB_CNTL         (TIPB_PRIVATE_CNTL_BASE + 0x8)
++
++/*
++ * ----------------------------------------------------------------------------
++ * MPUI interface
++ * ----------------------------------------------------------------------------
++ */
++#define MPUI_BASE                     (0xfffec900)
++#define MPUI_CTRL                     (MPUI_BASE + 0x0)
++#define MPUI_DEBUG_ADDR                       (MPUI_BASE + 0x4)
++#define MPUI_DEBUG_DATA                       (MPUI_BASE + 0x8)
++#define MPUI_DEBUG_FLAG                       (MPUI_BASE + 0xc)
++#define MPUI_STATUS_REG                       (MPUI_BASE + 0x10)
++#define MPUI_DSP_STATUS                       (MPUI_BASE + 0x14)
++#define MPUI_DSP_BOOT_CONFIG          (MPUI_BASE + 0x18)
++#define MPUI_DSP_API_CONFIG           (MPUI_BASE + 0x1c)
++
++/*
++ * ----------------------------------------------------------------------------
++ * LED Pulse Generator
++ * ----------------------------------------------------------------------------
++ */
++#define OMAP_LPG1_BASE                        0xfffbd000
++#define OMAP_LPG2_BASE                        0xfffbd800
++#define OMAP_LPG1_LCR                 (OMAP_LPG1_BASE + 0x00)
++#define OMAP_LPG1_PMR                 (OMAP_LPG1_BASE + 0x04)
++#define OMAP_LPG2_LCR                 (OMAP_LPG2_BASE + 0x00)
++#define OMAP_LPG2_PMR                 (OMAP_LPG2_BASE + 0x04)
++
++/*
++ * ----------------------------------------------------------------------------
++ * Pulse-Width Light
++ * ----------------------------------------------------------------------------
++ */
++#define OMAP_PWL_BASE                 0xfffb5800
++#define OMAP_PWL_ENABLE                       (OMAP_PWL_BASE + 0x00)
++#define OMAP_PWL_CLK_ENABLE           (OMAP_PWL_BASE + 0x04)
++
++/*
++ * ---------------------------------------------------------------------------
++ * Processor specific defines
++ * ---------------------------------------------------------------------------
++ */
++
++#include <plat/omap7xx.h>
++#include <plat/omap1510.h>
++#include <plat/omap16xx.h>
++#include <plat/omap24xx.h>
++#include <plat/omap34xx.h>
++#include <plat/omap44xx.h>
++
++#endif        /* __ASM_ARCH_OMAP_HARDWARE_H */
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/hwa742.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/hwa742.h  2010-11-05 17:36:26.174000001 +0100
+@@ -0,0 +1,8 @@
++#ifndef _HWA742_H
++#define _HWA742_H
++
++struct hwa742_platform_data {
++      unsigned        te_connected:1;
++};
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/i2c.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/i2c.h     2010-11-05 17:36:26.174000001 +0100
+@@ -0,0 +1,39 @@
++/*
++ * Helper module for board specific I2C bus registration
++ *
++ * Copyright (C) 2009 Nokia Corporation.
++ *
++ * This program is free software; you can redistribute it and/or
++ * modify it under the terms of the GNU General Public License
++ * version 2 as published by the Free Software Foundation.
++ *
++ * This program is distributed in the hope that it will be useful, but
++ * WITHOUT ANY WARRANTY; without even the implied warranty of
++ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
++ * General Public License for more details.
++ *
++ * You should have received a copy of the GNU General Public License
++ * along with this program; if not, write to the Free Software
++ * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA
++ * 02110-1301 USA
++ *
++ */
++
++#include <linux/i2c.h>
++
++#if defined(CONFIG_I2C_OMAP) || defined(CONFIG_I2C_OMAP_MODULE)
++extern int omap_register_i2c_bus(int bus_id, u32 clkrate,
++                               struct i2c_board_info const *info,
++                               unsigned len);
++#else
++static inline int omap_register_i2c_bus(int bus_id, u32 clkrate,
++                               struct i2c_board_info const *info,
++                               unsigned len)
++{
++      return 0;
++}
++#endif
++
++int omap_plat_register_i2c_bus(int bus_id, u32 clkrate,
++                               struct i2c_board_info const *info,
++                               unsigned len);
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/io.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/io.h      2010-11-05 17:36:26.174000001 +0100
+@@ -0,0 +1,287 @@
++/*
++ * arch/arm/plat-omap/include/mach/io.h
++ *
++ * IO definitions for TI OMAP processors and boards
++ *
++ * Copied from arch/arm/mach-sa1100/include/mach/io.h
++ * Copyright (C) 1997-1999 Russell King
++ *
++ * Copyright (C) 2009 Texas Instruments
++ * Added OMAP4 support - Santosh Shilimkar <santosh.shilimkar@ti.com>
++ *
++ * This program is free software; you can redistribute it and/or modify it
++ * under the terms of the GNU General Public License as published by the
++ * Free Software Foundation; either version 2 of the License, or (at your
++ * option) any later version.
++ *
++ * THIS SOFTWARE IS PROVIDED ``AS IS'' AND ANY EXPRESS OR IMPLIED
++ * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
++ * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN
++ * NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
++ * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
++ * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF
++ * USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
++ * ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
++ * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
++ * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
++ *
++ * You should have received a copy of the GNU General Public License along
++ * with this program; if not, write to the Free Software Foundation, Inc.,
++ * 675 Mass Ave, Cambridge, MA 02139, USA.
++ *
++ * Modifications:
++ *  06-12-1997        RMK     Created.
++ *  07-04-1999        RMK     Major cleanup
++ */
++
++#ifndef __ASM_ARM_ARCH_IO_H
++#define __ASM_ARM_ARCH_IO_H
++
++#include <mach/hardware.h>
++
++#define IO_SPACE_LIMIT 0xffffffff
++
++/*
++ * We don't actually have real ISA nor PCI buses, but there is so many
++ * drivers out there that might just work if we fake them...
++ */
++#define __io(a)               __typesafe_io(a)
++#define __mem_pci(a)  (a)
++
++/*
++ * ----------------------------------------------------------------------------
++ * I/O mapping
++ * ----------------------------------------------------------------------------
++ */
++
++#ifdef __ASSEMBLER__
++#define IOMEM(x)              (x)
++#else
++#define IOMEM(x)              ((void __force __iomem *)(x))
++#endif
++
++#define OMAP1_IO_OFFSET               0x01000000      /* Virtual IO = 0xfefb0000 */
++#define OMAP1_IO_ADDRESS(pa)  IOMEM((pa) - OMAP1_IO_OFFSET)
++
++#define OMAP2_L3_IO_OFFSET    0x90000000
++#define OMAP2_L3_IO_ADDRESS(pa)       IOMEM((pa) + OMAP2_L3_IO_OFFSET) /* L3 */
++
++
++#define OMAP2_L4_IO_OFFSET    0xb2000000
++#define OMAP2_L4_IO_ADDRESS(pa)       IOMEM((pa) + OMAP2_L4_IO_OFFSET) /* L4 */
++
++#define OMAP4_L3_IO_OFFSET    0xb4000000
++#define OMAP4_L3_IO_ADDRESS(pa)       IOMEM((pa) + OMAP4_L3_IO_OFFSET) /* L3 */
++
++#define OMAP4_L3_PER_IO_OFFSET        0xb1100000
++#define OMAP4_L3_PER_IO_ADDRESS(pa)   IOMEM((pa) + OMAP4_L3_PER_IO_OFFSET)
++
++#define OMAP4_GPMC_IO_OFFSET          0xa9000000
++#define OMAP4_GPMC_IO_ADDRESS(pa)     IOMEM((pa) + OMAP4_GPMC_IO_OFFSET)
++
++#define OMAP2_EMU_IO_OFFSET           0xaa800000      /* Emulation */
++#define OMAP2_EMU_IO_ADDRESS(pa)      IOMEM((pa) + OMAP2_EMU_IO_OFFSET)
++
++/*
++ * ----------------------------------------------------------------------------
++ * Omap1 specific IO mapping
++ * ----------------------------------------------------------------------------
++ */
++
++#define OMAP1_IO_PHYS         0xFFFB0000
++#define OMAP1_IO_SIZE         0x40000
++#define OMAP1_IO_VIRT         (OMAP1_IO_PHYS - OMAP1_IO_OFFSET)
++
++/*
++ * ----------------------------------------------------------------------------
++ * Omap2 specific IO mapping
++ * ----------------------------------------------------------------------------
++ */
++
++/* We map both L3 and L4 on OMAP2 */
++#define L3_24XX_PHYS  L3_24XX_BASE    /* 0x68000000 --> 0xf8000000*/
++#define L3_24XX_VIRT  (L3_24XX_PHYS + OMAP2_L3_IO_OFFSET)
++#define L3_24XX_SIZE  SZ_1M           /* 44kB of 128MB used, want 1MB sect */
++#define L4_24XX_PHYS  L4_24XX_BASE    /* 0x48000000 --> 0xfa000000 */
++#define L4_24XX_VIRT  (L4_24XX_PHYS + OMAP2_L4_IO_OFFSET)
++#define L4_24XX_SIZE  SZ_1M           /* 1MB of 128MB used, want 1MB sect */
++
++#define L4_WK_243X_PHYS               L4_WK_243X_BASE /* 0x49000000 --> 0xfb000000 */
++#define L4_WK_243X_VIRT               (L4_WK_243X_PHYS + OMAP2_L4_IO_OFFSET)
++#define L4_WK_243X_SIZE               SZ_1M
++#define OMAP243X_GPMC_PHYS    OMAP243X_GPMC_BASE
++#define OMAP243X_GPMC_VIRT    (OMAP243X_GPMC_PHYS + OMAP2_L3_IO_OFFSET)
++                                              /* 0x6e000000 --> 0xfe000000 */
++#define OMAP243X_GPMC_SIZE    SZ_1M
++#define OMAP243X_SDRC_PHYS    OMAP243X_SDRC_BASE
++                                              /* 0x6D000000 --> 0xfd000000 */
++#define OMAP243X_SDRC_VIRT    (OMAP243X_SDRC_PHYS + OMAP2_L3_IO_OFFSET)
++#define OMAP243X_SDRC_SIZE    SZ_1M
++#define OMAP243X_SMS_PHYS     OMAP243X_SMS_BASE
++                                              /* 0x6c000000 --> 0xfc000000 */
++#define OMAP243X_SMS_VIRT     (OMAP243X_SMS_PHYS + OMAP2_L3_IO_OFFSET)
++#define OMAP243X_SMS_SIZE     SZ_1M
++
++/* DSP */
++#define DSP_MEM_24XX_PHYS     OMAP2420_DSP_MEM_BASE   /* 0x58000000 */
++#define DSP_MEM_24XX_VIRT     0xe0000000
++#define DSP_MEM_24XX_SIZE     0x28000
++#define DSP_IPI_24XX_PHYS     OMAP2420_DSP_IPI_BASE   /* 0x59000000 */
++#define DSP_IPI_24XX_VIRT     0xe1000000
++#define DSP_IPI_24XX_SIZE     SZ_4K
++#define DSP_MMU_24XX_PHYS     OMAP2420_DSP_MMU_BASE   /* 0x5a000000 */
++#define DSP_MMU_24XX_VIRT     0xe2000000
++#define DSP_MMU_24XX_SIZE     SZ_4K
++
++/*
++ * ----------------------------------------------------------------------------
++ * Omap3 specific IO mapping
++ * ----------------------------------------------------------------------------
++ */
++
++/* We map both L3 and L4 on OMAP3 */
++#define L3_34XX_PHYS          L3_34XX_BASE    /* 0x68000000 --> 0xf8000000 */
++#define L3_34XX_VIRT          (L3_34XX_PHYS + OMAP2_L3_IO_OFFSET)
++#define L3_34XX_SIZE          SZ_1M   /* 44kB of 128MB used, want 1MB sect */
++
++#define L4_34XX_PHYS          L4_34XX_BASE    /* 0x48000000 --> 0xfa000000 */
++#define L4_34XX_VIRT          (L4_34XX_PHYS + OMAP2_L4_IO_OFFSET)
++#define L4_34XX_SIZE          SZ_4M   /* 1MB of 128MB used, want 1MB sect */
++
++/*
++ * Need to look at the Size 4M for L4.
++ * VPOM3430 was not working for Int controller
++ */
++
++#define L4_WK_34XX_PHYS               L4_WK_34XX_BASE /* 0x48300000 --> 0xfa300000 */
++#define L4_WK_34XX_VIRT               (L4_WK_34XX_PHYS + OMAP2_L4_IO_OFFSET)
++#define L4_WK_34XX_SIZE               SZ_1M
++
++#define L4_PER_34XX_PHYS      L4_PER_34XX_BASE
++                                              /* 0x49000000 --> 0xfb000000 */
++#define L4_PER_34XX_VIRT      (L4_PER_34XX_PHYS + OMAP2_L4_IO_OFFSET)
++#define L4_PER_34XX_SIZE      SZ_1M
++
++#define L4_EMU_34XX_PHYS      L4_EMU_34XX_BASE
++                                              /* 0x54000000 --> 0xfe800000 */
++#define L4_EMU_34XX_VIRT      (L4_EMU_34XX_PHYS + OMAP2_EMU_IO_OFFSET)
++#define L4_EMU_34XX_SIZE      SZ_8M
++
++#define OMAP34XX_GPMC_PHYS    OMAP34XX_GPMC_BASE
++                                              /* 0x6e000000 --> 0xfe000000 */
++#define OMAP34XX_GPMC_VIRT    (OMAP34XX_GPMC_PHYS + OMAP2_L3_IO_OFFSET)
++#define OMAP34XX_GPMC_SIZE    SZ_1M
++
++#define OMAP343X_SMS_PHYS     OMAP343X_SMS_BASE
++                                              /* 0x6c000000 --> 0xfc000000 */
++#define OMAP343X_SMS_VIRT     (OMAP343X_SMS_PHYS + OMAP2_L3_IO_OFFSET)
++#define OMAP343X_SMS_SIZE     SZ_1M
++
++#define OMAP343X_SDRC_PHYS    OMAP343X_SDRC_BASE
++                                              /* 0x6D000000 --> 0xfd000000 */
++#define OMAP343X_SDRC_VIRT    (OMAP343X_SDRC_PHYS + OMAP2_L3_IO_OFFSET)
++#define OMAP343X_SDRC_SIZE    SZ_1M
++
++/* DSP */
++#define DSP_MEM_34XX_PHYS     OMAP34XX_DSP_MEM_BASE   /* 0x58000000 */
++#define DSP_MEM_34XX_VIRT     0xe0000000
++#define DSP_MEM_34XX_SIZE     0x28000
++#define DSP_IPI_34XX_PHYS     OMAP34XX_DSP_IPI_BASE   /* 0x59000000 */
++#define DSP_IPI_34XX_VIRT     0xe1000000
++#define DSP_IPI_34XX_SIZE     SZ_4K
++#define DSP_MMU_34XX_PHYS     OMAP34XX_DSP_MMU_BASE   /* 0x5a000000 */
++#define DSP_MMU_34XX_VIRT     0xe2000000
++#define DSP_MMU_34XX_SIZE     SZ_4K
++
++/*
++ * ----------------------------------------------------------------------------
++ * Omap4 specific IO mapping
++ * ----------------------------------------------------------------------------
++ */
++
++/* We map both L3 and L4 on OMAP4 */
++#define L3_44XX_PHYS          L3_44XX_BASE    /* 0x44000000 --> 0xf8000000 */
++#define L3_44XX_VIRT          (L3_44XX_PHYS + OMAP4_L3_IO_OFFSET)
++#define L3_44XX_SIZE          SZ_1M
++
++#define L4_44XX_PHYS          L4_44XX_BASE    /* 0x4a000000 --> 0xfc000000 */
++#define L4_44XX_VIRT          (L4_44XX_PHYS + OMAP2_L4_IO_OFFSET)
++#define L4_44XX_SIZE          SZ_4M
++
++
++#define L4_WK_44XX_PHYS               L4_WK_44XX_BASE /* 0x4a300000 --> 0xfc300000 */
++#define L4_WK_44XX_VIRT               (L4_WK_44XX_PHYS + OMAP2_L4_IO_OFFSET)
++#define L4_WK_44XX_SIZE               SZ_1M
++
++#define L4_PER_44XX_PHYS      L4_PER_44XX_BASE
++                                              /* 0x48000000 --> 0xfa000000 */
++#define L4_PER_44XX_VIRT      (L4_PER_44XX_PHYS + OMAP2_L4_IO_OFFSET)
++#define L4_PER_44XX_SIZE      SZ_4M
++
++#define L4_ABE_44XX_PHYS      L4_ABE_44XX_BASE
++                                              /* 0x49000000 --> 0xfb000000 */
++#define L4_ABE_44XX_VIRT      (L4_ABE_44XX_PHYS + OMAP2_L4_IO_OFFSET)
++#define L4_ABE_44XX_SIZE      SZ_1M
++
++#define L4_EMU_44XX_PHYS      L4_EMU_44XX_BASE
++                                              /* 0x54000000 --> 0xfe800000 */
++#define L4_EMU_44XX_VIRT      (L4_EMU_44XX_PHYS + OMAP2_EMU_IO_OFFSET)
++#define L4_EMU_44XX_SIZE      SZ_8M
++
++#define OMAP44XX_GPMC_PHYS    OMAP44XX_GPMC_BASE
++                                              /* 0x50000000 --> 0xf9000000 */
++#define OMAP44XX_GPMC_VIRT    (OMAP44XX_GPMC_PHYS + OMAP4_GPMC_IO_OFFSET)
++#define OMAP44XX_GPMC_SIZE    SZ_1M
++
++
++#define OMAP44XX_EMIF1_PHYS   OMAP44XX_EMIF1_BASE
++                                              /* 0x4c000000 --> 0xfd100000 */
++#define OMAP44XX_EMIF1_VIRT   (OMAP44XX_EMIF1_PHYS + OMAP4_L3_PER_IO_OFFSET)
++#define OMAP44XX_EMIF1_SIZE   SZ_1M
++
++#define OMAP44XX_EMIF2_PHYS   OMAP44XX_EMIF2_BASE
++                                              /* 0x4d000000 --> 0xfd200000 */
++#define OMAP44XX_EMIF2_VIRT   (OMAP44XX_EMIF2_PHYS + OMAP4_L3_PER_IO_OFFSET)
++#define OMAP44XX_EMIF2_SIZE   SZ_1M
++
++#define OMAP44XX_DMM_PHYS     OMAP44XX_DMM_BASE
++                                              /* 0x4e000000 --> 0xfd300000 */
++#define OMAP44XX_DMM_VIRT     (OMAP44XX_DMM_PHYS + OMAP4_L3_PER_IO_OFFSET)
++#define OMAP44XX_DMM_SIZE     SZ_1M
++/*
++ * ----------------------------------------------------------------------------
++ * Omap specific register access
++ * ----------------------------------------------------------------------------
++ */
++
++#ifndef __ASSEMBLER__
++
++/*
++ * NOTE: Please use ioremap + __raw_read/write where possible instead of these
++ */
++
++extern u8 omap_readb(u32 pa);
++extern u16 omap_readw(u32 pa);
++extern u32 omap_readl(u32 pa);
++extern void omap_writeb(u8 v, u32 pa);
++extern void omap_writew(u16 v, u32 pa);
++extern void omap_writel(u32 v, u32 pa);
++
++struct omap_sdrc_params;
++
++extern void omap1_map_common_io(void);
++extern void omap1_init_common_hw(void);
++
++extern void omap2_map_common_io(void);
++extern void omap2_init_common_hw(struct omap_sdrc_params *sdrc_cs0,
++                               struct omap_sdrc_params *sdrc_cs1);
++
++#define __arch_ioremap(p,s,t) omap_ioremap(p,s,t)
++#define __arch_iounmap(v)     omap_iounmap(v)
++
++void __iomem *omap_ioremap(unsigned long phys, size_t size, unsigned int type);
++void omap_iounmap(volatile void __iomem *addr);
++
++#endif
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/iommu2.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/iommu2.h  2010-11-05 17:36:26.174000001 +0100
+@@ -0,0 +1,96 @@
++/*
++ * omap iommu: omap2 architecture specific definitions
++ *
++ * Copyright (C) 2008-2009 Nokia Corporation
++ *
++ * Written by Hiroshi DOYU <Hiroshi.DOYU@nokia.com>
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License version 2 as
++ * published by the Free Software Foundation.
++ */
++
++#ifndef __MACH_IOMMU2_H
++#define __MACH_IOMMU2_H
++
++#include <linux/io.h>
++
++/*
++ * MMU Register offsets
++ */
++#define MMU_REVISION          0x00
++#define MMU_SYSCONFIG         0x10
++#define MMU_SYSSTATUS         0x14
++#define MMU_IRQSTATUS         0x18
++#define MMU_IRQENABLE         0x1c
++#define MMU_WALKING_ST                0x40
++#define MMU_CNTL              0x44
++#define MMU_FAULT_AD          0x48
++#define MMU_TTB                       0x4c
++#define MMU_LOCK              0x50
++#define MMU_LD_TLB            0x54
++#define MMU_CAM                       0x58
++#define MMU_RAM                       0x5c
++#define MMU_GFLUSH            0x60
++#define MMU_FLUSH_ENTRY               0x64
++#define MMU_READ_CAM          0x68
++#define MMU_READ_RAM          0x6c
++#define MMU_EMU_FAULT_AD      0x70
++
++#define MMU_REG_SIZE          256
++
++/*
++ * MMU Register bit definitions
++ */
++#define MMU_LOCK_BASE_SHIFT   10
++#define MMU_LOCK_BASE_MASK    (0x1f << MMU_LOCK_BASE_SHIFT)
++#define MMU_LOCK_BASE(x)      \
++      ((x & MMU_LOCK_BASE_MASK) >> MMU_LOCK_BASE_SHIFT)
++
++#define MMU_LOCK_VICT_SHIFT   4
++#define MMU_LOCK_VICT_MASK    (0x1f << MMU_LOCK_VICT_SHIFT)
++#define MMU_LOCK_VICT(x)      \
++      ((x & MMU_LOCK_VICT_MASK) >> MMU_LOCK_VICT_SHIFT)
++
++#define MMU_CAM_VATAG_SHIFT   12
++#define MMU_CAM_VATAG_MASK \
++      ((~0UL >> MMU_CAM_VATAG_SHIFT) << MMU_CAM_VATAG_SHIFT)
++#define MMU_CAM_P             (1 << 3)
++#define MMU_CAM_V             (1 << 2)
++#define MMU_CAM_PGSZ_MASK     3
++#define MMU_CAM_PGSZ_1M               (0 << 0)
++#define MMU_CAM_PGSZ_64K      (1 << 0)
++#define MMU_CAM_PGSZ_4K               (2 << 0)
++#define MMU_CAM_PGSZ_16M      (3 << 0)
++
++#define MMU_RAM_PADDR_SHIFT   12
++#define MMU_RAM_PADDR_MASK \
++      ((~0UL >> MMU_RAM_PADDR_SHIFT) << MMU_RAM_PADDR_SHIFT)
++#define MMU_RAM_ENDIAN_SHIFT  9
++#define MMU_RAM_ENDIAN_MASK   (1 << MMU_RAM_ENDIAN_SHIFT)
++#define MMU_RAM_ENDIAN_BIG    (1 << MMU_RAM_ENDIAN_SHIFT)
++#define MMU_RAM_ENDIAN_LITTLE (0 << MMU_RAM_ENDIAN_SHIFT)
++#define MMU_RAM_ELSZ_SHIFT    7
++#define MMU_RAM_ELSZ_MASK     (3 << MMU_RAM_ELSZ_SHIFT)
++#define MMU_RAM_ELSZ_8                (0 << MMU_RAM_ELSZ_SHIFT)
++#define MMU_RAM_ELSZ_16               (1 << MMU_RAM_ELSZ_SHIFT)
++#define MMU_RAM_ELSZ_32               (2 << MMU_RAM_ELSZ_SHIFT)
++#define MMU_RAM_ELSZ_NONE     (3 << MMU_RAM_ELSZ_SHIFT)
++#define MMU_RAM_MIXED_SHIFT   6
++#define MMU_RAM_MIXED_MASK    (1 << MMU_RAM_MIXED_SHIFT)
++#define MMU_RAM_MIXED         MMU_RAM_MIXED_MASK
++
++/*
++ * register accessors
++ */
++static inline u32 iommu_read_reg(struct iommu *obj, size_t offs)
++{
++      return __raw_readl(obj->regbase + offs);
++}
++
++static inline void iommu_write_reg(struct iommu *obj, u32 val, size_t offs)
++{
++      __raw_writel(val, obj->regbase + offs);
++}
++
++#endif /* __MACH_IOMMU2_H */
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/iommu.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/iommu.h   2010-11-05 17:36:26.174000001 +0100
+@@ -0,0 +1,168 @@
++/*
++ * omap iommu: main structures
++ *
++ * Copyright (C) 2008-2009 Nokia Corporation
++ *
++ * Written by Hiroshi DOYU <Hiroshi.DOYU@nokia.com>
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License version 2 as
++ * published by the Free Software Foundation.
++ */
++
++#ifndef __MACH_IOMMU_H
++#define __MACH_IOMMU_H
++
++struct iotlb_entry {
++      u32 da;
++      u32 pa;
++      u32 pgsz, prsvd, valid;
++      union {
++              u16 ap;
++              struct {
++                      u32 endian, elsz, mixed;
++              };
++      };
++};
++
++struct iommu {
++      const char      *name;
++      struct module   *owner;
++      struct clk      *clk;
++      void __iomem    *regbase;
++      struct device   *dev;
++
++      unsigned int    refcount;
++      struct mutex    iommu_lock;     /* global for this whole object */
++
++      /*
++       * We don't change iopgd for a situation like pgd for a task,
++       * but share it globally for each iommu.
++       */
++      u32             *iopgd;
++      spinlock_t      page_table_lock; /* protect iopgd */
++
++      int             nr_tlb_entries;
++
++      struct list_head        mmap;
++      struct mutex            mmap_lock; /* protect mmap */
++
++      int (*isr)(struct iommu *obj);
++
++      void *ctx; /* iommu context: registres saved area */
++};
++
++struct cr_regs {
++      union {
++              struct {
++                      u16 cam_l;
++                      u16 cam_h;
++              };
++              u32 cam;
++      };
++      union {
++              struct {
++                      u16 ram_l;
++                      u16 ram_h;
++              };
++              u32 ram;
++      };
++};
++
++struct iotlb_lock {
++      short base;
++      short vict;
++};
++
++/* architecture specific functions */
++struct iommu_functions {
++      unsigned long   version;
++
++      int (*enable)(struct iommu *obj);
++      void (*disable)(struct iommu *obj);
++      u32 (*fault_isr)(struct iommu *obj, u32 *ra);
++
++      void (*tlb_read_cr)(struct iommu *obj, struct cr_regs *cr);
++      void (*tlb_load_cr)(struct iommu *obj, struct cr_regs *cr);
++
++      struct cr_regs *(*alloc_cr)(struct iommu *obj, struct iotlb_entry *e);
++      int (*cr_valid)(struct cr_regs *cr);
++      u32 (*cr_to_virt)(struct cr_regs *cr);
++      void (*cr_to_e)(struct cr_regs *cr, struct iotlb_entry *e);
++      ssize_t (*dump_cr)(struct iommu *obj, struct cr_regs *cr, char *buf);
++
++      u32 (*get_pte_attr)(struct iotlb_entry *e);
++
++      void (*save_ctx)(struct iommu *obj);
++      void (*restore_ctx)(struct iommu *obj);
++      ssize_t (*dump_ctx)(struct iommu *obj, char *buf, ssize_t len);
++};
++
++struct iommu_platform_data {
++      const char *name;
++      const char *clk_name;
++      const int nr_tlb_entries;
++};
++
++#if defined(CONFIG_ARCH_OMAP1)
++#error "iommu for this processor not implemented yet"
++#else
++#include <plat/iommu2.h>
++#endif
++
++/*
++ * utilities for super page(16MB, 1MB, 64KB and 4KB)
++ */
++
++#define iopgsz_max(bytes)                     \
++      (((bytes) >= SZ_16M) ? SZ_16M :         \
++       ((bytes) >= SZ_1M)  ? SZ_1M  :         \
++       ((bytes) >= SZ_64K) ? SZ_64K :         \
++       ((bytes) >= SZ_4K)  ? SZ_4K  : 0)
++
++#define bytes_to_iopgsz(bytes)                                \
++      (((bytes) == SZ_16M) ? MMU_CAM_PGSZ_16M :       \
++       ((bytes) == SZ_1M)  ? MMU_CAM_PGSZ_1M  :       \
++       ((bytes) == SZ_64K) ? MMU_CAM_PGSZ_64K :       \
++       ((bytes) == SZ_4K)  ? MMU_CAM_PGSZ_4K  : -1)
++
++#define iopgsz_to_bytes(iopgsz)                               \
++      (((iopgsz) == MMU_CAM_PGSZ_16M) ? SZ_16M :      \
++       ((iopgsz) == MMU_CAM_PGSZ_1M)  ? SZ_1M  :      \
++       ((iopgsz) == MMU_CAM_PGSZ_64K) ? SZ_64K :      \
++       ((iopgsz) == MMU_CAM_PGSZ_4K)  ? SZ_4K  : 0)
++
++#define iopgsz_ok(bytes) (bytes_to_iopgsz(bytes) >= 0)
++
++/*
++ * global functions
++ */
++extern u32 iommu_arch_version(void);
++
++extern void iotlb_cr_to_e(struct cr_regs *cr, struct iotlb_entry *e);
++extern u32 iotlb_cr_to_virt(struct cr_regs *cr);
++
++extern int load_iotlb_entry(struct iommu *obj, struct iotlb_entry *e);
++extern void flush_iotlb_page(struct iommu *obj, u32 da);
++extern void flush_iotlb_range(struct iommu *obj, u32 start, u32 end);
++extern void flush_iotlb_all(struct iommu *obj);
++
++extern int iopgtable_store_entry(struct iommu *obj, struct iotlb_entry *e);
++extern size_t iopgtable_clear_entry(struct iommu *obj, u32 iova);
++
++extern struct iommu *iommu_get(const char *name);
++extern void iommu_put(struct iommu *obj);
++
++extern void iommu_save_ctx(struct iommu *obj);
++extern void iommu_restore_ctx(struct iommu *obj);
++
++extern int install_iommu_arch(const struct iommu_functions *ops);
++extern void uninstall_iommu_arch(const struct iommu_functions *ops);
++
++extern int foreach_iommu_device(void *data,
++                              int (*fn)(struct device *, void *));
++
++extern ssize_t iommu_dump_ctx(struct iommu *obj, char *buf, ssize_t len);
++extern size_t dump_tlb_entries(struct iommu *obj, char *buf, ssize_t len);
++
++#endif /* __MACH_IOMMU_H */
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/iovmm.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/iovmm.h   2010-11-05 17:36:26.175000001 +0100
+@@ -0,0 +1,94 @@
++/*
++ * omap iommu: simple virtual address space management
++ *
++ * Copyright (C) 2008-2009 Nokia Corporation
++ *
++ * Written by Hiroshi DOYU <Hiroshi.DOYU@nokia.com>
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License version 2 as
++ * published by the Free Software Foundation.
++ */
++
++#ifndef __IOMMU_MMAP_H
++#define __IOMMU_MMAP_H
++
++struct iovm_struct {
++      struct iommu            *iommu; /* iommu object which this belongs to */
++      u32                     da_start; /* area definition */
++      u32                     da_end;
++      u32                     flags; /* IOVMF_: see below */
++      struct list_head        list; /* linked in ascending order */
++      const struct sg_table   *sgt; /* keep 'page' <-> 'da' mapping */
++      void                    *va; /* mpu side mapped address */
++};
++
++/*
++ * IOVMF_FLAGS: attribute for iommu virtual memory area(iovma)
++ *
++ * lower 16 bit is used for h/w and upper 16 bit is for s/w.
++ */
++#define IOVMF_SW_SHIFT                16
++#define IOVMF_HW_SIZE         (1 << IOVMF_SW_SHIFT)
++#define IOVMF_HW_MASK         (IOVMF_HW_SIZE - 1)
++#define IOVMF_SW_MASK         (~IOVMF_HW_MASK)UL
++
++/*
++ * iovma: h/w flags derived from cam and ram attribute
++ */
++#define IOVMF_CAM_MASK                (~((1 << 10) - 1))
++#define IOVMF_RAM_MASK                (~IOVMF_CAM_MASK)
++
++#define IOVMF_PGSZ_MASK               (3 << 0)
++#define IOVMF_PGSZ_1M         MMU_CAM_PGSZ_1M
++#define IOVMF_PGSZ_64K                MMU_CAM_PGSZ_64K
++#define IOVMF_PGSZ_4K         MMU_CAM_PGSZ_4K
++#define IOVMF_PGSZ_16M                MMU_CAM_PGSZ_16M
++
++#define IOVMF_ENDIAN_MASK     (1 << 9)
++#define IOVMF_ENDIAN_BIG      MMU_RAM_ENDIAN_BIG
++#define IOVMF_ENDIAN_LITTLE   MMU_RAM_ENDIAN_LITTLE
++
++#define IOVMF_ELSZ_MASK               (3 << 7)
++#define IOVMF_ELSZ_8          MMU_RAM_ELSZ_8
++#define IOVMF_ELSZ_16         MMU_RAM_ELSZ_16
++#define IOVMF_ELSZ_32         MMU_RAM_ELSZ_32
++#define IOVMF_ELSZ_NONE               MMU_RAM_ELSZ_NONE
++
++#define IOVMF_MIXED_MASK      (1 << 6)
++#define IOVMF_MIXED           MMU_RAM_MIXED
++
++/*
++ * iovma: s/w flags, used for mapping and umapping internally.
++ */
++#define IOVMF_MMIO            (1 << IOVMF_SW_SHIFT)
++#define IOVMF_ALLOC           (2 << IOVMF_SW_SHIFT)
++#define IOVMF_ALLOC_MASK      (3 << IOVMF_SW_SHIFT)
++
++/* "superpages" is supported just with physically linear pages */
++#define IOVMF_DISCONT         (1 << (2 + IOVMF_SW_SHIFT))
++#define IOVMF_LINEAR          (2 << (2 + IOVMF_SW_SHIFT))
++#define IOVMF_LINEAR_MASK     (3 << (2 + IOVMF_SW_SHIFT))
++
++#define IOVMF_DA_FIXED                (1 << (4 + IOVMF_SW_SHIFT))
++#define IOVMF_DA_ANON         (2 << (4 + IOVMF_SW_SHIFT))
++#define IOVMF_DA_MASK         (3 << (4 + IOVMF_SW_SHIFT))
++
++
++extern struct iovm_struct *find_iovm_area(struct iommu *obj, u32 da);
++extern u32 iommu_vmap(struct iommu *obj, u32 da,
++                      const struct sg_table *sgt, u32 flags);
++extern struct sg_table *iommu_vunmap(struct iommu *obj, u32 da);
++extern u32 iommu_vmalloc(struct iommu *obj, u32 da, size_t bytes,
++                         u32 flags);
++extern void iommu_vfree(struct iommu *obj, const u32 da);
++extern u32 iommu_kmap(struct iommu *obj, u32 da, u32 pa, size_t bytes,
++                      u32 flags);
++extern void iommu_kunmap(struct iommu *obj, u32 da);
++extern u32 iommu_kmalloc(struct iommu *obj, u32 da, size_t bytes,
++                         u32 flags);
++extern void iommu_kfree(struct iommu *obj, u32 da);
++
++extern void *da_to_va(struct iommu *obj, u32 da);
++
++#endif /* __IOMMU_MMAP_H */
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/irda.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/irda.h    2010-11-05 17:36:26.175000001 +0100
+@@ -0,0 +1,33 @@
++/*
++ *  arch/arm/plat-omap/include/mach/irda.h
++ *
++ *  Copyright (C) 2005-2006 Komal Shah <komal_shah802003@yahoo.com>
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License version 2 as
++ * published by the Free Software Foundation.
++ */
++#ifndef ASMARM_ARCH_IRDA_H
++#define ASMARM_ARCH_IRDA_H
++
++/* board specific transceiver capabilities */
++
++#define IR_SEL                1       /* Selects IrDA */
++#define IR_SIRMODE    2
++#define IR_FIRMODE    4
++#define IR_MIRMODE    8
++
++struct omap_irda_config {
++      int transceiver_cap;
++      int (*transceiver_mode)(struct device *dev, int mode);
++      int (*select_irda)(struct device *dev, int state);
++      int rx_channel;
++      int tx_channel;
++      unsigned long dest_start;
++      unsigned long src_start;
++      int tx_trigger;
++      int rx_trigger;
++      int mode;
++};
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/irqs.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/irqs.h    2010-11-05 17:36:26.175000001 +0100
+@@ -0,0 +1,506 @@
++/*
++ *  arch/arm/plat-omap/include/mach/irqs.h
++ *
++ *  Copyright (C) Greg Lonnon 2001
++ *  Updated for OMAP-1610 by Tony Lindgren <tony@atomide.com>
++ *
++ * Copyright (C) 2009 Texas Instruments
++ * Added OMAP4 support - Santosh Shilimkar <santosh.shilimkar@ti.com>
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License as published by
++ * the Free Software Foundation; either version 2 of the License, or
++ * (at your option) any later version.
++ *
++ * This program is distributed in the hope that it will be useful,
++ * but WITHOUT ANY WARRANTY; without even the implied warranty of
++ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
++ * GNU General Public License for more details.
++ *
++ * You should have received a copy of the GNU General Public License
++ * along with this program; if not, write to the Free Software
++ * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA
++ *
++ * NOTE: The interrupt vectors for the OMAP-1509, OMAP-1510, and OMAP-1610
++ *     are different.
++ */
++
++#ifndef __ASM_ARCH_OMAP15XX_IRQS_H
++#define __ASM_ARCH_OMAP15XX_IRQS_H
++
++/*
++ * IRQ numbers for interrupt handler 1
++ *
++ * NOTE: See also the OMAP-1510 and 1610 specific IRQ numbers below
++ *
++ */
++#define INT_CAMERA            1
++#define INT_FIQ                       3
++#define INT_RTDX              6
++#define INT_DSP_MMU_ABORT     7
++#define INT_HOST              8
++#define INT_ABORT             9
++#define INT_BRIDGE_PRIV               13
++#define INT_GPIO_BANK1                14
++#define INT_UART3             15
++#define INT_TIMER3            16
++#define INT_DMA_CH0_6         19
++#define INT_DMA_CH1_7         20
++#define INT_DMA_CH2_8         21
++#define INT_DMA_CH3           22
++#define INT_DMA_CH4           23
++#define INT_DMA_CH5           24
++#define INT_DMA_LCD           25
++#define INT_TIMER1            26
++#define INT_WD_TIMER          27
++#define INT_BRIDGE_PUB                28
++#define INT_TIMER2            30
++#define INT_LCD_CTRL          31
++
++/*
++ * OMAP-1510 specific IRQ numbers for interrupt handler 1
++ */
++#define INT_1510_IH2_IRQ      0
++#define INT_1510_RES2         2
++#define INT_1510_SPI_TX               4
++#define INT_1510_SPI_RX               5
++#define INT_1510_DSP_MAILBOX1 10
++#define INT_1510_DSP_MAILBOX2 11
++#define INT_1510_RES12                12
++#define INT_1510_LB_MMU               17
++#define INT_1510_RES18                18
++#define INT_1510_LOCAL_BUS    29
++
++/*
++ * OMAP-1610 specific IRQ numbers for interrupt handler 1
++ */
++#define INT_1610_IH2_IRQ      0
++#define INT_1610_IH2_FIQ      2
++#define INT_1610_McBSP2_TX    4
++#define INT_1610_McBSP2_RX    5
++#define INT_1610_DSP_MAILBOX1 10
++#define INT_1610_DSP_MAILBOX2 11
++#define INT_1610_LCD_LINE     12
++#define INT_1610_GPTIMER1     17
++#define INT_1610_GPTIMER2     18
++#define INT_1610_SSR_FIFO_0   29
++
++/*
++ * OMAP-7xx specific IRQ numbers for interrupt handler 1
++ */
++#define INT_7XX_IH2_FIQ               0
++#define INT_7XX_IH2_IRQ               1
++#define INT_7XX_USB_NON_ISO   2
++#define INT_7XX_USB_ISO               3
++#define INT_7XX_ICR           4
++#define INT_7XX_EAC           5
++#define INT_7XX_GPIO_BANK1    6
++#define INT_7XX_GPIO_BANK2    7
++#define INT_7XX_GPIO_BANK3    8
++#define INT_7XX_McBSP2TX      10
++#define INT_7XX_McBSP2RX      11
++#define INT_7XX_McBSP2RX_OVF  12
++#define INT_7XX_LCD_LINE      14
++#define INT_7XX_GSM_PROTECT   15
++#define INT_7XX_TIMER3                16
++#define INT_7XX_GPIO_BANK5    17
++#define INT_7XX_GPIO_BANK6    18
++#define INT_7XX_SPGIO_WR      29
++
++/*
++ * IRQ numbers for interrupt handler 2
++ *
++ * NOTE: See also the OMAP-1510 and 1610 specific IRQ numbers below
++ */
++#define IH2_BASE              32
++
++#define INT_KEYBOARD          (1 + IH2_BASE)
++#define INT_uWireTX           (2 + IH2_BASE)
++#define INT_uWireRX           (3 + IH2_BASE)
++#define INT_I2C                       (4 + IH2_BASE)
++#define INT_MPUIO             (5 + IH2_BASE)
++#define INT_USB_HHC_1         (6 + IH2_BASE)
++#define INT_McBSP3TX          (10 + IH2_BASE)
++#define INT_McBSP3RX          (11 + IH2_BASE)
++#define INT_McBSP1TX          (12 + IH2_BASE)
++#define INT_McBSP1RX          (13 + IH2_BASE)
++#define INT_UART1             (14 + IH2_BASE)
++#define INT_UART2             (15 + IH2_BASE)
++#define INT_BT_MCSI1TX                (16 + IH2_BASE)
++#define INT_BT_MCSI1RX                (17 + IH2_BASE)
++#define INT_SOSSI_MATCH               (19 + IH2_BASE)
++#define INT_USB_W2FC          (20 + IH2_BASE)
++#define INT_1WIRE             (21 + IH2_BASE)
++#define INT_OS_TIMER          (22 + IH2_BASE)
++#define INT_MMC                       (23 + IH2_BASE)
++#define INT_GAUGE_32K         (24 + IH2_BASE)
++#define INT_RTC_TIMER         (25 + IH2_BASE)
++#define INT_RTC_ALARM         (26 + IH2_BASE)
++#define INT_MEM_STICK         (27 + IH2_BASE)
++
++/*
++ * OMAP-1510 specific IRQ numbers for interrupt handler 2
++ */
++#define INT_1510_DSP_MMU      (28 + IH2_BASE)
++#define INT_1510_COM_SPI_RO   (31 + IH2_BASE)
++
++/*
++ * OMAP-1610 specific IRQ numbers for interrupt handler 2
++ */
++#define INT_1610_FAC          (0 + IH2_BASE)
++#define INT_1610_USB_HHC_2    (7 + IH2_BASE)
++#define INT_1610_USB_OTG      (8 + IH2_BASE)
++#define INT_1610_SoSSI                (9 + IH2_BASE)
++#define INT_1610_SoSSI_MATCH  (19 + IH2_BASE)
++#define INT_1610_DSP_MMU      (28 + IH2_BASE)
++#define INT_1610_McBSP2RX_OF  (31 + IH2_BASE)
++#define INT_1610_STI          (32 + IH2_BASE)
++#define INT_1610_STI_WAKEUP   (33 + IH2_BASE)
++#define INT_1610_GPTIMER3     (34 + IH2_BASE)
++#define INT_1610_GPTIMER4     (35 + IH2_BASE)
++#define INT_1610_GPTIMER5     (36 + IH2_BASE)
++#define INT_1610_GPTIMER6     (37 + IH2_BASE)
++#define INT_1610_GPTIMER7     (38 + IH2_BASE)
++#define INT_1610_GPTIMER8     (39 + IH2_BASE)
++#define INT_1610_GPIO_BANK2   (40 + IH2_BASE)
++#define INT_1610_GPIO_BANK3   (41 + IH2_BASE)
++#define INT_1610_MMC2         (42 + IH2_BASE)
++#define INT_1610_CF           (43 + IH2_BASE)
++#define INT_1610_WAKE_UP_REQ  (46 + IH2_BASE)
++#define INT_1610_GPIO_BANK4   (48 + IH2_BASE)
++#define INT_1610_SPI          (49 + IH2_BASE)
++#define INT_1610_DMA_CH6      (53 + IH2_BASE)
++#define INT_1610_DMA_CH7      (54 + IH2_BASE)
++#define INT_1610_DMA_CH8      (55 + IH2_BASE)
++#define INT_1610_DMA_CH9      (56 + IH2_BASE)
++#define INT_1610_DMA_CH10     (57 + IH2_BASE)
++#define INT_1610_DMA_CH11     (58 + IH2_BASE)
++#define INT_1610_DMA_CH12     (59 + IH2_BASE)
++#define INT_1610_DMA_CH13     (60 + IH2_BASE)
++#define INT_1610_DMA_CH14     (61 + IH2_BASE)
++#define INT_1610_DMA_CH15     (62 + IH2_BASE)
++#define INT_1610_NAND         (63 + IH2_BASE)
++#define INT_1610_SHA1MD5      (91 + IH2_BASE)
++
++/*
++ * OMAP-7xx specific IRQ numbers for interrupt handler 2
++ */
++#define INT_7XX_HW_ERRORS     (0 + IH2_BASE)
++#define INT_7XX_NFIQ_PWR_FAIL (1 + IH2_BASE)
++#define INT_7XX_CFCD          (2 + IH2_BASE)
++#define INT_7XX_CFIREQ                (3 + IH2_BASE)
++#define INT_7XX_I2C           (4 + IH2_BASE)
++#define INT_7XX_PCC           (5 + IH2_BASE)
++#define INT_7XX_MPU_EXT_NIRQ  (6 + IH2_BASE)
++#define INT_7XX_SPI_100K_1    (7 + IH2_BASE)
++#define INT_7XX_SYREN_SPI     (8 + IH2_BASE)
++#define INT_7XX_VLYNQ         (9 + IH2_BASE)
++#define INT_7XX_GPIO_BANK4    (10 + IH2_BASE)
++#define INT_7XX_McBSP1TX      (11 + IH2_BASE)
++#define INT_7XX_McBSP1RX      (12 + IH2_BASE)
++#define INT_7XX_McBSP1RX_OF   (13 + IH2_BASE)
++#define INT_7XX_UART_MODEM_IRDA_2 (14 + IH2_BASE)
++#define INT_7XX_UART_MODEM_1  (15 + IH2_BASE)
++#define INT_7XX_MCSI          (16 + IH2_BASE)
++#define INT_7XX_uWireTX               (17 + IH2_BASE)
++#define INT_7XX_uWireRX               (18 + IH2_BASE)
++#define INT_7XX_SMC_CD                (19 + IH2_BASE)
++#define INT_7XX_SMC_IREQ      (20 + IH2_BASE)
++#define INT_7XX_HDQ_1WIRE     (21 + IH2_BASE)
++#define INT_7XX_TIMER32K      (22 + IH2_BASE)
++#define INT_7XX_MMC_SDIO      (23 + IH2_BASE)
++#define INT_7XX_UPLD          (24 + IH2_BASE)
++#define INT_7XX_USB_HHC_1     (27 + IH2_BASE)
++#define INT_7XX_USB_HHC_2     (28 + IH2_BASE)
++#define INT_7XX_USB_GENI      (29 + IH2_BASE)
++#define INT_7XX_USB_OTG               (30 + IH2_BASE)
++#define INT_7XX_CAMERA_IF     (31 + IH2_BASE)
++#define INT_7XX_RNG           (32 + IH2_BASE)
++#define INT_7XX_DUAL_MODE_TIMER (33 + IH2_BASE)
++#define INT_7XX_DBB_RF_EN     (34 + IH2_BASE)
++#define INT_7XX_MPUIO_KEYPAD  (35 + IH2_BASE)
++#define INT_7XX_SHA1_MD5      (36 + IH2_BASE)
++#define INT_7XX_SPI_100K_2    (37 + IH2_BASE)
++#define INT_7XX_RNG_IDLE      (38 + IH2_BASE)
++#define INT_7XX_MPUIO         (39 + IH2_BASE)
++#define INT_7XX_LLPC_LCD_CTRL_CAN_BE_OFF      (40 + IH2_BASE)
++#define INT_7XX_LLPC_OE_FALLING (41 + IH2_BASE)
++#define INT_7XX_LLPC_OE_RISING        (42 + IH2_BASE)
++#define INT_7XX_LLPC_VSYNC    (43 + IH2_BASE)
++#define INT_7XX_WAKE_UP_REQ   (46 + IH2_BASE)
++#define INT_7XX_DMA_CH6               (53 + IH2_BASE)
++#define INT_7XX_DMA_CH7               (54 + IH2_BASE)
++#define INT_7XX_DMA_CH8               (55 + IH2_BASE)
++#define INT_7XX_DMA_CH9               (56 + IH2_BASE)
++#define INT_7XX_DMA_CH10      (57 + IH2_BASE)
++#define INT_7XX_DMA_CH11      (58 + IH2_BASE)
++#define INT_7XX_DMA_CH12      (59 + IH2_BASE)
++#define INT_7XX_DMA_CH13      (60 + IH2_BASE)
++#define INT_7XX_DMA_CH14      (61 + IH2_BASE)
++#define INT_7XX_DMA_CH15      (62 + IH2_BASE)
++#define INT_7XX_NAND          (63 + IH2_BASE)
++
++#define INT_24XX_SYS_NIRQ     7
++#define INT_24XX_SDMA_IRQ0    12
++#define INT_24XX_SDMA_IRQ1    13
++#define INT_24XX_SDMA_IRQ2    14
++#define INT_24XX_SDMA_IRQ3    15
++#define INT_24XX_CAM_IRQ      24
++#define INT_24XX_DSS_IRQ      25
++#define INT_24XX_MAIL_U0_MPU  26
++#define INT_24XX_DSP_UMA      27
++#define INT_24XX_DSP_MMU      28
++#define INT_24XX_GPIO_BANK1   29
++#define INT_24XX_GPIO_BANK2   30
++#define INT_24XX_GPIO_BANK3   31
++#define INT_24XX_GPIO_BANK4   32
++#define INT_24XX_GPIO_BANK5   33
++#define INT_24XX_MAIL_U3_MPU  34
++#define INT_24XX_GPTIMER1     37
++#define INT_24XX_GPTIMER2     38
++#define INT_24XX_GPTIMER3     39
++#define INT_24XX_GPTIMER4     40
++#define INT_24XX_GPTIMER5     41
++#define INT_24XX_GPTIMER6     42
++#define INT_24XX_GPTIMER7     43
++#define INT_24XX_GPTIMER8     44
++#define INT_24XX_GPTIMER9     45
++#define INT_24XX_GPTIMER10    46
++#define INT_24XX_GPTIMER11    47
++#define INT_24XX_GPTIMER12    48
++#define INT_24XX_SHA1MD5      51
++#define INT_24XX_MCBSP4_IRQ_TX        54
++#define INT_24XX_MCBSP4_IRQ_RX        55
++#define INT_24XX_I2C1_IRQ     56
++#define INT_24XX_I2C2_IRQ     57
++#define INT_24XX_HDQ_IRQ      58
++#define INT_24XX_MCBSP1_IRQ_TX        59
++#define INT_24XX_MCBSP1_IRQ_RX        60
++#define INT_24XX_MCBSP2_IRQ_TX        62
++#define INT_24XX_MCBSP2_IRQ_RX        63
++#define INT_24XX_SPI1_IRQ     65
++#define INT_24XX_SPI2_IRQ     66
++#define INT_24XX_UART1_IRQ    72
++#define INT_24XX_UART2_IRQ    73
++#define INT_24XX_UART3_IRQ    74
++#define INT_24XX_USB_IRQ_GEN  75
++#define INT_24XX_USB_IRQ_NISO 76
++#define INT_24XX_USB_IRQ_ISO  77
++#define INT_24XX_USB_IRQ_HGEN 78
++#define INT_24XX_USB_IRQ_HSOF 79
++#define INT_24XX_USB_IRQ_OTG  80
++#define INT_24XX_MCBSP5_IRQ_TX        81
++#define INT_24XX_MCBSP5_IRQ_RX        82
++#define INT_24XX_MMC_IRQ      83
++#define INT_24XX_MMC2_IRQ     86
++#define INT_24XX_MCBSP3_IRQ_TX        89
++#define INT_24XX_MCBSP3_IRQ_RX        90
++#define INT_24XX_SPI3_IRQ     91
++
++#define INT_243X_MCBSP2_IRQ   16
++#define INT_243X_MCBSP3_IRQ   17
++#define INT_243X_MCBSP4_IRQ   18
++#define INT_243X_MCBSP5_IRQ   19
++#define INT_243X_MCBSP1_IRQ   64
++#define INT_243X_HS_USB_MC    92
++#define INT_243X_HS_USB_DMA   93
++#define INT_243X_CARKIT_IRQ   94
++
++#define INT_34XX_BENCH_MPU_EMUL       3
++#define INT_34XX_ST_MCBSP2_IRQ        4
++#define INT_34XX_ST_MCBSP3_IRQ        5
++#define INT_34XX_SSM_ABORT_IRQ        6
++#define INT_34XX_SYS_NIRQ     7
++#define INT_34XX_D2D_FW_IRQ   8
++#define INT_34XX_PRCM_MPU_IRQ 11
++#define INT_34XX_MCBSP1_IRQ   16
++#define INT_34XX_MCBSP2_IRQ   17
++#define INT_34XX_MCBSP3_IRQ   22
++#define INT_34XX_MCBSP4_IRQ   23
++#define INT_34XX_CAM_IRQ      24
++#define INT_34XX_MCBSP5_IRQ   27
++#define INT_34XX_GPIO_BANK1   29
++#define INT_34XX_GPIO_BANK2   30
++#define INT_34XX_GPIO_BANK3   31
++#define INT_34XX_GPIO_BANK4   32
++#define INT_34XX_GPIO_BANK5   33
++#define INT_34XX_GPIO_BANK6   34
++#define INT_34XX_USIM_IRQ     35
++#define INT_34XX_WDT3_IRQ     36
++#define INT_34XX_SPI4_IRQ     48
++#define INT_34XX_SHA1MD52_IRQ 49
++#define INT_34XX_FPKA_READY_IRQ       50
++#define INT_34XX_SHA1MD51_IRQ 51
++#define INT_34XX_RNG_IRQ      52
++#define INT_34XX_I2C3_IRQ     61
++#define INT_34XX_FPKA_ERROR_IRQ       64
++#define INT_34XX_PBIAS_IRQ    75
++#define INT_34XX_OHCI_IRQ     76
++#define INT_34XX_EHCI_IRQ     77
++#define INT_34XX_TLL_IRQ      78
++#define INT_34XX_PARTHASH_IRQ 79
++#define INT_34XX_MMC3_IRQ     94
++#define INT_34XX_GPT12_IRQ    95
++
++#define       INT_34XX_BENCH_MPU_EMUL 3
++
++
++#define IRQ_GIC_START         32
++#define INT_44XX_LOCALTIMER_IRQ       29
++#define INT_44XX_LOCALWDT_IRQ 30
++
++#define INT_44XX_BENCH_MPU_EMUL       (3 + IRQ_GIC_START)
++#define INT_44XX_SSM_ABORT_IRQ        (6 + IRQ_GIC_START)
++#define INT_44XX_SYS_NIRQ     (7 + IRQ_GIC_START)
++#define INT_44XX_D2D_FW_IRQ   (8 + IRQ_GIC_START)
++#define INT_44XX_PRCM_MPU_IRQ (11 + IRQ_GIC_START)
++#define INT_44XX_SDMA_IRQ0    (12 + IRQ_GIC_START)
++#define INT_44XX_SDMA_IRQ1    (13 + IRQ_GIC_START)
++#define INT_44XX_SDMA_IRQ2    (14 + IRQ_GIC_START)
++#define INT_44XX_SDMA_IRQ3    (15 + IRQ_GIC_START)
++#define INT_44XX_ISS_IRQ      (24 + IRQ_GIC_START)
++#define INT_44XX_DSS_IRQ      (25 + IRQ_GIC_START)
++#define INT_44XX_MAIL_U0_MPU  (26 + IRQ_GIC_START)
++#define INT_44XX_DSP_MMU      (28 + IRQ_GIC_START)
++#define INT_44XX_GPTIMER1     (37 + IRQ_GIC_START)
++#define INT_44XX_GPTIMER2     (38 + IRQ_GIC_START)
++#define INT_44XX_GPTIMER3     (39 + IRQ_GIC_START)
++#define INT_44XX_GPTIMER4     (40 + IRQ_GIC_START)
++#define INT_44XX_GPTIMER5     (41 + IRQ_GIC_START)
++#define INT_44XX_GPTIMER6     (42 + IRQ_GIC_START)
++#define INT_44XX_GPTIMER7     (43 + IRQ_GIC_START)
++#define INT_44XX_GPTIMER8     (44 + IRQ_GIC_START)
++#define INT_44XX_GPTIMER9     (45 + IRQ_GIC_START)
++#define INT_44XX_GPTIMER10    (46 + IRQ_GIC_START)
++#define INT_44XX_GPTIMER11    (47 + IRQ_GIC_START)
++#define INT_44XX_GPTIMER12    (95 + IRQ_GIC_START)
++#define INT_44XX_SHA1MD5      (51 + IRQ_GIC_START)
++#define INT_44XX_I2C1_IRQ     (56 + IRQ_GIC_START)
++#define INT_44XX_I2C2_IRQ     (57 + IRQ_GIC_START)
++#define INT_44XX_HDQ_IRQ      (58 + IRQ_GIC_START)
++#define INT_44XX_SPI1_IRQ     (65 + IRQ_GIC_START)
++#define INT_44XX_SPI2_IRQ     (66 + IRQ_GIC_START)
++#define INT_44XX_HSI_1_IRQ0   (67 + IRQ_GIC_START)
++#define INT_44XX_HSI_2_IRQ1   (68 + IRQ_GIC_START)
++#define INT_44XX_HSI_1_DMAIRQ (71 + IRQ_GIC_START)
++#define INT_44XX_UART1_IRQ    (72 + IRQ_GIC_START)
++#define INT_44XX_UART2_IRQ    (73 + IRQ_GIC_START)
++#define INT_44XX_UART3_IRQ    (74 + IRQ_GIC_START)
++#define INT_44XX_UART4_IRQ    (70 + IRQ_GIC_START)
++#define INT_44XX_USB_IRQ_NISO (76 + IRQ_GIC_START)
++#define INT_44XX_USB_IRQ_ISO  (77 + IRQ_GIC_START)
++#define INT_44XX_USB_IRQ_HGEN (78 + IRQ_GIC_START)
++#define INT_44XX_USB_IRQ_HSOF (79 + IRQ_GIC_START)
++#define INT_44XX_USB_IRQ_OTG  (80 + IRQ_GIC_START)
++#define INT_44XX_MCBSP4_IRQ_TX        (81 + IRQ_GIC_START)
++#define INT_44XX_MCBSP4_IRQ_RX        (82 + IRQ_GIC_START)
++#define INT_44XX_MMC_IRQ      (83 + IRQ_GIC_START)
++#define INT_44XX_MMC2_IRQ     (86 + IRQ_GIC_START)
++#define INT_44XX_MCBSP2_IRQ_TX        (89 + IRQ_GIC_START)
++#define INT_44XX_MCBSP2_IRQ_RX        (90 + IRQ_GIC_START)
++#define INT_44XX_SPI3_IRQ     (91 + IRQ_GIC_START)
++#define INT_44XX_SPI5_IRQ     (69 + IRQ_GIC_START)
++
++#define INT_44XX_MCBSP5_IRQ   (16 + IRQ_GIC_START)
++#define INT_44xX_MCBSP1_IRQ   (17 + IRQ_GIC_START)
++#define INT_44XX_MCBSP2_IRQ   (22 + IRQ_GIC_START)
++#define INT_44XX_MCBSP3_IRQ   (23 + IRQ_GIC_START)
++#define INT_44XX_MCBSP4_IRQ   (27 + IRQ_GIC_START)
++#define INT_44XX_HS_USB_MC    (92 + IRQ_GIC_START)
++#define INT_44XX_HS_USB_DMA   (93 + IRQ_GIC_START)
++
++#define INT_44XX_GPIO_BANK1   (29 + IRQ_GIC_START)
++#define INT_44XX_GPIO_BANK2   (30 + IRQ_GIC_START)
++#define INT_44XX_GPIO_BANK3   (31 + IRQ_GIC_START)
++#define INT_44XX_GPIO_BANK4   (32 + IRQ_GIC_START)
++#define INT_44XX_GPIO_BANK5   (33 + IRQ_GIC_START)
++#define INT_44XX_GPIO_BANK6   (34 + IRQ_GIC_START)
++#define INT_44XX_USIM_IRQ     (35 + IRQ_GIC_START)
++#define INT_44XX_WDT3_IRQ     (36 + IRQ_GIC_START)
++#define INT_44XX_SPI4_IRQ     (48 + IRQ_GIC_START)
++#define INT_44XX_SHA1MD52_IRQ (49 + IRQ_GIC_START)
++#define INT_44XX_FPKA_READY_IRQ       (50 + IRQ_GIC_START)
++#define INT_44XX_SHA1MD51_IRQ (51 + IRQ_GIC_START)
++#define INT_44XX_RNG_IRQ      (52 + IRQ_GIC_START)
++#define INT_44XX_MMC5_IRQ     (59 + IRQ_GIC_START)
++#define INT_44XX_I2C3_IRQ     (61 + IRQ_GIC_START)
++#define INT_44XX_FPKA_ERROR_IRQ       (64 + IRQ_GIC_START)
++#define INT_44XX_PBIAS_IRQ    (75 + IRQ_GIC_START)
++#define INT_44XX_OHCI_IRQ     (76 + IRQ_GIC_START)
++#define INT_44XX_EHCI_IRQ     (77 + IRQ_GIC_START)
++#define INT_44XX_TLL_IRQ      (78 + IRQ_GIC_START)
++#define INT_44XX_PARTHASH_IRQ (79 + IRQ_GIC_START)
++#define INT_44XX_MMC3_IRQ     (94 + IRQ_GIC_START)
++#define INT_44XX_MMC4_IRQ     (96 + IRQ_GIC_START)
++
++
++/* Max. 128 level 2 IRQs (OMAP1610), 192 GPIOs (OMAP730/850) and
++ * 16 MPUIO lines */
++#define OMAP_MAX_GPIO_LINES   192
++#define IH_GPIO_BASE          (128 + IH2_BASE)
++#define IH_MPUIO_BASE         (OMAP_MAX_GPIO_LINES + IH_GPIO_BASE)
++#define OMAP_IRQ_END          (IH_MPUIO_BASE + 16)
++
++/* External FPGA handles interrupts on Innovator boards */
++#define       OMAP_FPGA_IRQ_BASE      (OMAP_IRQ_END)
++#ifdef        CONFIG_MACH_OMAP_INNOVATOR
++#define OMAP_FPGA_NR_IRQS     24
++#else
++#define OMAP_FPGA_NR_IRQS     0
++#endif
++#define OMAP_FPGA_IRQ_END     (OMAP_FPGA_IRQ_BASE + OMAP_FPGA_NR_IRQS)
++
++/* External TWL4030 can handle interrupts on 2430 and 34xx boards */
++#define       TWL4030_IRQ_BASE        (OMAP_FPGA_IRQ_END)
++#ifdef        CONFIG_TWL4030_CORE
++#define       TWL4030_BASE_NR_IRQS    8
++#define       TWL4030_PWR_NR_IRQS     8
++#else
++#define       TWL4030_BASE_NR_IRQS    0
++#define       TWL4030_PWR_NR_IRQS     0
++#endif
++#define TWL4030_IRQ_END               (TWL4030_IRQ_BASE + TWL4030_BASE_NR_IRQS)
++#define TWL4030_PWR_IRQ_BASE  TWL4030_IRQ_END
++#define       TWL4030_PWR_IRQ_END     (TWL4030_PWR_IRQ_BASE + TWL4030_PWR_NR_IRQS)
++
++/* External TWL4030 gpio interrupts are optional */
++#define TWL4030_GPIO_IRQ_BASE TWL4030_PWR_IRQ_END
++#ifdef        CONFIG_GPIO_TWL4030
++#define TWL4030_GPIO_NR_IRQS  18
++#else
++#define       TWL4030_GPIO_NR_IRQS    0
++#endif
++#define TWL4030_GPIO_IRQ_END  (TWL4030_GPIO_IRQ_BASE + TWL4030_GPIO_NR_IRQS)
++
++#define       TWL6030_IRQ_BASE        (OMAP_FPGA_IRQ_END)
++#ifdef CONFIG_TWL4030_CORE
++#define       TWL6030_BASE_NR_IRQS    20
++#else
++#define       TWL6030_BASE_NR_IRQS    0
++#endif
++#define TWL6030_IRQ_END               (TWL6030_IRQ_BASE + TWL6030_BASE_NR_IRQS)
++
++/* Total number of interrupts depends on the enabled blocks above */
++#if (TWL4030_GPIO_IRQ_END > TWL6030_IRQ_END)
++#define TWL_IRQ_END           TWL4030_GPIO_IRQ_END
++#else
++#define TWL_IRQ_END           TWL6030_IRQ_END
++#endif
++
++#define NR_IRQS                       TWL_IRQ_END
++
++#define OMAP_IRQ_BIT(irq)     (1 << ((irq) % 32))
++
++#define INTCPS_NR_MIR_REGS    3
++#define INTCPS_NR_IRQS                96
++
++#ifndef __ASSEMBLY__
++extern void omap_init_irq(void);
++extern int omap_irq_pending(void);
++void omap_intc_save_context(void);
++void omap_intc_restore_context(void);
++#endif
++
++#include <mach/hardware.h>
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/keypad.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/keypad.h  2010-11-05 17:36:26.175000001 +0100
+@@ -0,0 +1,45 @@
++/*
++ *  arch/arm/plat-omap/include/mach/keypad.h
++ *
++ *  Copyright (C) 2006 Komal Shah <komal_shah802003@yahoo.com>
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License version 2 as
++ * published by the Free Software Foundation.
++ */
++#ifndef ASMARM_ARCH_KEYPAD_H
++#define ASMARM_ARCH_KEYPAD_H
++
++#warning: Please update the board to use matrix_keypad.h instead
++
++struct omap_kp_platform_data {
++      int rows;
++      int cols;
++      int *keymap;
++      unsigned int keymapsize;
++      unsigned int rep:1;
++      unsigned long delay;
++      unsigned int dbounce:1;
++      /* specific to OMAP242x*/
++      unsigned int *row_gpios;
++      unsigned int *col_gpios;
++};
++
++/* Group (0..3) -- when multiple keys are pressed, only the
++ * keys pressed in the same group are considered as pressed. This is
++ * in order to workaround certain crappy HW designs that produce ghost
++ * keypresses. */
++#define GROUP_0               (0 << 16)
++#define GROUP_1               (1 << 16)
++#define GROUP_2               (2 << 16)
++#define GROUP_3               (3 << 16)
++#define GROUP_MASK    GROUP_3
++
++#define KEY_PERSISTENT                0x00800000
++#define KEYNUM_MASK           0x00EFFFFF
++#define KEY(col, row, val) (((col) << 28) | ((row) << 24) | (val))
++#define PERSISTENT_KEY(col, row) (((col) << 28) | ((row) << 24) | \
++                                              KEY_PERSISTENT)
++
++#endif
++
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/lcd_mipid.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/lcd_mipid.h       2010-11-05 17:36:26.175000001 +0100
+@@ -0,0 +1,29 @@
++#ifndef __LCD_MIPID_H
++#define __LCD_MIPID_H
++
++enum mipid_test_num {
++      MIPID_TEST_RGB_LINES,
++};
++
++enum mipid_test_result {
++      MIPID_TEST_SUCCESS,
++      MIPID_TEST_INVALID,
++      MIPID_TEST_FAILED,
++};
++
++#ifdef __KERNEL__
++
++struct mipid_platform_data {
++      int     nreset_gpio;
++      int     data_lines;
++
++      void    (*shutdown)(struct mipid_platform_data *pdata);
++      void    (*set_bklight_level)(struct mipid_platform_data *pdata,
++                                   int level);
++      int     (*get_bklight_level)(struct mipid_platform_data *pdata);
++      int     (*get_bklight_max)(struct mipid_platform_data *pdata);
++};
++
++#endif
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/led.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/led.h     2010-11-05 17:36:26.175000001 +0100
+@@ -0,0 +1,24 @@
++/*
++ *  arch/arm/plat-omap/include/mach/led.h
++ *
++ *  Copyright (C) 2006 Samsung Electronics
++ *  Kyungmin Park <kyungmin.park@samsung.com>
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License version 2 as
++ * published by the Free Software Foundation.
++ */
++#ifndef ASMARM_ARCH_LED_H
++#define ASMARM_ARCH_LED_H
++
++struct omap_led_config {
++      struct led_classdev     cdev;
++      s16                     gpio;
++};
++
++struct omap_led_platform_data {
++      s16                     nr_leds;
++      struct omap_led_config  *leds;
++};
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/mailbox.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/mailbox.h 2010-11-05 17:36:26.175000001 +0100
+@@ -0,0 +1,111 @@
++/* mailbox.h */
++
++#ifndef MAILBOX_H
++#define MAILBOX_H
++
++#include <linux/wait.h>
++#include <linux/workqueue.h>
++#include <linux/blkdev.h>
++#include <linux/interrupt.h>
++
++typedef u32 mbox_msg_t;
++struct omap_mbox;
++
++typedef int __bitwise omap_mbox_irq_t;
++#define IRQ_TX ((__force omap_mbox_irq_t) 1)
++#define IRQ_RX ((__force omap_mbox_irq_t) 2)
++
++typedef int __bitwise omap_mbox_type_t;
++#define OMAP_MBOX_TYPE1 ((__force omap_mbox_type_t) 1)
++#define OMAP_MBOX_TYPE2 ((__force omap_mbox_type_t) 2)
++
++struct omap_mbox_ops {
++      omap_mbox_type_t        type;
++      int             (*startup)(struct omap_mbox *mbox);
++      void            (*shutdown)(struct omap_mbox *mbox);
++      /* fifo */
++      mbox_msg_t      (*fifo_read)(struct omap_mbox *mbox);
++      void            (*fifo_write)(struct omap_mbox *mbox, mbox_msg_t msg);
++      int             (*fifo_empty)(struct omap_mbox *mbox);
++      int             (*fifo_full)(struct omap_mbox *mbox);
++      /* irq */
++      void            (*enable_irq)(struct omap_mbox *mbox,
++                                              omap_mbox_irq_t irq);
++      void            (*disable_irq)(struct omap_mbox *mbox,
++                                              omap_mbox_irq_t irq);
++      void            (*ack_irq)(struct omap_mbox *mbox, omap_mbox_irq_t irq);
++      int             (*is_irq)(struct omap_mbox *mbox, omap_mbox_irq_t irq);
++      /* ctx */
++      void            (*save_ctx)(struct omap_mbox *mbox);
++      void            (*restore_ctx)(struct omap_mbox *mbox);
++};
++
++struct omap_mbox_queue {
++      spinlock_t              lock;
++      struct request_queue    *queue;
++      struct work_struct      work;
++      struct tasklet_struct   tasklet;
++      int     (*callback)(void *);
++      struct omap_mbox        *mbox;
++};
++
++struct omap_mbox {
++      char                    *name;
++      unsigned int            irq;
++
++      struct omap_mbox_queue  *txq, *rxq;
++
++      struct omap_mbox_ops    *ops;
++
++      mbox_msg_t              seq_snd, seq_rcv;
++
++      struct device           *dev;
++
++      struct omap_mbox        *next;
++      void                    *priv;
++
++      void                    (*err_notify)(void);
++};
++
++int omap_mbox_msg_send(struct omap_mbox *, mbox_msg_t msg);
++void omap_mbox_init_seq(struct omap_mbox *);
++
++struct omap_mbox *omap_mbox_get(const char *);
++void omap_mbox_put(struct omap_mbox *);
++
++int omap_mbox_register(struct device *parent, struct omap_mbox *);
++int omap_mbox_unregister(struct omap_mbox *);
++
++static inline void omap_mbox_save_ctx(struct omap_mbox *mbox)
++{
++      if (!mbox->ops->save_ctx) {
++              dev_err(mbox->dev, "%s:\tno save\n", __func__);
++              return;
++      }
++
++      mbox->ops->save_ctx(mbox);
++}
++
++static inline void omap_mbox_restore_ctx(struct omap_mbox *mbox)
++{
++      if (!mbox->ops->restore_ctx) {
++              dev_err(mbox->dev, "%s:\tno restore\n", __func__);
++              return;
++      }
++
++      mbox->ops->restore_ctx(mbox);
++}
++
++static inline void omap_mbox_enable_irq(struct omap_mbox *mbox,
++                                      omap_mbox_irq_t irq)
++{
++      mbox->ops->enable_irq(mbox, irq);
++}
++
++static inline void omap_mbox_disable_irq(struct omap_mbox *mbox,
++                                       omap_mbox_irq_t irq)
++{
++      mbox->ops->disable_irq(mbox, irq);
++}
++
++#endif /* MAILBOX_H */
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/mcbsp.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/mcbsp.h   2010-11-05 17:36:26.175000001 +0100
+@@ -0,0 +1,462 @@
++/*
++ * arch/arm/plat-omap/include/mach/mcbsp.h
++ *
++ * Defines for Multi-Channel Buffered Serial Port
++ *
++ * Copyright (C) 2002 RidgeRun, Inc.
++ * Author: Steve Johnson
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License as published by
++ * the Free Software Foundation; either version 2 of the License, or
++ * (at your option) any later version.
++ *
++ * This program is distributed in the hope that it will be useful,
++ * but WITHOUT ANY WARRANTY; without even the implied warranty of
++ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
++ * GNU General Public License for more details.
++ *
++ * You should have received a copy of the GNU General Public License
++ * along with this program; if not, write to the Free Software
++ * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA
++ *
++ */
++#ifndef __ASM_ARCH_OMAP_MCBSP_H
++#define __ASM_ARCH_OMAP_MCBSP_H
++
++#include <linux/completion.h>
++#include <linux/spinlock.h>
++
++#include <mach/hardware.h>
++#include <plat/clock.h>
++
++#define OMAP7XX_MCBSP1_BASE   0xfffb1000
++#define OMAP7XX_MCBSP2_BASE   0xfffb1800
++
++#define OMAP1510_MCBSP1_BASE  0xe1011800
++#define OMAP1510_MCBSP2_BASE  0xfffb1000
++#define OMAP1510_MCBSP3_BASE  0xe1017000
++
++#define OMAP1610_MCBSP1_BASE  0xe1011800
++#define OMAP1610_MCBSP2_BASE  0xfffb1000
++#define OMAP1610_MCBSP3_BASE  0xe1017000
++
++#define OMAP24XX_MCBSP1_BASE  0x48074000
++#define OMAP24XX_MCBSP2_BASE  0x48076000
++#define OMAP2430_MCBSP3_BASE  0x4808c000
++#define OMAP2430_MCBSP4_BASE  0x4808e000
++#define OMAP2430_MCBSP5_BASE  0x48096000
++
++#define OMAP34XX_MCBSP1_BASE  0x48074000
++#define OMAP34XX_MCBSP2_BASE  0x49022000
++#define OMAP34XX_MCBSP3_BASE  0x49024000
++#define OMAP34XX_MCBSP4_BASE  0x49026000
++#define OMAP34XX_MCBSP5_BASE  0x48096000
++
++#define OMAP44XX_MCBSP1_BASE  0x49022000
++#define OMAP44XX_MCBSP2_BASE  0x49024000
++#define OMAP44XX_MCBSP3_BASE  0x49026000
++#define OMAP44XX_MCBSP4_BASE  0x48074000
++
++#if defined(CONFIG_ARCH_OMAP15XX) || defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
++
++#define OMAP_MCBSP_REG_DRR2   0x00
++#define OMAP_MCBSP_REG_DRR1   0x02
++#define OMAP_MCBSP_REG_DXR2   0x04
++#define OMAP_MCBSP_REG_DXR1   0x06
++#define OMAP_MCBSP_REG_SPCR2  0x08
++#define OMAP_MCBSP_REG_SPCR1  0x0a
++#define OMAP_MCBSP_REG_RCR2   0x0c
++#define OMAP_MCBSP_REG_RCR1   0x0e
++#define OMAP_MCBSP_REG_XCR2   0x10
++#define OMAP_MCBSP_REG_XCR1   0x12
++#define OMAP_MCBSP_REG_SRGR2  0x14
++#define OMAP_MCBSP_REG_SRGR1  0x16
++#define OMAP_MCBSP_REG_MCR2   0x18
++#define OMAP_MCBSP_REG_MCR1   0x1a
++#define OMAP_MCBSP_REG_RCERA  0x1c
++#define OMAP_MCBSP_REG_RCERB  0x1e
++#define OMAP_MCBSP_REG_XCERA  0x20
++#define OMAP_MCBSP_REG_XCERB  0x22
++#define OMAP_MCBSP_REG_PCR0   0x24
++#define OMAP_MCBSP_REG_RCERC  0x26
++#define OMAP_MCBSP_REG_RCERD  0x28
++#define OMAP_MCBSP_REG_XCERC  0x2A
++#define OMAP_MCBSP_REG_XCERD  0x2C
++#define OMAP_MCBSP_REG_RCERE  0x2E
++#define OMAP_MCBSP_REG_RCERF  0x30
++#define OMAP_MCBSP_REG_XCERE  0x32
++#define OMAP_MCBSP_REG_XCERF  0x34
++#define OMAP_MCBSP_REG_RCERG  0x36
++#define OMAP_MCBSP_REG_RCERH  0x38
++#define OMAP_MCBSP_REG_XCERG  0x3A
++#define OMAP_MCBSP_REG_XCERH  0x3C
++
++/* Dummy defines, these are not available on omap1 */
++#define OMAP_MCBSP_REG_XCCR   0x00
++#define OMAP_MCBSP_REG_RCCR   0x00
++
++#define AUDIO_MCBSP_DATAWRITE (OMAP1510_MCBSP1_BASE + OMAP_MCBSP_REG_DXR1)
++#define AUDIO_MCBSP_DATAREAD  (OMAP1510_MCBSP1_BASE + OMAP_MCBSP_REG_DRR1)
++
++#define AUDIO_MCBSP           OMAP_MCBSP1
++#define AUDIO_DMA_TX          OMAP_DMA_MCBSP1_TX
++#define AUDIO_DMA_RX          OMAP_DMA_MCBSP1_RX
++
++#elif defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX) || \
++      defined(CONFIG_ARCH_OMAP4)
++
++#define OMAP_MCBSP_REG_DRR2   0x00
++#define OMAP_MCBSP_REG_DRR1   0x04
++#define OMAP_MCBSP_REG_DXR2   0x08
++#define OMAP_MCBSP_REG_DXR1   0x0C
++#define OMAP_MCBSP_REG_DRR    0x00
++#define OMAP_MCBSP_REG_DXR    0x08
++#define OMAP_MCBSP_REG_SPCR2  0x10
++#define OMAP_MCBSP_REG_SPCR1  0x14
++#define OMAP_MCBSP_REG_RCR2   0x18
++#define OMAP_MCBSP_REG_RCR1   0x1C
++#define OMAP_MCBSP_REG_XCR2   0x20
++#define OMAP_MCBSP_REG_XCR1   0x24
++#define OMAP_MCBSP_REG_SRGR2  0x28
++#define OMAP_MCBSP_REG_SRGR1  0x2C
++#define OMAP_MCBSP_REG_MCR2   0x30
++#define OMAP_MCBSP_REG_MCR1   0x34
++#define OMAP_MCBSP_REG_RCERA  0x38
++#define OMAP_MCBSP_REG_RCERB  0x3C
++#define OMAP_MCBSP_REG_XCERA  0x40
++#define OMAP_MCBSP_REG_XCERB  0x44
++#define OMAP_MCBSP_REG_PCR0   0x48
++#define OMAP_MCBSP_REG_RCERC  0x4C
++#define OMAP_MCBSP_REG_RCERD  0x50
++#define OMAP_MCBSP_REG_XCERC  0x54
++#define OMAP_MCBSP_REG_XCERD  0x58
++#define OMAP_MCBSP_REG_RCERE  0x5C
++#define OMAP_MCBSP_REG_RCERF  0x60
++#define OMAP_MCBSP_REG_XCERE  0x64
++#define OMAP_MCBSP_REG_XCERF  0x68
++#define OMAP_MCBSP_REG_RCERG  0x6C
++#define OMAP_MCBSP_REG_RCERH  0x70
++#define OMAP_MCBSP_REG_XCERG  0x74
++#define OMAP_MCBSP_REG_XCERH  0x78
++#define OMAP_MCBSP_REG_SYSCON 0x8C
++#define OMAP_MCBSP_REG_THRSH2 0x90
++#define OMAP_MCBSP_REG_THRSH1 0x94
++#define OMAP_MCBSP_REG_IRQST  0xA0
++#define OMAP_MCBSP_REG_IRQEN  0xA4
++#define OMAP_MCBSP_REG_WAKEUPEN       0xA8
++#define OMAP_MCBSP_REG_XCCR   0xAC
++#define OMAP_MCBSP_REG_RCCR   0xB0
++
++#define AUDIO_MCBSP_DATAWRITE (OMAP24XX_MCBSP2_BASE + OMAP_MCBSP_REG_DXR1)
++#define AUDIO_MCBSP_DATAREAD  (OMAP24XX_MCBSP2_BASE + OMAP_MCBSP_REG_DRR1)
++
++#define AUDIO_MCBSP           OMAP_MCBSP2
++#define AUDIO_DMA_TX          OMAP24XX_DMA_MCBSP2_TX
++#define AUDIO_DMA_RX          OMAP24XX_DMA_MCBSP2_RX
++
++#endif
++
++/************************** McBSP SPCR1 bit definitions ***********************/
++#define RRST                  0x0001
++#define RRDY                  0x0002
++#define RFULL                 0x0004
++#define RSYNC_ERR             0x0008
++#define RINTM(value)          ((value)<<4)    /* bits 4:5 */
++#define ABIS                  0x0040
++#define DXENA                 0x0080
++#define CLKSTP(value)         ((value)<<11)   /* bits 11:12 */
++#define RJUST(value)          ((value)<<13)   /* bits 13:14 */
++#define ALB                   0x8000
++#define DLB                   0x8000
++
++/************************** McBSP SPCR2 bit definitions ***********************/
++#define XRST          0x0001
++#define XRDY          0x0002
++#define XEMPTY                0x0004
++#define XSYNC_ERR     0x0008
++#define XINTM(value)  ((value)<<4)            /* bits 4:5 */
++#define GRST          0x0040
++#define FRST          0x0080
++#define SOFT          0x0100
++#define FREE          0x0200
++
++/************************** McBSP PCR bit definitions *************************/
++#define CLKRP         0x0001
++#define CLKXP         0x0002
++#define FSRP          0x0004
++#define FSXP          0x0008
++#define DR_STAT               0x0010
++#define DX_STAT               0x0020
++#define CLKS_STAT     0x0040
++#define SCLKME                0x0080
++#define CLKRM         0x0100
++#define CLKXM         0x0200
++#define FSRM          0x0400
++#define FSXM          0x0800
++#define RIOEN         0x1000
++#define XIOEN         0x2000
++#define IDLE_EN               0x4000
++
++/************************** McBSP RCR1 bit definitions ************************/
++#define RWDLEN1(value)                ((value)<<5)    /* Bits 5:7 */
++#define RFRLEN1(value)                ((value)<<8)    /* Bits 8:14 */
++
++/************************** McBSP XCR1 bit definitions ************************/
++#define XWDLEN1(value)                ((value)<<5)    /* Bits 5:7 */
++#define XFRLEN1(value)                ((value)<<8)    /* Bits 8:14 */
++
++/*************************** McBSP RCR2 bit definitions ***********************/
++#define RDATDLY(value)                (value)         /* Bits 0:1 */
++#define RFIG                  0x0004
++#define RCOMPAND(value)               ((value)<<3)    /* Bits 3:4 */
++#define RWDLEN2(value)                ((value)<<5)    /* Bits 5:7 */
++#define RFRLEN2(value)                ((value)<<8)    /* Bits 8:14 */
++#define RPHASE                        0x8000
++
++/*************************** McBSP XCR2 bit definitions ***********************/
++#define XDATDLY(value)                (value)         /* Bits 0:1 */
++#define XFIG                  0x0004
++#define XCOMPAND(value)               ((value)<<3)    /* Bits 3:4 */
++#define XWDLEN2(value)                ((value)<<5)    /* Bits 5:7 */
++#define XFRLEN2(value)                ((value)<<8)    /* Bits 8:14 */
++#define XPHASE                        0x8000
++
++/************************* McBSP SRGR1 bit definitions ************************/
++#define CLKGDV(value)         (value)         /* Bits 0:7 */
++#define FWID(value)           ((value)<<8)    /* Bits 8:15 */
++
++/************************* McBSP SRGR2 bit definitions ************************/
++#define FPER(value)           (value)         /* Bits 0:11 */
++#define FSGM                  0x1000
++#define CLKSM                 0x2000
++#define CLKSP                 0x4000
++#define GSYNC                 0x8000
++
++/************************* McBSP MCR1 bit definitions *************************/
++#define RMCM                  0x0001
++#define RCBLK(value)          ((value)<<2)    /* Bits 2:4 */
++#define RPABLK(value)         ((value)<<5)    /* Bits 5:6 */
++#define RPBBLK(value)         ((value)<<7)    /* Bits 7:8 */
++
++/************************* McBSP MCR2 bit definitions *************************/
++#define XMCM(value)           (value)         /* Bits 0:1 */
++#define XCBLK(value)          ((value)<<2)    /* Bits 2:4 */
++#define XPABLK(value)         ((value)<<5)    /* Bits 5:6 */
++#define XPBBLK(value)         ((value)<<7)    /* Bits 7:8 */
++
++/*********************** McBSP XCCR bit definitions *************************/
++#define EXTCLKGATE            0x8000
++#define PPCONNECT             0x4000
++#define DXENDLY(value)                ((value)<<12)   /* Bits 12:13 */
++#define XFULL_CYCLE           0x0800
++#define DILB                  0x0020
++#define XDMAEN                        0x0008
++#define XDISABLE              0x0001
++
++/********************** McBSP RCCR bit definitions *************************/
++#define RFULL_CYCLE           0x0800
++#define RDMAEN                        0x0008
++#define RDISABLE              0x0001
++
++/********************** McBSP SYSCONFIG bit definitions ********************/
++#define CLOCKACTIVITY(value)  ((value)<<8)
++#define SIDLEMODE(value)      ((value)<<3)
++#define ENAWAKEUP             0x0004
++#define SOFTRST                       0x0002
++
++/********************** McBSP DMA operating modes **************************/
++#define MCBSP_DMA_MODE_ELEMENT                0
++#define MCBSP_DMA_MODE_THRESHOLD      1
++#define MCBSP_DMA_MODE_FRAME          2
++
++/********************** McBSP WAKEUPEN bit definitions *********************/
++#define XEMPTYEOFEN           0x4000
++#define XRDYEN                        0x0400
++#define XEOFEN                        0x0200
++#define XFSXEN                        0x0100
++#define XSYNCERREN            0x0080
++#define RRDYEN                        0x0008
++#define REOFEN                        0x0004
++#define RFSREN                        0x0002
++#define RSYNCERREN            0x0001
++
++/* we don't do multichannel for now */
++struct omap_mcbsp_reg_cfg {
++      u16 spcr2;
++      u16 spcr1;
++      u16 rcr2;
++      u16 rcr1;
++      u16 xcr2;
++      u16 xcr1;
++      u16 srgr2;
++      u16 srgr1;
++      u16 mcr2;
++      u16 mcr1;
++      u16 pcr0;
++      u16 rcerc;
++      u16 rcerd;
++      u16 xcerc;
++      u16 xcerd;
++      u16 rcere;
++      u16 rcerf;
++      u16 xcere;
++      u16 xcerf;
++      u16 rcerg;
++      u16 rcerh;
++      u16 xcerg;
++      u16 xcerh;
++      u16 xccr;
++      u16 rccr;
++};
++
++typedef enum {
++      OMAP_MCBSP1 = 0,
++      OMAP_MCBSP2,
++      OMAP_MCBSP3,
++      OMAP_MCBSP4,
++      OMAP_MCBSP5
++} omap_mcbsp_id;
++
++typedef int __bitwise omap_mcbsp_io_type_t;
++#define OMAP_MCBSP_IRQ_IO ((__force omap_mcbsp_io_type_t) 1)
++#define OMAP_MCBSP_POLL_IO ((__force omap_mcbsp_io_type_t) 2)
++
++typedef enum {
++      OMAP_MCBSP_WORD_8 = 0,
++      OMAP_MCBSP_WORD_12,
++      OMAP_MCBSP_WORD_16,
++      OMAP_MCBSP_WORD_20,
++      OMAP_MCBSP_WORD_24,
++      OMAP_MCBSP_WORD_32,
++} omap_mcbsp_word_length;
++
++typedef enum {
++      OMAP_MCBSP_CLK_RISING = 0,
++      OMAP_MCBSP_CLK_FALLING,
++} omap_mcbsp_clk_polarity;
++
++typedef enum {
++      OMAP_MCBSP_FS_ACTIVE_HIGH = 0,
++      OMAP_MCBSP_FS_ACTIVE_LOW,
++} omap_mcbsp_fs_polarity;
++
++typedef enum {
++      OMAP_MCBSP_CLK_STP_MODE_NO_DELAY = 0,
++      OMAP_MCBSP_CLK_STP_MODE_DELAY,
++} omap_mcbsp_clk_stp_mode;
++
++
++/******* SPI specific mode **********/
++typedef enum {
++      OMAP_MCBSP_SPI_MASTER = 0,
++      OMAP_MCBSP_SPI_SLAVE,
++} omap_mcbsp_spi_mode;
++
++struct omap_mcbsp_spi_cfg {
++      omap_mcbsp_spi_mode             spi_mode;
++      omap_mcbsp_clk_polarity         rx_clock_polarity;
++      omap_mcbsp_clk_polarity         tx_clock_polarity;
++      omap_mcbsp_fs_polarity          fsx_polarity;
++      u8                              clk_div;
++      omap_mcbsp_clk_stp_mode         clk_stp_mode;
++      omap_mcbsp_word_length          word_length;
++};
++
++/* Platform specific configuration */
++struct omap_mcbsp_ops {
++      void (*request)(unsigned int);
++      void (*free)(unsigned int);
++};
++
++struct omap_mcbsp_platform_data {
++      unsigned long phys_base;
++      u8 dma_rx_sync, dma_tx_sync;
++      u16 rx_irq, tx_irq;
++      struct omap_mcbsp_ops *ops;
++#ifdef CONFIG_ARCH_OMAP34XX
++      u16 buffer_size;
++#endif
++};
++
++struct omap_mcbsp {
++      struct device *dev;
++      unsigned long phys_base;
++      void __iomem *io_base;
++      u8 id;
++      u8 free;
++      omap_mcbsp_word_length rx_word_length;
++      omap_mcbsp_word_length tx_word_length;
++
++      omap_mcbsp_io_type_t io_type; /* IRQ or poll */
++      /* IRQ based TX/RX */
++      int rx_irq;
++      int tx_irq;
++
++      /* DMA stuff */
++      u8 dma_rx_sync;
++      short dma_rx_lch;
++      u8 dma_tx_sync;
++      short dma_tx_lch;
++
++      /* Completion queues */
++      struct completion tx_irq_completion;
++      struct completion rx_irq_completion;
++      struct completion tx_dma_completion;
++      struct completion rx_dma_completion;
++
++      /* Protect the field .free, while checking if the mcbsp is in use */
++      spinlock_t lock;
++      struct omap_mcbsp_platform_data *pdata;
++      struct clk *iclk;
++      struct clk *fclk;
++#ifdef CONFIG_ARCH_OMAP34XX
++      int dma_op_mode;
++      u16 max_tx_thres;
++      u16 max_rx_thres;
++#endif
++};
++extern struct omap_mcbsp **mcbsp_ptr;
++extern int omap_mcbsp_count;
++
++int omap_mcbsp_init(void);
++void omap_mcbsp_register_board_cfg(struct omap_mcbsp_platform_data *config,
++                                      int size);
++void omap_mcbsp_config(unsigned int id, const struct omap_mcbsp_reg_cfg * config);
++#ifdef CONFIG_ARCH_OMAP34XX
++void omap_mcbsp_set_tx_threshold(unsigned int id, u16 threshold);
++void omap_mcbsp_set_rx_threshold(unsigned int id, u16 threshold);
++u16 omap_mcbsp_get_max_tx_threshold(unsigned int id);
++u16 omap_mcbsp_get_max_rx_threshold(unsigned int id);
++int omap_mcbsp_get_dma_op_mode(unsigned int id);
++#else
++static inline void omap_mcbsp_set_tx_threshold(unsigned int id, u16 threshold)
++{ }
++static inline void omap_mcbsp_set_rx_threshold(unsigned int id, u16 threshold)
++{ }
++static inline u16 omap_mcbsp_get_max_tx_threshold(unsigned int id) { return 0; }
++static inline u16 omap_mcbsp_get_max_rx_threshold(unsigned int id) { return 0; }
++static inline int omap_mcbsp_get_dma_op_mode(unsigned int id) { return 0; }
++#endif
++int omap_mcbsp_request(unsigned int id);
++void omap_mcbsp_free(unsigned int id);
++void omap_mcbsp_start(unsigned int id, int tx, int rx);
++void omap_mcbsp_stop(unsigned int id, int tx, int rx);
++void omap_mcbsp_xmit_word(unsigned int id, u32 word);
++u32 omap_mcbsp_recv_word(unsigned int id);
++
++int omap_mcbsp_xmit_buffer(unsigned int id, dma_addr_t buffer, unsigned int length);
++int omap_mcbsp_recv_buffer(unsigned int id, dma_addr_t buffer, unsigned int length);
++int omap_mcbsp_spi_master_xmit_word_poll(unsigned int id, u32 word);
++int omap_mcbsp_spi_master_recv_word_poll(unsigned int id, u32 * word);
++
++
++/* SPI specific API */
++void omap_mcbsp_set_spi_mode(unsigned int id, const struct omap_mcbsp_spi_cfg * spi_cfg);
++
++/* Polled read/write functions */
++int omap_mcbsp_pollread(unsigned int id, u16 * buf);
++int omap_mcbsp_pollwrite(unsigned int id, u16 buf);
++int omap_mcbsp_set_io_type(unsigned int id, omap_mcbsp_io_type_t io_type);
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/mcspi.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/mcspi.h   2010-11-05 17:36:26.176000001 +0100
+@@ -0,0 +1,15 @@
++#ifndef _OMAP2_MCSPI_H
++#define _OMAP2_MCSPI_H
++
++struct omap2_mcspi_platform_config {
++      unsigned short  num_cs;
++};
++
++struct omap2_mcspi_device_config {
++      unsigned turbo_mode:1;
++
++      /* Do we want one channel enabled at the same time? */
++      unsigned single_channel:1;
++};
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/memory.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/memory.h  2010-11-05 17:36:26.176000001 +0100
+@@ -0,0 +1,103 @@
++/*
++ * arch/arm/plat-omap/include/mach/memory.h
++ *
++ * Memory map for OMAP-1510 and 1610
++ *
++ * Copyright (C) 2000 RidgeRun, Inc.
++ * Author: Greg Lonnon <glonnon@ridgerun.com>
++ *
++ * This file was derived from arch/arm/mach-intergrator/include/mach/memory.h
++ * Copyright (C) 1999 ARM Limited
++ *
++ * This program is free software; you can redistribute it and/or modify it
++ * under the terms of the GNU General Public License as published by the
++ * Free Software Foundation; either version 2 of the License, or (at your
++ * option) any later version.
++ *
++ * THIS SOFTWARE IS PROVIDED ``AS IS'' AND ANY EXPRESS OR IMPLIED
++ * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
++ * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN
++ * NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
++ * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
++ * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF
++ * USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
++ * ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
++ * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
++ * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
++ *
++ * You should have received a copy of the GNU General Public License along
++ * with this program; if not, write to the Free Software Foundation, Inc.,
++ * 675 Mass Ave, Cambridge, MA 02139, USA.
++ */
++
++#ifndef __ASM_ARCH_MEMORY_H
++#define __ASM_ARCH_MEMORY_H
++
++/*
++ * Physical DRAM offset.
++ */
++#if defined(CONFIG_ARCH_OMAP1)
++#define PHYS_OFFSET           UL(0x10000000)
++#elif defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3) || \
++                      defined(CONFIG_ARCH_OMAP4)
++#define PHYS_OFFSET           UL(0x80000000)
++#endif
++
++/*
++ * Bus address is physical address, except for OMAP-1510 Local Bus.
++ * OMAP-1510 bus address is translated into a Local Bus address if the
++ * OMAP bus type is lbus. We do the address translation based on the
++ * device overriding the defaults used in the dma-mapping API.
++ * Note that the is_lbus_device() test is not very efficient on 1510
++ * because of the strncmp().
++ */
++#ifdef CONFIG_ARCH_OMAP15XX
++
++/*
++ * OMAP-1510 Local Bus address offset
++ */
++#define OMAP1510_LB_OFFSET    UL(0x30000000)
++
++#define virt_to_lbus(x)               ((x) - PAGE_OFFSET + OMAP1510_LB_OFFSET)
++#define lbus_to_virt(x)               ((x) - OMAP1510_LB_OFFSET + PAGE_OFFSET)
++#define is_lbus_device(dev)   (cpu_is_omap15xx() && dev && (strncmp(dev_name(dev), "ohci", 4) == 0))
++
++#define __arch_page_to_dma(dev, page) \
++      ({ dma_addr_t __dma = page_to_phys(page); \
++         if (is_lbus_device(dev)) \
++              __dma = __dma - PHYS_OFFSET + OMAP1510_LB_OFFSET; \
++         __dma; })
++
++#define __arch_dma_to_page(dev, addr) \
++      ({ dma_addr_t __dma = addr;                             \
++         if (is_lbus_device(dev))                             \
++              __dma += PHYS_OFFSET - OMAP1510_LB_OFFSET;      \
++         phys_to_page(__dma);                                 \
++      })
++
++#define __arch_dma_to_virt(dev, addr) ({ (void *) (is_lbus_device(dev) ? \
++                                              lbus_to_virt(addr) : \
++                                              __phys_to_virt(addr)); })
++
++#define __arch_virt_to_dma(dev, addr) ({ unsigned long __addr = (unsigned long)(addr); \
++                                         (dma_addr_t) (is_lbus_device(dev) ? \
++                                              virt_to_lbus(__addr) : \
++                                              __virt_to_phys(__addr)); })
++
++#endif        /* CONFIG_ARCH_OMAP15XX */
++
++/* Override the ARM default */
++#ifdef CONFIG_FB_OMAP_CONSISTENT_DMA_SIZE
++
++#if (CONFIG_FB_OMAP_CONSISTENT_DMA_SIZE == 0)
++#undef CONFIG_FB_OMAP_CONSISTENT_DMA_SIZE
++#define CONFIG_FB_OMAP_CONSISTENT_DMA_SIZE 2
++#endif
++
++#define CONSISTENT_DMA_SIZE \
++      (((CONFIG_FB_OMAP_CONSISTENT_DMA_SIZE + 1) & ~1) * 1024 * 1024)
++
++#endif
++
++#endif
++
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/menelaus.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/menelaus.h        2010-11-05 17:36:26.176000001 +0100
+@@ -0,0 +1,49 @@
++/*
++ * arch/arm/plat-omap/include/mach/menelaus.h
++ *
++ * Functions to access Menelaus power management chip
++ */
++
++#ifndef __ASM_ARCH_MENELAUS_H
++#define __ASM_ARCH_MENELAUS_H
++
++struct device;
++
++struct menelaus_platform_data {
++      int (* late_init)(struct device *dev);
++};
++
++extern int menelaus_register_mmc_callback(void (*callback)(void *data, u8 card_mask),
++                                        void *data);
++extern void menelaus_unregister_mmc_callback(void);
++extern int menelaus_set_mmc_opendrain(int slot, int enable);
++extern int menelaus_set_mmc_slot(int slot, int enable, int power, int cd_on);
++
++extern int menelaus_set_vmem(unsigned int mV);
++extern int menelaus_set_vio(unsigned int mV);
++extern int menelaus_set_vmmc(unsigned int mV);
++extern int menelaus_set_vaux(unsigned int mV);
++extern int menelaus_set_vdcdc(int dcdc, unsigned int mV);
++extern int menelaus_set_slot_sel(int enable);
++extern int menelaus_get_slot_pin_states(void);
++extern int menelaus_set_vcore_sw(unsigned int mV);
++extern int menelaus_set_vcore_hw(unsigned int roof_mV, unsigned int floor_mV);
++
++#define EN_VPLL_SLEEP (1 << 7)
++#define EN_VMMC_SLEEP (1 << 6)
++#define EN_VAUX_SLEEP (1 << 5)
++#define EN_VIO_SLEEP  (1 << 4)
++#define EN_VMEM_SLEEP (1 << 3)
++#define EN_DC3_SLEEP  (1 << 2)
++#define EN_DC2_SLEEP  (1 << 1)
++#define EN_VC_SLEEP   (1 << 0)
++
++extern int menelaus_set_regulator_sleep(int enable, u32 val);
++
++#if defined(CONFIG_ARCH_OMAP24XX) && defined(CONFIG_MENELAUS)
++#define omap_has_menelaus()   1
++#else
++#define omap_has_menelaus()   0
++#endif
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/mmc.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/mmc.h     2010-11-05 17:36:26.176000001 +0100
+@@ -0,0 +1,157 @@
++/*
++ * MMC definitions for OMAP2
++ *
++ * Copyright (C) 2006 Nokia Corporation
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License version 2 as
++ * published by the Free Software Foundation.
++ */
++
++#ifndef __OMAP2_MMC_H
++#define __OMAP2_MMC_H
++
++#include <linux/types.h>
++#include <linux/device.h>
++#include <linux/mmc/host.h>
++
++#include <plat/board.h>
++
++#define OMAP15XX_NR_MMC               1
++#define OMAP16XX_NR_MMC               2
++#define OMAP1_MMC_SIZE                0x080
++#define OMAP1_MMC1_BASE               0xfffb7800
++#define OMAP1_MMC2_BASE               0xfffb7c00      /* omap16xx only */
++
++#define OMAP24XX_NR_MMC               2
++#define OMAP34XX_NR_MMC               3
++#define OMAP44XX_NR_MMC               5
++#define OMAP2420_MMC_SIZE     OMAP1_MMC_SIZE
++#define OMAP3_HSMMC_SIZE      0x200
++#define OMAP4_HSMMC_SIZE      0x1000
++#define OMAP2_MMC1_BASE               0x4809c000
++#define OMAP2_MMC2_BASE               0x480b4000
++#define OMAP3_MMC3_BASE               0x480ad000
++#define OMAP4_MMC4_BASE               0x480d1000
++#define OMAP4_MMC5_BASE               0x480d5000
++#define OMAP4_MMC_REG_OFFSET  0x100
++#define HSMMC5                        (1 << 4)
++#define HSMMC4                        (1 << 3)
++#define HSMMC3                        (1 << 2)
++#define HSMMC2                        (1 << 1)
++#define HSMMC1                        (1 << 0)
++
++#define OMAP_MMC_MAX_SLOTS    2
++
++struct omap_mmc_platform_data {
++      /* back-link to device */
++      struct device *dev;
++
++      /* number of slots per controller */
++      unsigned nr_slots:2;
++
++      /* set if your board has components or wiring that limits the
++       * maximum frequency on the MMC bus */
++      unsigned int max_freq;
++
++      /* switch the bus to a new slot */
++      int (* switch_slot)(struct device *dev, int slot);
++      /* initialize board-specific MMC functionality, can be NULL if
++       * not supported */
++      int (* init)(struct device *dev);
++      void (* cleanup)(struct device *dev);
++      void (* shutdown)(struct device *dev);
++
++      /* To handle board related suspend/resume functionality for MMC */
++      int (*suspend)(struct device *dev, int slot);
++      int (*resume)(struct device *dev, int slot);
++
++      /* Return context loss count due to PM states changing */
++      int (*get_context_loss_count)(struct device *dev);
++
++      u64 dma_mask;
++
++      struct omap_mmc_slot_data {
++
++              /* 4 wire signaling is optional, and is used for SD/SDIO/HSMMC;
++               * 8 wire signaling is also optional, and is used with HSMMC
++               */
++              u8 wires;
++
++              /*
++               * nomux means "standard" muxing is wrong on this board, and
++               * that board-specific code handled it before common init logic.
++               */
++              unsigned nomux:1;
++
++              /* switch pin can be for card detect (default) or card cover */
++              unsigned cover:1;
++
++              /* use the internal clock */
++              unsigned internal_clock:1;
++
++              /* nonremovable e.g. eMMC */
++              unsigned nonremovable:1;
++
++              /* Try to sleep or power off when possible */
++              unsigned power_saving:1;
++
++              int switch_pin;                 /* gpio (card detect) */
++              int gpio_wp;                    /* gpio (write protect) */
++
++              int (* set_bus_mode)(struct device *dev, int slot, int bus_mode);
++              int (* set_power)(struct device *dev, int slot, int power_on, int vdd);
++              int (* get_ro)(struct device *dev, int slot);
++              int (*set_sleep)(struct device *dev, int slot, int sleep,
++                               int vdd, int cardsleep);
++
++              /* return MMC cover switch state, can be NULL if not supported.
++               *
++               * possible return values:
++               *   0 - closed
++               *   1 - open
++               */
++              int (* get_cover_state)(struct device *dev, int slot);
++
++              const char *name;
++              u32 ocr_mask;
++
++              /* Card detection IRQs */
++              int card_detect_irq;
++              int (* card_detect)(int irq);
++
++              unsigned int ban_openended:1;
++
++      } slots[OMAP_MMC_MAX_SLOTS];
++};
++
++/* called from board-specific card detection service routine */
++extern void omap_mmc_notify_cover_event(struct device *dev, int slot, int is_closed);
++
++#if   defined(CONFIG_MMC_OMAP) || defined(CONFIG_MMC_OMAP_MODULE) || \
++      defined(CONFIG_MMC_OMAP_HS) || defined(CONFIG_MMC_OMAP_HS_MODULE)
++void omap1_init_mmc(struct omap_mmc_platform_data **mmc_data,
++                              int nr_controllers);
++void omap2_init_mmc(struct omap_mmc_platform_data **mmc_data,
++                              int nr_controllers);
++int omap_mmc_add(const char *name, int id, unsigned long base,
++                              unsigned long size, unsigned int irq,
++                              struct omap_mmc_platform_data *data);
++#else
++static inline void omap1_init_mmc(struct omap_mmc_platform_data **mmc_data,
++                              int nr_controllers)
++{
++}
++static inline void omap2_init_mmc(struct omap_mmc_platform_data **mmc_data,
++                              int nr_controllers)
++{
++}
++static inline int omap_mmc_add(const char *name, int id, unsigned long base,
++                              unsigned long size, unsigned int irq,
++                              struct omap_mmc_platform_data *data)
++{
++      return 0;
++}
++
++#endif
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/mux.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/mux.h     2010-11-05 17:36:26.176000001 +0100
+@@ -0,0 +1,662 @@
++/*
++ * arch/arm/plat-omap/include/mach/mux.h
++ *
++ * Table of the Omap register configurations for the FUNC_MUX and
++ * PULL_DWN combinations.
++ *
++ * Copyright (C) 2004 - 2008 Texas Instruments Inc.
++ * Copyright (C) 2003 - 2008 Nokia Corporation
++ *
++ * Written by Tony Lindgren
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License as published by
++ * the Free Software Foundation; either version 2 of the License, or
++ * (at your option) any later version.
++ *
++ * This program is distributed in the hope that it will be useful,
++ * but WITHOUT ANY WARRANTY; without even the implied warranty of
++ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
++ * GNU General Public License for more details.
++ *
++ * You should have received a copy of the GNU General Public License
++ * along with this program; if not, write to the Free Software
++ * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA
++ *
++ * NOTE: Please use the following naming style for new pin entries.
++ *     For example, W8_1610_MMC2_DAT0, where:
++ *     - W8        = ball
++ *     - 1610      = 1510 or 1610, none if common for both 1510 and 1610
++ *     - MMC2_DAT0 = function
++ */
++
++#ifndef __ASM_ARCH_MUX_H
++#define __ASM_ARCH_MUX_H
++
++#define PU_PD_SEL_NA          0       /* No pu_pd reg available */
++#define PULL_DWN_CTRL_NA      0       /* No pull-down control needed */
++
++#ifdef        CONFIG_OMAP_MUX_DEBUG
++#define MUX_REG(reg, mode_offset, mode) .mux_reg_name = "FUNC_MUX_CTRL_"#reg, \
++                                      .mux_reg = FUNC_MUX_CTRL_##reg, \
++                                      .mask_offset = mode_offset, \
++                                      .mask = mode,
++
++#define PULL_REG(reg, bit, status)    .pull_name = "PULL_DWN_CTRL_"#reg, \
++                                      .pull_reg = PULL_DWN_CTRL_##reg, \
++                                      .pull_bit = bit, \
++                                      .pull_val = status,
++
++#define PU_PD_REG(reg, status)                .pu_pd_name = "PU_PD_SEL_"#reg, \
++                                      .pu_pd_reg = PU_PD_SEL_##reg, \
++                                      .pu_pd_val = status,
++
++#define MUX_REG_7XX(reg, mode_offset, mode) .mux_reg_name = "OMAP7XX_IO_CONF_"#reg, \
++                                      .mux_reg = OMAP7XX_IO_CONF_##reg, \
++                                      .mask_offset = mode_offset, \
++                                      .mask = mode,
++
++#define PULL_REG_7XX(reg, bit, status)        .pull_name = "OMAP7XX_IO_CONF_"#reg, \
++                                      .pull_reg = OMAP7XX_IO_CONF_##reg, \
++                                      .pull_bit = bit, \
++                                      .pull_val = status,
++
++#else
++
++#define MUX_REG(reg, mode_offset, mode) .mux_reg = FUNC_MUX_CTRL_##reg, \
++                                      .mask_offset = mode_offset, \
++                                      .mask = mode,
++
++#define PULL_REG(reg, bit, status)    .pull_reg = PULL_DWN_CTRL_##reg, \
++                                      .pull_bit = bit, \
++                                      .pull_val = status,
++
++#define PU_PD_REG(reg, status)                .pu_pd_reg = PU_PD_SEL_##reg, \
++                                      .pu_pd_val = status,
++
++#define MUX_REG_7XX(reg, mode_offset, mode) \
++                                      .mux_reg = OMAP7XX_IO_CONF_##reg, \
++                                      .mask_offset = mode_offset, \
++                                      .mask = mode,
++
++#define PULL_REG_7XX(reg, bit, status)        .pull_reg = OMAP7XX_IO_CONF_##reg, \
++                                      .pull_bit = bit, \
++                                      .pull_val = status,
++
++#endif /* CONFIG_OMAP_MUX_DEBUG */
++
++#define MUX_CFG(desc, mux_reg, mode_offset, mode,     \
++              pull_reg, pull_bit, pull_status,        \
++              pu_pd_reg, pu_pd_status, debug_status)  \
++{                                                     \
++      .name =  desc,                                  \
++      .debug = debug_status,                          \
++      MUX_REG(mux_reg, mode_offset, mode)             \
++      PULL_REG(pull_reg, pull_bit, pull_status)       \
++      PU_PD_REG(pu_pd_reg, pu_pd_status)              \
++},
++
++
++/*
++ * OMAP730/850 has a slightly different config for the pin mux.
++ * - config regs are the OMAP7XX_IO_CONF_x regs (see omap730.h) regs and
++ *   not the FUNC_MUX_CTRL_x regs from hardware.h
++ * - for pull-up/down, only has one enable bit which is is in the same register
++ *   as mux config
++ */
++#define MUX_CFG_7XX(desc, mux_reg, mode_offset, mode, \
++                 pull_bit, pull_status, debug_status)\
++{                                                     \
++      .name =  desc,                                  \
++      .debug = debug_status,                          \
++      MUX_REG_7XX(mux_reg, mode_offset, mode)         \
++      PULL_REG_7XX(mux_reg, pull_bit, pull_status)    \
++      PU_PD_REG(NA, 0)                \
++},
++
++#define MUX_CFG_24XX(desc, reg_offset, mode,                  \
++                              pull_en, pull_mode, dbg)        \
++{                                                             \
++      .name           = desc,                                 \
++      .debug          = dbg,                                  \
++      .mux_reg        = reg_offset,                           \
++      .mask           = mode,                                 \
++      .pull_val       = pull_en,                              \
++      .pu_pd_val      = pull_mode,                            \
++},
++
++/* 24xx/34xx mux bit defines */
++#define OMAP2_PULL_ENA                (1 << 3)
++#define OMAP2_PULL_UP         (1 << 4)
++#define OMAP2_ALTELECTRICALSEL        (1 << 5)
++
++struct pin_config {
++      char                    *name;
++      const unsigned int      mux_reg;
++      unsigned char           debug;
++
++#if   defined(CONFIG_ARCH_OMAP1) || defined(CONFIG_ARCH_OMAP24XX)
++      const unsigned char mask_offset;
++      const unsigned char mask;
++
++      const char *pull_name;
++      const unsigned int pull_reg;
++      const unsigned char pull_val;
++      const unsigned char pull_bit;
++
++      const char *pu_pd_name;
++      const unsigned int pu_pd_reg;
++      const unsigned char pu_pd_val;
++#endif
++
++#if   defined(CONFIG_OMAP_MUX_DEBUG) || defined(CONFIG_OMAP_MUX_WARNINGS)
++      const char *mux_reg_name;
++#endif
++
++};
++
++enum omap7xx_index {
++      /* OMAP 730 keyboard */
++      E2_7XX_KBR0,
++      J7_7XX_KBR1,
++      E1_7XX_KBR2,
++      F3_7XX_KBR3,
++      D2_7XX_KBR4,
++      C2_7XX_KBC0,
++      D3_7XX_KBC1,
++      E4_7XX_KBC2,
++      F4_7XX_KBC3,
++      E3_7XX_KBC4,
++
++      /* USB */
++      AA17_7XX_USB_DM,
++      W16_7XX_USB_PU_EN,
++      W17_7XX_USB_VBUSI,
++      W18_7XX_USB_DMCK_OUT,
++      W19_7XX_USB_DCRST,
++
++      /* MMC */
++      MMC_7XX_CMD,
++      MMC_7XX_CLK,
++      MMC_7XX_DAT0,
++
++      /* I2C */
++      I2C_7XX_SCL,
++      I2C_7XX_SDA,
++};
++
++enum omap1xxx_index {
++      /* UART1 (BT_UART_GATING)*/
++      UART1_TX = 0,
++      UART1_RTS,
++
++      /* UART2 (COM_UART_GATING)*/
++      UART2_TX,
++      UART2_RX,
++      UART2_CTS,
++      UART2_RTS,
++
++      /* UART3 (GIGA_UART_GATING) */
++      UART3_TX,
++      UART3_RX,
++      UART3_CTS,
++      UART3_RTS,
++      UART3_CLKREQ,
++      UART3_BCLK,     /* 12MHz clock out */
++      Y15_1610_UART3_RTS,
++
++      /* PWT & PWL */
++      PWT,
++      PWL,
++
++      /* USB master generic */
++      R18_USB_VBUS,
++      R18_1510_USB_GPIO0,
++      W4_USB_PUEN,
++      W4_USB_CLKO,
++      W4_USB_HIGHZ,
++      W4_GPIO58,
++
++      /* USB1 master */
++      USB1_SUSP,
++      USB1_SEO,
++      W13_1610_USB1_SE0,
++      USB1_TXEN,
++      USB1_TXD,
++      USB1_VP,
++      USB1_VM,
++      USB1_RCV,
++      USB1_SPEED,
++      R13_1610_USB1_SPEED,
++      R13_1710_USB1_SE0,
++
++      /* USB2 master */
++      USB2_SUSP,
++      USB2_VP,
++      USB2_TXEN,
++      USB2_VM,
++      USB2_RCV,
++      USB2_SEO,
++      USB2_TXD,
++
++      /* OMAP-1510 GPIO */
++      R18_1510_GPIO0,
++      R19_1510_GPIO1,
++      M14_1510_GPIO2,
++
++      /* OMAP1610 GPIO */
++      P18_1610_GPIO3,
++      Y15_1610_GPIO17,
++
++      /* OMAP-1710 GPIO */
++      R18_1710_GPIO0,
++      V2_1710_GPIO10,
++      N21_1710_GPIO14,
++      W15_1710_GPIO40,
++
++      /* MPUIO */
++      MPUIO2,
++      N15_1610_MPUIO2,
++      MPUIO4,
++      MPUIO5,
++      T20_1610_MPUIO5,
++      W11_1610_MPUIO6,
++      V10_1610_MPUIO7,
++      W11_1610_MPUIO9,
++      V10_1610_MPUIO10,
++      W10_1610_MPUIO11,
++      E20_1610_MPUIO13,
++      U20_1610_MPUIO14,
++      E19_1610_MPUIO15,
++
++      /* MCBSP2 */
++      MCBSP2_CLKR,
++      MCBSP2_CLKX,
++      MCBSP2_DR,
++      MCBSP2_DX,
++      MCBSP2_FSR,
++      MCBSP2_FSX,
++
++      /* MCBSP3 */
++      MCBSP3_CLKX,
++
++      /* Misc ballouts */
++      BALLOUT_V8_ARMIO3,
++      N20_HDQ,
++
++      /* OMAP-1610 MMC2 */
++      W8_1610_MMC2_DAT0,
++      V8_1610_MMC2_DAT1,
++      W15_1610_MMC2_DAT2,
++      R10_1610_MMC2_DAT3,
++      Y10_1610_MMC2_CLK,
++      Y8_1610_MMC2_CMD,
++      V9_1610_MMC2_CMDDIR,
++      V5_1610_MMC2_DATDIR0,
++      W19_1610_MMC2_DATDIR1,
++      R18_1610_MMC2_CLKIN,
++
++      /* OMAP-1610 External Trace Interface */
++      M19_1610_ETM_PSTAT0,
++      L15_1610_ETM_PSTAT1,
++      L18_1610_ETM_PSTAT2,
++      L19_1610_ETM_D0,
++      J19_1610_ETM_D6,
++      J18_1610_ETM_D7,
++
++      /* OMAP16XX GPIO */
++      P20_1610_GPIO4,
++      V9_1610_GPIO7,
++      W8_1610_GPIO9,
++      N20_1610_GPIO11,
++      N19_1610_GPIO13,
++      P10_1610_GPIO22,
++      V5_1610_GPIO24,
++      AA20_1610_GPIO_41,
++      W19_1610_GPIO48,
++      M7_1610_GPIO62,
++      V14_16XX_GPIO37,
++      R9_16XX_GPIO18,
++      L14_16XX_GPIO49,
++
++      /* OMAP-1610 uWire */
++      V19_1610_UWIRE_SCLK,
++      U18_1610_UWIRE_SDI,
++      W21_1610_UWIRE_SDO,
++      N14_1610_UWIRE_CS0,
++      P15_1610_UWIRE_CS3,
++      N15_1610_UWIRE_CS1,
++
++      /* OMAP-1610 SPI */
++      U19_1610_SPIF_SCK,
++      U18_1610_SPIF_DIN,
++      P20_1610_SPIF_DIN,
++      W21_1610_SPIF_DOUT,
++      R18_1610_SPIF_DOUT,
++      N14_1610_SPIF_CS0,
++      N15_1610_SPIF_CS1,
++      T19_1610_SPIF_CS2,
++      P15_1610_SPIF_CS3,
++
++      /* OMAP-1610 Flash */
++      L3_1610_FLASH_CS2B_OE,
++      M8_1610_FLASH_CS2B_WE,
++
++      /* First MMC */
++      MMC_CMD,
++      MMC_DAT1,
++      MMC_DAT2,
++      MMC_DAT0,
++      MMC_CLK,
++      MMC_DAT3,
++
++      /* OMAP-1710 MMC CMDDIR and DATDIR0 */
++      M15_1710_MMC_CLKI,
++      P19_1710_MMC_CMDDIR,
++      P20_1710_MMC_DATDIR0,
++
++      /* OMAP-1610 USB0 alternate pin configuration */
++      W9_USB0_TXEN,
++      AA9_USB0_VP,
++      Y5_USB0_RCV,
++      R9_USB0_VM,
++      V6_USB0_TXD,
++      W5_USB0_SE0,
++      V9_USB0_SPEED,
++      V9_USB0_SUSP,
++
++      /* USB2 */
++      W9_USB2_TXEN,
++      AA9_USB2_VP,
++      Y5_USB2_RCV,
++      R9_USB2_VM,
++      V6_USB2_TXD,
++      W5_USB2_SE0,
++
++      /* 16XX UART */
++      R13_1610_UART1_TX,
++      V14_16XX_UART1_RX,
++      R14_1610_UART1_CTS,
++      AA15_1610_UART1_RTS,
++      R9_16XX_UART2_RX,
++      L14_16XX_UART3_RX,
++
++      /* I2C OMAP-1610 */
++      I2C_SCL,
++      I2C_SDA,
++
++      /* Keypad */
++      F18_1610_KBC0,
++      D20_1610_KBC1,
++      D19_1610_KBC2,
++      E18_1610_KBC3,
++      C21_1610_KBC4,
++      G18_1610_KBR0,
++      F19_1610_KBR1,
++      H14_1610_KBR2,
++      E20_1610_KBR3,
++      E19_1610_KBR4,
++      N19_1610_KBR5,
++
++      /* Power management */
++      T20_1610_LOW_PWR,
++
++      /* MCLK Settings */
++      V5_1710_MCLK_ON,
++      V5_1710_MCLK_OFF,
++      R10_1610_MCLK_ON,
++      R10_1610_MCLK_OFF,
++
++      /* CompactFlash controller */
++      P11_1610_CF_CD2,
++      R11_1610_CF_IOIS16,
++      V10_1610_CF_IREQ,
++      W10_1610_CF_RESET,
++      W11_1610_CF_CD1,
++
++      /* parallel camera */
++      J15_1610_CAM_LCLK,
++      J18_1610_CAM_D7,
++      J19_1610_CAM_D6,
++      J14_1610_CAM_D5,
++      K18_1610_CAM_D4,
++      K19_1610_CAM_D3,
++      K15_1610_CAM_D2,
++      K14_1610_CAM_D1,
++      L19_1610_CAM_D0,
++      L18_1610_CAM_VS,
++      L15_1610_CAM_HS,
++      M19_1610_CAM_RSTZ,
++      Y15_1610_CAM_OUTCLK,
++
++      /* serial camera */
++      H19_1610_CAM_EXCLK,
++      Y12_1610_CCP_CLKP,
++      W13_1610_CCP_CLKM,
++      W14_1610_CCP_DATAP,
++      Y14_1610_CCP_DATAM,
++
++};
++
++enum omap24xx_index {
++      /* 24xx I2C */
++      M19_24XX_I2C1_SCL,
++      L15_24XX_I2C1_SDA,
++      J15_24XX_I2C2_SCL,
++      H19_24XX_I2C2_SDA,
++
++      /* 24xx Menelaus interrupt */
++      W19_24XX_SYS_NIRQ,
++
++      /* 24xx clock */
++      W14_24XX_SYS_CLKOUT,
++
++      /* 24xx GPMC chipselects, wait pin monitoring */
++      E2_GPMC_NCS2,
++      L2_GPMC_NCS7,
++      L3_GPMC_WAIT0,
++      N7_GPMC_WAIT1,
++      M1_GPMC_WAIT2,
++      P1_GPMC_WAIT3,
++
++      /* 242X McBSP */
++      Y15_24XX_MCBSP2_CLKX,
++      R14_24XX_MCBSP2_FSX,
++      W15_24XX_MCBSP2_DR,
++      V15_24XX_MCBSP2_DX,
++
++      /* 24xx GPIO */
++      M21_242X_GPIO11,
++      P21_242X_GPIO12,
++      AA10_242X_GPIO13,
++      AA6_242X_GPIO14,
++      AA4_242X_GPIO15,
++      Y11_242X_GPIO16,
++      AA12_242X_GPIO17,
++      AA8_242X_GPIO58,
++      Y20_24XX_GPIO60,
++      W4__24XX_GPIO74,
++      N15_24XX_GPIO85,
++      M15_24XX_GPIO92,
++      P20_24XX_GPIO93,
++      P18_24XX_GPIO95,
++      M18_24XX_GPIO96,
++      L14_24XX_GPIO97,
++      J15_24XX_GPIO99,
++      V14_24XX_GPIO117,
++      P14_24XX_GPIO125,
++
++      /* 242x DBG GPIO */
++      V4_242X_GPIO49,
++      W2_242X_GPIO50,
++      U4_242X_GPIO51,
++      V3_242X_GPIO52,
++      V2_242X_GPIO53,
++      V6_242X_GPIO53,
++      T4_242X_GPIO54,
++      Y4_242X_GPIO54,
++      T3_242X_GPIO55,
++      U2_242X_GPIO56,
++
++      /* 24xx external DMA requests */
++      AA10_242X_DMAREQ0,
++      AA6_242X_DMAREQ1,
++      E4_242X_DMAREQ2,
++      G4_242X_DMAREQ3,
++      D3_242X_DMAREQ4,
++      E3_242X_DMAREQ5,
++
++      /* UART3 */
++      K15_24XX_UART3_TX,
++      K14_24XX_UART3_RX,
++
++      /* MMC/SDIO */
++      G19_24XX_MMC_CLKO,
++      H18_24XX_MMC_CMD,
++      F20_24XX_MMC_DAT0,
++      H14_24XX_MMC_DAT1,
++      E19_24XX_MMC_DAT2,
++      D19_24XX_MMC_DAT3,
++      F19_24XX_MMC_DAT_DIR0,
++      E20_24XX_MMC_DAT_DIR1,
++      F18_24XX_MMC_DAT_DIR2,
++      E18_24XX_MMC_DAT_DIR3,
++      G18_24XX_MMC_CMD_DIR,
++      H15_24XX_MMC_CLKI,
++
++      /* Full speed USB */
++      J20_24XX_USB0_PUEN,
++      J19_24XX_USB0_VP,
++      K20_24XX_USB0_VM,
++      J18_24XX_USB0_RCV,
++      K19_24XX_USB0_TXEN,
++      J14_24XX_USB0_SE0,
++      K18_24XX_USB0_DAT,
++
++      N14_24XX_USB1_SE0,
++      W12_24XX_USB1_SE0,
++      P15_24XX_USB1_DAT,
++      R13_24XX_USB1_DAT,
++      W20_24XX_USB1_TXEN,
++      P13_24XX_USB1_TXEN,
++      V19_24XX_USB1_RCV,
++      V12_24XX_USB1_RCV,
++
++      AA10_24XX_USB2_SE0,
++      Y11_24XX_USB2_DAT,
++      AA12_24XX_USB2_TXEN,
++      AA6_24XX_USB2_RCV,
++      AA4_24XX_USB2_TLLSE0,
++
++      /* Keypad GPIO*/
++      T19_24XX_KBR0,
++      R19_24XX_KBR1,
++      V18_24XX_KBR2,
++      M21_24XX_KBR3,
++      E5__24XX_KBR4,
++      M18_24XX_KBR5,
++      R20_24XX_KBC0,
++      M14_24XX_KBC1,
++      H19_24XX_KBC2,
++      V17_24XX_KBC3,
++      P21_24XX_KBC4,
++      L14_24XX_KBC5,
++      N19_24XX_KBC6,
++
++      /* 24xx Menelaus Keypad GPIO */
++      B3__24XX_KBR5,
++      AA4_24XX_KBC2,
++      B13_24XX_KBC6,
++
++      /* 2430 USB */
++      AD9_2430_USB0_PUEN,
++      Y11_2430_USB0_VP,
++      AD7_2430_USB0_VM,
++      AE7_2430_USB0_RCV,
++      AD4_2430_USB0_TXEN,
++      AF9_2430_USB0_SE0,
++      AE6_2430_USB0_DAT,
++      AD24_2430_USB1_SE0,
++      AB24_2430_USB1_RCV,
++      Y25_2430_USB1_TXEN,
++      AA26_2430_USB1_DAT,
++
++      /* 2430 HS-USB */
++      AD9_2430_USB0HS_DATA3,
++      Y11_2430_USB0HS_DATA4,
++      AD7_2430_USB0HS_DATA5,
++      AE7_2430_USB0HS_DATA6,
++      AD4_2430_USB0HS_DATA2,
++      AF9_2430_USB0HS_DATA0,
++      AE6_2430_USB0HS_DATA1,
++      AE8_2430_USB0HS_CLK,
++      AD8_2430_USB0HS_DIR,
++      AE5_2430_USB0HS_STP,
++      AE9_2430_USB0HS_NXT,
++      AC7_2430_USB0HS_DATA7,
++
++      /* 2430 McBSP */
++      AD6_2430_MCBSP_CLKS,
++
++      AB2_2430_MCBSP1_CLKR,
++      AD5_2430_MCBSP1_FSR,
++      AA1_2430_MCBSP1_DX,
++      AF3_2430_MCBSP1_DR,
++      AB3_2430_MCBSP1_FSX,
++      Y9_2430_MCBSP1_CLKX,
++
++      AC10_2430_MCBSP2_FSX,
++      AD16_2430_MCBSP2_CLX,
++      AE13_2430_MCBSP2_DX,
++      AD13_2430_MCBSP2_DR,
++      AC10_2430_MCBSP2_FSX_OFF,
++      AD16_2430_MCBSP2_CLX_OFF,
++      AE13_2430_MCBSP2_DX_OFF,
++      AD13_2430_MCBSP2_DR_OFF,
++
++      AC9_2430_MCBSP3_CLKX,
++      AE4_2430_MCBSP3_FSX,
++      AE2_2430_MCBSP3_DR,
++      AF4_2430_MCBSP3_DX,
++
++      N3_2430_MCBSP4_CLKX,
++      AD23_2430_MCBSP4_DR,
++      AB25_2430_MCBSP4_DX,
++      AC25_2430_MCBSP4_FSX,
++
++      AE16_2430_MCBSP5_CLKX,
++      AF12_2430_MCBSP5_FSX,
++      K7_2430_MCBSP5_DX,
++      M1_2430_MCBSP5_DR,
++
++      /* 2430 McSPI*/
++      Y18_2430_MCSPI1_CLK,
++      AD15_2430_MCSPI1_SIMO,
++      AE17_2430_MCSPI1_SOMI,
++      U1_2430_MCSPI1_CS0,
++
++      /* Touchscreen GPIO */
++      AF19_2430_GPIO_85,
++
++};
++
++struct omap_mux_cfg {
++      struct pin_config       *pins;
++      unsigned long           size;
++      int                     (*cfg_reg)(const struct pin_config *cfg);
++};
++
++#ifdef        CONFIG_OMAP_MUX
++/* setup pin muxing in Linux */
++extern int omap1_mux_init(void);
++extern int omap_mux_register(struct omap_mux_cfg *);
++extern int omap_cfg_reg(unsigned long reg_cfg);
++#else
++/* boot loader does it all (no warnings from CONFIG_OMAP_MUX_WARNINGS) */
++static inline int omap1_mux_init(void) { return 0; }
++static inline int omap_cfg_reg(unsigned long reg_cfg) { return 0; }
++#endif
++
++extern int omap2_mux_init(void);
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/nand.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/nand.h    2010-11-05 17:36:26.176000001 +0100
+@@ -0,0 +1,24 @@
++/*
++ * arch/arm/plat-omap/include/mach/nand.h
++ *
++ * Copyright (C) 2006 Micron Technology Inc.
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License version 2 as
++ * published by the Free Software Foundation.
++ */
++
++#include <linux/mtd/partitions.h>
++
++struct omap_nand_platform_data {
++      unsigned int            options;
++      int                     cs;
++      int                     gpio_irq;
++      struct mtd_partition    *parts;
++      int                     nr_parts;
++      int                     (*nand_setup)(void __iomem *);
++      int                     (*dev_ready)(struct omap_nand_platform_data *);
++      int                     dma_channel;
++      void __iomem            *gpmc_cs_baseaddr;
++      void __iomem            *gpmc_baseaddr;
++};
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap1510.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap1510.h        2010-11-05 17:36:26.176000001 +0100
+@@ -0,0 +1,50 @@
++/* arch/arm/plat-omap/include/mach/omap1510.h
++ *
++ * Hardware definitions for TI OMAP1510 processor.
++ *
++ * Cleanup for Linux-2.6 by Dirk Behme <dirk.behme@de.bosch.com>
++ *
++ * This program is free software; you can redistribute it and/or modify it
++ * under the terms of the GNU General Public License as published by the
++ * Free Software Foundation; either version 2 of the License, or (at your
++ * option) any later version.
++ *
++ * THIS SOFTWARE IS PROVIDED ``AS IS'' AND ANY EXPRESS OR IMPLIED
++ * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
++ * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN
++ * NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
++ * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
++ * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF
++ * USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
++ * ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
++ * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
++ * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
++ *
++ * You should have received a copy of the  GNU General Public License along
++ * with this program; if not, write  to the Free Software Foundation, Inc.,
++ * 675 Mass Ave, Cambridge, MA 02139, USA.
++ */
++
++#ifndef __ASM_ARCH_OMAP15XX_H
++#define __ASM_ARCH_OMAP15XX_H
++
++/*
++ * ----------------------------------------------------------------------------
++ * Base addresses
++ * ----------------------------------------------------------------------------
++ */
++
++/* Syntax: XX_BASE = Virtual base address, XX_START = Physical base address */
++
++#define OMAP1510_DSP_BASE     0xE0000000
++#define OMAP1510_DSP_SIZE     0x28000
++#define OMAP1510_DSP_START    0xE0000000
++
++#define OMAP1510_DSPREG_BASE  0xE1000000
++#define OMAP1510_DSPREG_SIZE  SZ_128K
++#define OMAP1510_DSPREG_START 0xE1000000
++
++#define OMAP1510_DSP_MMU_BASE (0xfffed200)
++
++#endif /*  __ASM_ARCH_OMAP15XX_H */
++
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap16xx.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap16xx.h        2010-11-05 17:36:26.176000001 +0100
+@@ -0,0 +1,202 @@
++/* arch/arm/plat-omap/include/mach/omap16xx.h
++ *
++ * Hardware definitions for TI OMAP1610/5912/1710 processors.
++ *
++ * Cleanup for Linux-2.6 by Dirk Behme <dirk.behme@de.bosch.com>
++ *
++ * This program is free software; you can redistribute it and/or modify it
++ * under the terms of the GNU General Public License as published by the
++ * Free Software Foundation; either version 2 of the License, or (at your
++ * option) any later version.
++ *
++ * THIS SOFTWARE IS PROVIDED ``AS IS'' AND ANY EXPRESS OR IMPLIED
++ * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
++ * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN
++ * NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
++ * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
++ * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF
++ * USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
++ * ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
++ * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
++ * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
++ *
++ * You should have received a copy of the  GNU General Public License along
++ * with this program; if not, write  to the Free Software Foundation, Inc.,
++ * 675 Mass Ave, Cambridge, MA 02139, USA.
++ */
++
++#ifndef __ASM_ARCH_OMAP16XX_H
++#define __ASM_ARCH_OMAP16XX_H
++
++/*
++ * ----------------------------------------------------------------------------
++ * Base addresses
++ * ----------------------------------------------------------------------------
++ */
++
++/* Syntax: XX_BASE = Virtual base address, XX_START = Physical base address */
++
++#define OMAP16XX_DSP_BASE     0xE0000000
++#define OMAP16XX_DSP_SIZE     0x28000
++#define OMAP16XX_DSP_START    0xE0000000
++
++#define OMAP16XX_DSPREG_BASE  0xE1000000
++#define OMAP16XX_DSPREG_SIZE  SZ_128K
++#define OMAP16XX_DSPREG_START 0xE1000000
++
++#define OMAP16XX_SEC_BASE     0xFFFE4000
++#define OMAP16XX_SEC_DES      (OMAP16XX_SEC_BASE + 0x0000)
++#define OMAP16XX_SEC_SHA1MD5  (OMAP16XX_SEC_BASE + 0x0800)
++#define OMAP16XX_SEC_RNG      (OMAP16XX_SEC_BASE + 0x1000)
++
++/*
++ * ---------------------------------------------------------------------------
++ * Interrupts
++ * ---------------------------------------------------------------------------
++ */
++#define OMAP_IH2_0_BASE               (0xfffe0000)
++#define OMAP_IH2_1_BASE               (0xfffe0100)
++#define OMAP_IH2_2_BASE               (0xfffe0200)
++#define OMAP_IH2_3_BASE               (0xfffe0300)
++
++#define OMAP_IH2_0_ITR                (OMAP_IH2_0_BASE + 0x00)
++#define OMAP_IH2_0_MIR                (OMAP_IH2_0_BASE + 0x04)
++#define OMAP_IH2_0_SIR_IRQ    (OMAP_IH2_0_BASE + 0x10)
++#define OMAP_IH2_0_SIR_FIQ    (OMAP_IH2_0_BASE + 0x14)
++#define OMAP_IH2_0_CONTROL    (OMAP_IH2_0_BASE + 0x18)
++#define OMAP_IH2_0_ILR0               (OMAP_IH2_0_BASE + 0x1c)
++#define OMAP_IH2_0_ISR                (OMAP_IH2_0_BASE + 0x9c)
++
++#define OMAP_IH2_1_ITR                (OMAP_IH2_1_BASE + 0x00)
++#define OMAP_IH2_1_MIR                (OMAP_IH2_1_BASE + 0x04)
++#define OMAP_IH2_1_SIR_IRQ    (OMAP_IH2_1_BASE + 0x10)
++#define OMAP_IH2_1_SIR_FIQ    (OMAP_IH2_1_BASE + 0x14)
++#define OMAP_IH2_1_CONTROL    (OMAP_IH2_1_BASE + 0x18)
++#define OMAP_IH2_1_ILR1               (OMAP_IH2_1_BASE + 0x1c)
++#define OMAP_IH2_1_ISR                (OMAP_IH2_1_BASE + 0x9c)
++
++#define OMAP_IH2_2_ITR                (OMAP_IH2_2_BASE + 0x00)
++#define OMAP_IH2_2_MIR                (OMAP_IH2_2_BASE + 0x04)
++#define OMAP_IH2_2_SIR_IRQ    (OMAP_IH2_2_BASE + 0x10)
++#define OMAP_IH2_2_SIR_FIQ    (OMAP_IH2_2_BASE + 0x14)
++#define OMAP_IH2_2_CONTROL    (OMAP_IH2_2_BASE + 0x18)
++#define OMAP_IH2_2_ILR2               (OMAP_IH2_2_BASE + 0x1c)
++#define OMAP_IH2_2_ISR                (OMAP_IH2_2_BASE + 0x9c)
++
++#define OMAP_IH2_3_ITR                (OMAP_IH2_3_BASE + 0x00)
++#define OMAP_IH2_3_MIR                (OMAP_IH2_3_BASE + 0x04)
++#define OMAP_IH2_3_SIR_IRQ    (OMAP_IH2_3_BASE + 0x10)
++#define OMAP_IH2_3_SIR_FIQ    (OMAP_IH2_3_BASE + 0x14)
++#define OMAP_IH2_3_CONTROL    (OMAP_IH2_3_BASE + 0x18)
++#define OMAP_IH2_3_ILR3               (OMAP_IH2_3_BASE + 0x1c)
++#define OMAP_IH2_3_ISR                (OMAP_IH2_3_BASE + 0x9c)
++
++/*
++ * ----------------------------------------------------------------------------
++ * Clocks
++ * ----------------------------------------------------------------------------
++ */
++#define OMAP16XX_ARM_IDLECT3  (CLKGEN_REG_BASE + 0x24)
++
++/*
++ * ----------------------------------------------------------------------------
++ * Pin configuration registers
++ * ----------------------------------------------------------------------------
++ */
++#define OMAP16XX_CONF_VOLTAGE_VDDSHV6 (1 << 8)
++#define OMAP16XX_CONF_VOLTAGE_VDDSHV7 (1 << 9)
++#define OMAP16XX_CONF_VOLTAGE_VDDSHV8 (1 << 10)
++#define OMAP16XX_CONF_VOLTAGE_VDDSHV9 (1 << 11)
++#define OMAP16XX_SUBLVDS_CONF_VALID   (1 << 13)
++
++/*
++ * ----------------------------------------------------------------------------
++ * System control registers
++ * ----------------------------------------------------------------------------
++ */
++#define OMAP1610_RESET_CONTROL  0xfffe1140
++
++/*
++ * ---------------------------------------------------------------------------
++ * TIPB bus interface
++ * ---------------------------------------------------------------------------
++ */
++#define TIPB_SWITCH_BASE               (0xfffbc800)
++#define OMAP16XX_MMCSD2_SSW_MPU_CONF  (TIPB_SWITCH_BASE + 0x160)
++
++/* UART3 Registers Mapping through MPU bus */
++#define UART3_RHR               (OMAP_UART3_BASE + 0)
++#define UART3_THR               (OMAP_UART3_BASE + 0)
++#define UART3_DLL               (OMAP_UART3_BASE + 0)
++#define UART3_IER               (OMAP_UART3_BASE + 4)
++#define UART3_DLH               (OMAP_UART3_BASE + 4)
++#define UART3_IIR               (OMAP_UART3_BASE + 8)
++#define UART3_FCR               (OMAP_UART3_BASE + 8)
++#define UART3_EFR               (OMAP_UART3_BASE + 8)
++#define UART3_LCR               (OMAP_UART3_BASE + 0x0C)
++#define UART3_MCR               (OMAP_UART3_BASE + 0x10)
++#define UART3_XON1_ADDR1        (OMAP_UART3_BASE + 0x10)
++#define UART3_XON2_ADDR2        (OMAP_UART3_BASE + 0x14)
++#define UART3_LSR               (OMAP_UART3_BASE + 0x14)
++#define UART3_TCR               (OMAP_UART3_BASE + 0x18)
++#define UART3_MSR               (OMAP_UART3_BASE + 0x18)
++#define UART3_XOFF1             (OMAP_UART3_BASE + 0x18)
++#define UART3_XOFF2             (OMAP_UART3_BASE + 0x1C)
++#define UART3_SPR               (OMAP_UART3_BASE + 0x1C)
++#define UART3_TLR               (OMAP_UART3_BASE + 0x1C)
++#define UART3_MDR1              (OMAP_UART3_BASE + 0x20)
++#define UART3_MDR2              (OMAP_UART3_BASE + 0x24)
++#define UART3_SFLSR             (OMAP_UART3_BASE + 0x28)
++#define UART3_TXFLL             (OMAP_UART3_BASE + 0x28)
++#define UART3_RESUME            (OMAP_UART3_BASE + 0x2C)
++#define UART3_TXFLH             (OMAP_UART3_BASE + 0x2C)
++#define UART3_SFREGL            (OMAP_UART3_BASE + 0x30)
++#define UART3_RXFLL             (OMAP_UART3_BASE + 0x30)
++#define UART3_SFREGH            (OMAP_UART3_BASE + 0x34)
++#define UART3_RXFLH             (OMAP_UART3_BASE + 0x34)
++#define UART3_BLR               (OMAP_UART3_BASE + 0x38)
++#define UART3_ACREG             (OMAP_UART3_BASE + 0x3C)
++#define UART3_DIV16             (OMAP_UART3_BASE + 0x3C)
++#define UART3_SCR               (OMAP_UART3_BASE + 0x40)
++#define UART3_SSR               (OMAP_UART3_BASE + 0x44)
++#define UART3_EBLR              (OMAP_UART3_BASE + 0x48)
++#define UART3_OSC_12M_SEL       (OMAP_UART3_BASE + 0x4C)
++#define UART3_MVR               (OMAP_UART3_BASE + 0x50)
++
++/*
++ * ---------------------------------------------------------------------------
++ * Watchdog timer
++ * ---------------------------------------------------------------------------
++ */
++
++/* 32-bit Watchdog timer in OMAP 16XX */
++#define OMAP_16XX_WATCHDOG_BASE        (0xfffeb000)
++#define OMAP_16XX_WIDR         (OMAP_16XX_WATCHDOG_BASE + 0x00)
++#define OMAP_16XX_WD_SYSCONFIG (OMAP_16XX_WATCHDOG_BASE + 0x10)
++#define OMAP_16XX_WD_SYSSTATUS (OMAP_16XX_WATCHDOG_BASE + 0x14)
++#define OMAP_16XX_WCLR         (OMAP_16XX_WATCHDOG_BASE + 0x24)
++#define OMAP_16XX_WCRR         (OMAP_16XX_WATCHDOG_BASE + 0x28)
++#define OMAP_16XX_WLDR         (OMAP_16XX_WATCHDOG_BASE + 0x2c)
++#define OMAP_16XX_WTGR         (OMAP_16XX_WATCHDOG_BASE + 0x30)
++#define OMAP_16XX_WWPS         (OMAP_16XX_WATCHDOG_BASE + 0x34)
++#define OMAP_16XX_WSPR         (OMAP_16XX_WATCHDOG_BASE + 0x48)
++
++#define WCLR_PRE_SHIFT         5
++#define WCLR_PTV_SHIFT         2
++
++#define WWPS_W_PEND_WSPR       (1 << 4)
++#define WWPS_W_PEND_WTGR       (1 << 3)
++#define WWPS_W_PEND_WLDR       (1 << 2)
++#define WWPS_W_PEND_WCRR       (1 << 1)
++#define WWPS_W_PEND_WCLR       (1 << 0)
++
++#define WSPR_ENABLE_0          (0x0000bbbb)
++#define WSPR_ENABLE_1          (0x00004444)
++#define WSPR_DISABLE_0         (0x0000aaaa)
++#define WSPR_DISABLE_1         (0x00005555)
++
++#define OMAP16XX_DSP_MMU_BASE (0xfffed200)
++#define OMAP16XX_MAILBOX_BASE (0xfffcf000)
++
++#endif /*  __ASM_ARCH_OMAP16XX_H */
++
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap24xx.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap24xx.h        2010-11-05 17:36:26.177000001 +0100
+@@ -0,0 +1,89 @@
++/*
++ * arch/arm/plat-omap/include/mach/omap24xx.h
++ *
++ * This file contains the processor specific definitions
++ * of the TI OMAP24XX.
++ *
++ * Copyright (C) 2007 Texas Instruments.
++ * Copyright (C) 2007 Nokia Corporation.
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License as published by
++ * the Free Software Foundation; either version 2 of the License, or
++ * (at your option) any later version.
++ *
++ * This program is distributed in the hope that it will be useful,
++ * but WITHOUT ANY WARRANTY; without even the implied warranty of
++ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
++ * GNU General Public License for more details.
++ *
++ * You should have received a copy of the GNU General Public License
++ * along with this program; if not, write to the Free Software
++ * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
++ *
++ */
++
++#ifndef __ASM_ARCH_OMAP24XX_H
++#define __ASM_ARCH_OMAP24XX_H
++
++/*
++ * Please place only base defines here and put the rest in device
++ * specific headers. Note also that some of these defines are needed
++ * for omap1 to compile without adding ifdefs.
++ */
++
++#define L4_24XX_BASE          0x48000000
++#define L4_WK_243X_BASE               0x49000000
++#define L3_24XX_BASE          0x68000000
++
++/* interrupt controller */
++#define OMAP24XX_IC_BASE      (L4_24XX_BASE + 0xfe000)
++#define OMAP24XX_IVA_INTC_BASE        0x40000000
++
++#define OMAP2420_CTRL_BASE    L4_24XX_BASE
++#define OMAP2420_32KSYNCT_BASE        (L4_24XX_BASE + 0x4000)
++#define OMAP2420_PRCM_BASE    (L4_24XX_BASE + 0x8000)
++#define OMAP2420_CM_BASE      (L4_24XX_BASE + 0x8000)
++#define OMAP2420_PRM_BASE     OMAP2420_CM_BASE
++#define OMAP2420_SDRC_BASE    (L3_24XX_BASE + 0x9000)
++#define OMAP2420_SMS_BASE     0x68008000
++#define OMAP2420_GPMC_BASE    0x6800a000
++
++#define OMAP2430_32KSYNCT_BASE        (L4_WK_243X_BASE + 0x20000)
++#define OMAP2430_PRCM_BASE    (L4_WK_243X_BASE + 0x6000)
++#define OMAP2430_CM_BASE      (L4_WK_243X_BASE + 0x6000)
++#define OMAP2430_PRM_BASE     OMAP2430_CM_BASE
++
++#define OMAP243X_SMS_BASE     0x6C000000
++#define OMAP243X_SDRC_BASE    0x6D000000
++#define OMAP243X_GPMC_BASE    0x6E000000
++#define OMAP243X_SCM_BASE     (L4_WK_243X_BASE + 0x2000)
++#define OMAP243X_CTRL_BASE    OMAP243X_SCM_BASE
++#define OMAP243X_HS_BASE      (L4_24XX_BASE + 0x000ac000)
++
++/* DSP SS */
++#define OMAP2420_DSP_BASE     0x58000000
++#define OMAP2420_DSP_MEM_BASE (OMAP2420_DSP_BASE + 0x0)
++#define OMAP2420_DSP_IPI_BASE (OMAP2420_DSP_BASE + 0x1000000)
++#define OMAP2420_DSP_MMU_BASE (OMAP2420_DSP_BASE + 0x2000000)
++
++#define OMAP243X_DSP_BASE     0x5C000000
++#define OMAP243X_DSP_MEM_BASE (OMAP243X_DSP_BASE + 0x0)
++#define OMAP243X_DSP_MMU_BASE (OMAP243X_DSP_BASE + 0x1000000)
++
++/* Mailbox */
++#define OMAP24XX_MAILBOX_BASE (L4_24XX_BASE + 0x94000)
++
++/* Camera */
++#define OMAP24XX_CAMERA_BASE  (L4_24XX_BASE + 0x52000)
++
++/* Security */
++#define OMAP24XX_SEC_BASE     (L4_24XX_BASE + 0xA0000)
++#define OMAP24XX_SEC_RNG_BASE (OMAP24XX_SEC_BASE + 0x0000)
++#define OMAP24XX_SEC_DES_BASE (OMAP24XX_SEC_BASE + 0x2000)
++#define OMAP24XX_SEC_SHA1MD5_BASE (OMAP24XX_SEC_BASE + 0x4000)
++#define OMAP24XX_SEC_AES_BASE (OMAP24XX_SEC_BASE + 0x6000)
++#define OMAP24XX_SEC_PKA_BASE (OMAP24XX_SEC_BASE + 0x8000)
++
++#endif /* __ASM_ARCH_OMAP24XX_H */
++
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap34xx.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap34xx.h        2010-11-05 17:36:26.177000001 +0100
+@@ -0,0 +1,86 @@
++/*
++ * arch/arm/plat-omap/include/mach/omap34xx.h
++ *
++ * This file contains the processor specific definitions of the TI OMAP34XX.
++ *
++ * Copyright (C) 2007 Texas Instruments.
++ * Copyright (C) 2007 Nokia Corporation.
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License as published by
++ * the Free Software Foundation; either version 2 of the License, or
++ * (at your option) any later version.
++ *
++ * This program is distributed in the hope that it will be useful,
++ * but WITHOUT ANY WARRANTY; without even the implied warranty of
++ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
++ * GNU General Public License for more details.
++ *
++ * You should have received a copy of the GNU General Public License
++ * along with this program; if not, write to the Free Software
++ * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
++ */
++
++#ifndef __ASM_ARCH_OMAP34XX_H
++#define __ASM_ARCH_OMAP34XX_H
++
++/*
++ * Please place only base defines here and put the rest in device
++ * specific headers.
++ */
++
++#define L4_34XX_BASE          0x48000000
++#define L4_WK_34XX_BASE               0x48300000
++#define L4_PER_34XX_BASE      0x49000000
++#define L4_EMU_34XX_BASE      0x54000000
++#define L3_34XX_BASE          0x68000000
++
++#define OMAP3430_32KSYNCT_BASE        0x48320000
++#define OMAP3430_CM_BASE      0x48004800
++#define OMAP3430_PRM_BASE     0x48306800
++#define OMAP343X_SMS_BASE     0x6C000000
++#define OMAP343X_SDRC_BASE    0x6D000000
++#define OMAP34XX_GPMC_BASE    0x6E000000
++#define OMAP343X_SCM_BASE     0x48002000
++#define OMAP343X_CTRL_BASE    OMAP343X_SCM_BASE
++
++#define OMAP34XX_IC_BASE      0x48200000
++
++#define OMAP3430_ISP_BASE             (L4_34XX_BASE + 0xBC000)
++#define OMAP3430_ISP_CBUFF_BASE               (OMAP3430_ISP_BASE + 0x0100)
++#define OMAP3430_ISP_CCP2_BASE                (OMAP3430_ISP_BASE + 0x0400)
++#define OMAP3430_ISP_CCDC_BASE                (OMAP3430_ISP_BASE + 0x0600)
++#define OMAP3430_ISP_HIST_BASE                (OMAP3430_ISP_BASE + 0x0A00)
++#define OMAP3430_ISP_H3A_BASE         (OMAP3430_ISP_BASE + 0x0C00)
++#define OMAP3430_ISP_PREV_BASE                (OMAP3430_ISP_BASE + 0x0E00)
++#define OMAP3430_ISP_RESZ_BASE                (OMAP3430_ISP_BASE + 0x1000)
++#define OMAP3430_ISP_SBL_BASE         (OMAP3430_ISP_BASE + 0x1200)
++#define OMAP3430_ISP_MMU_BASE         (OMAP3430_ISP_BASE + 0x1400)
++#define OMAP3430_ISP_CSI2A_BASE               (OMAP3430_ISP_BASE + 0x1800)
++#define OMAP3430_ISP_CSI2PHY_BASE     (OMAP3430_ISP_BASE + 0x1970)
++
++#define OMAP3430_ISP_END              (OMAP3430_ISP_BASE         + 0x06F)
++#define OMAP3430_ISP_CBUFF_END                (OMAP3430_ISP_CBUFF_BASE   + 0x077)
++#define OMAP3430_ISP_CCP2_END         (OMAP3430_ISP_CCP2_BASE    + 0x1EF)
++#define OMAP3430_ISP_CCDC_END         (OMAP3430_ISP_CCDC_BASE    + 0x0A7)
++#define OMAP3430_ISP_HIST_END         (OMAP3430_ISP_HIST_BASE    + 0x047)
++#define OMAP3430_ISP_H3A_END          (OMAP3430_ISP_H3A_BASE     + 0x05F)
++#define OMAP3430_ISP_PREV_END         (OMAP3430_ISP_PREV_BASE    + 0x09F)
++#define OMAP3430_ISP_RESZ_END         (OMAP3430_ISP_RESZ_BASE    + 0x0AB)
++#define OMAP3430_ISP_SBL_END          (OMAP3430_ISP_SBL_BASE     + 0x0FB)
++#define OMAP3430_ISP_MMU_END          (OMAP3430_ISP_MMU_BASE     + 0x06F)
++#define OMAP3430_ISP_CSI2A_END                (OMAP3430_ISP_CSI2A_BASE   + 0x16F)
++#define OMAP3430_ISP_CSI2PHY_END      (OMAP3430_ISP_CSI2PHY_BASE + 0x007)
++
++#define OMAP34XX_HSUSB_OTG_BASE       (L4_34XX_BASE + 0xAB000)
++#define OMAP34XX_USBTLL_BASE  (L4_34XX_BASE + 0x62000)
++#define OMAP34XX_UHH_CONFIG_BASE      (L4_34XX_BASE + 0x64000)
++#define OMAP34XX_OHCI_BASE    (L4_34XX_BASE + 0x64400)
++#define OMAP34XX_EHCI_BASE    (L4_34XX_BASE + 0x64800)
++#define OMAP34XX_SR1_BASE     0x480C9000
++#define OMAP34XX_SR2_BASE     0x480CB000
++
++#define OMAP34XX_MAILBOX_BASE         (L4_34XX_BASE + 0x94000)
++
++#endif /* __ASM_ARCH_OMAP34XX_H */
++
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap44xx.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap44xx.h        2010-11-05 17:36:26.177000001 +0100
+@@ -0,0 +1,48 @@
++/*:
++ * Address mappings and base address for OMAP4 interconnects
++ * and peripherals.
++ *
++ * Copyright (C) 2009 Texas Instruments
++ *
++ * Author: Santosh Shilimkar <santosh.shilimkar@ti.com>
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License version 2 as
++ * published by the Free Software Foundation.
++ */
++#ifndef __ASM_ARCH_OMAP44XX_H
++#define __ASM_ARCH_OMAP44XX_H
++
++/*
++ * Please place only base defines here and put the rest in device
++ * specific headers.
++ */
++#define L4_44XX_BASE                  0x4a000000
++#define L4_WK_44XX_BASE                       0x4a300000
++#define L4_PER_44XX_BASE              0x48000000
++#define L4_EMU_44XX_BASE              0x54000000
++#define L3_44XX_BASE                  0x44000000
++#define OMAP44XX_EMIF1_BASE           0x4c000000
++#define OMAP44XX_EMIF2_BASE           0x4d000000
++#define OMAP44XX_DMM_BASE             0x4e000000
++#define OMAP4430_32KSYNCT_BASE                0x4a304000
++#define OMAP4430_CM1_BASE             0x4a004000
++#define OMAP4430_CM_BASE              OMAP4430_CM1_BASE
++#define OMAP4430_CM2_BASE             0x4a008000
++#define OMAP4430_PRM_BASE             0x4a306000
++#define OMAP44XX_GPMC_BASE            0x50000000
++#define OMAP443X_SCM_BASE             0x4a002000
++#define OMAP443X_CTRL_BASE            OMAP443X_SCM_BASE
++#define OMAP44XX_IC_BASE              0x48200000
++#define OMAP44XX_IVA_INTC_BASE                0x40000000
++#define IRQ_SIR_IRQ                   0x0040
++#define OMAP44XX_GIC_DIST_BASE                0x48241000
++#define OMAP44XX_GIC_CPU_BASE         0x48240100
++#define OMAP44XX_SCU_BASE             0x48240000
++#define OMAP44XX_LOCAL_TWD_BASE               0x48240600
++#define OMAP44XX_WKUPGEN_BASE         0x48281000
++
++#define OMAP44XX_MAILBOX_BASE         (L4_44XX_BASE + 0xF4000)
++
++#endif /* __ASM_ARCH_OMAP44XX_H */
++
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap730.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap730.h 2010-11-05 17:36:26.177000001 +0100
+@@ -0,0 +1,102 @@
++/* arch/arm/plat-omap/include/mach/omap730.h
++ *
++ * Hardware definitions for TI OMAP730 processor.
++ *
++ * Cleanup for Linux-2.6 by Dirk Behme <dirk.behme@de.bosch.com>
++ *
++ * This program is free software; you can redistribute it and/or modify it
++ * under the terms of the GNU General Public License as published by the
++ * Free Software Foundation; either version 2 of the License, or (at your
++ * option) any later version.
++ *
++ * THIS SOFTWARE IS PROVIDED ``AS IS'' AND ANY EXPRESS OR IMPLIED
++ * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
++ * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN
++ * NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
++ * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
++ * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF
++ * USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
++ * ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
++ * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
++ * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
++ *
++ * You should have received a copy of the  GNU General Public License along
++ * with this program; if not, write  to the Free Software Foundation, Inc.,
++ * 675 Mass Ave, Cambridge, MA 02139, USA.
++ */
++
++#ifndef __ASM_ARCH_OMAP730_H
++#define __ASM_ARCH_OMAP730_H
++
++/*
++ * ----------------------------------------------------------------------------
++ * Base addresses
++ * ----------------------------------------------------------------------------
++ */
++
++/* Syntax: XX_BASE = Virtual base address, XX_START = Physical base address */
++
++#define OMAP730_DSP_BASE      0xE0000000
++#define OMAP730_DSP_SIZE      0x50000
++#define OMAP730_DSP_START     0xE0000000
++
++#define OMAP730_DSPREG_BASE   0xE1000000
++#define OMAP730_DSPREG_SIZE   SZ_128K
++#define OMAP730_DSPREG_START  0xE1000000
++
++/*
++ * ----------------------------------------------------------------------------
++ * OMAP730 specific configuration registers
++ * ----------------------------------------------------------------------------
++ */
++#define OMAP730_CONFIG_BASE   0xfffe1000
++#define OMAP730_IO_CONF_0     0xfffe1070
++#define OMAP730_IO_CONF_1     0xfffe1074
++#define OMAP730_IO_CONF_2     0xfffe1078
++#define OMAP730_IO_CONF_3     0xfffe107c
++#define OMAP730_IO_CONF_4     0xfffe1080
++#define OMAP730_IO_CONF_5     0xfffe1084
++#define OMAP730_IO_CONF_6     0xfffe1088
++#define OMAP730_IO_CONF_7     0xfffe108c
++#define OMAP730_IO_CONF_8     0xfffe1090
++#define OMAP730_IO_CONF_9     0xfffe1094
++#define OMAP730_IO_CONF_10    0xfffe1098
++#define OMAP730_IO_CONF_11    0xfffe109c
++#define OMAP730_IO_CONF_12    0xfffe10a0
++#define OMAP730_IO_CONF_13    0xfffe10a4
++
++#define OMAP730_MODE_1                0xfffe1010
++#define OMAP730_MODE_2                0xfffe1014
++
++/* CSMI specials: in terms of base + offset */
++#define OMAP730_MODE2_OFFSET  0x14
++
++/*
++ * ----------------------------------------------------------------------------
++ * OMAP730 traffic controller configuration registers
++ * ----------------------------------------------------------------------------
++ */
++#define OMAP730_FLASH_CFG_0   0xfffecc10
++#define OMAP730_FLASH_ACFG_0  0xfffecc50
++#define OMAP730_FLASH_CFG_1   0xfffecc14
++#define OMAP730_FLASH_ACFG_1  0xfffecc54
++
++/*
++ * ----------------------------------------------------------------------------
++ * OMAP730 DSP control registers
++ * ----------------------------------------------------------------------------
++ */
++#define OMAP730_ICR_BASE      0xfffbb800
++#define OMAP730_DSP_M_CTL     0xfffbb804
++#define OMAP730_DSP_MMU_BASE  0xfffed200
++
++/*
++ * ----------------------------------------------------------------------------
++ * OMAP730 PCC_UPLD configuration registers
++ * ----------------------------------------------------------------------------
++ */
++#define OMAP730_PCC_UPLD_CTRL_BASE    (0xfffe0900)
++#define OMAP730_PCC_UPLD_CTRL         (OMAP730_PCC_UPLD_CTRL_BASE + 0x00)
++
++#endif /*  __ASM_ARCH_OMAP730_H */
++
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap7xx.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap7xx.h 2010-11-05 17:36:26.177000001 +0100
+@@ -0,0 +1,104 @@
++/* arch/arm/plat-omap/include/mach/omap7xx.h
++ *
++ * Hardware definitions for TI OMAP7XX processor.
++ *
++ * Cleanup for Linux-2.6 by Dirk Behme <dirk.behme@de.bosch.com>
++ * Adapted for omap850 by Zebediah C. McClure <zmc@lurian.net>
++ * Adapted for omap7xx by Alistair Buxton <a.j.buxton@gmail.com>
++ *
++ * This program is free software; you can redistribute it and/or modify it
++ * under the terms of the GNU General Public License as published by the
++ * Free Software Foundation; either version 2 of the License, or (at your
++ * option) any later version.
++ *
++ * THIS SOFTWARE IS PROVIDED ``AS IS'' AND ANY EXPRESS OR IMPLIED
++ * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
++ * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN
++ * NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
++ * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
++ * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF
++ * USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
++ * ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
++ * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
++ * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
++ *
++ * You should have received a copy of the  GNU General Public License along
++ * with this program; if not, write  to the Free Software Foundation, Inc.,
++ * 675 Mass Ave, Cambridge, MA 02139, USA.
++ */
++
++#ifndef __ASM_ARCH_OMAP7XX_H
++#define __ASM_ARCH_OMAP7XX_H
++
++/*
++ * ----------------------------------------------------------------------------
++ * Base addresses
++ * ----------------------------------------------------------------------------
++ */
++
++/* Syntax: XX_BASE = Virtual base address, XX_START = Physical base address */
++
++#define OMAP7XX_DSP_BASE      0xE0000000
++#define OMAP7XX_DSP_SIZE      0x50000
++#define OMAP7XX_DSP_START     0xE0000000
++
++#define OMAP7XX_DSPREG_BASE   0xE1000000
++#define OMAP7XX_DSPREG_SIZE   SZ_128K
++#define OMAP7XX_DSPREG_START  0xE1000000
++
++/*
++ * ----------------------------------------------------------------------------
++ * OMAP7XX specific configuration registers
++ * ----------------------------------------------------------------------------
++ */
++#define OMAP7XX_CONFIG_BASE   0xfffe1000
++#define OMAP7XX_IO_CONF_0     0xfffe1070
++#define OMAP7XX_IO_CONF_1     0xfffe1074
++#define OMAP7XX_IO_CONF_2     0xfffe1078
++#define OMAP7XX_IO_CONF_3     0xfffe107c
++#define OMAP7XX_IO_CONF_4     0xfffe1080
++#define OMAP7XX_IO_CONF_5     0xfffe1084
++#define OMAP7XX_IO_CONF_6     0xfffe1088
++#define OMAP7XX_IO_CONF_7     0xfffe108c
++#define OMAP7XX_IO_CONF_8     0xfffe1090
++#define OMAP7XX_IO_CONF_9     0xfffe1094
++#define OMAP7XX_IO_CONF_10    0xfffe1098
++#define OMAP7XX_IO_CONF_11    0xfffe109c
++#define OMAP7XX_IO_CONF_12    0xfffe10a0
++#define OMAP7XX_IO_CONF_13    0xfffe10a4
++
++#define OMAP7XX_MODE_1                0xfffe1010
++#define OMAP7XX_MODE_2                0xfffe1014
++
++/* CSMI specials: in terms of base + offset */
++#define OMAP7XX_MODE2_OFFSET  0x14
++
++/*
++ * ----------------------------------------------------------------------------
++ * OMAP7XX traffic controller configuration registers
++ * ----------------------------------------------------------------------------
++ */
++#define OMAP7XX_FLASH_CFG_0   0xfffecc10
++#define OMAP7XX_FLASH_ACFG_0  0xfffecc50
++#define OMAP7XX_FLASH_CFG_1   0xfffecc14
++#define OMAP7XX_FLASH_ACFG_1  0xfffecc54
++
++/*
++ * ----------------------------------------------------------------------------
++ * OMAP7XX DSP control registers
++ * ----------------------------------------------------------------------------
++ */
++#define OMAP7XX_ICR_BASE      0xfffbb800
++#define OMAP7XX_DSP_M_CTL     0xfffbb804
++#define OMAP7XX_DSP_MMU_BASE  0xfffed200
++
++/*
++ * ----------------------------------------------------------------------------
++ * OMAP7XX PCC_UPLD configuration registers
++ * ----------------------------------------------------------------------------
++ */
++#define OMAP7XX_PCC_UPLD_CTRL_BASE    (0xfffe0900)
++#define OMAP7XX_PCC_UPLD_CTRL         (OMAP7XX_PCC_UPLD_CTRL_BASE + 0x00)
++
++#endif /*  __ASM_ARCH_OMAP7XX_H */
++
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap850.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap850.h 2010-11-05 17:36:26.177000001 +0100
+@@ -0,0 +1,102 @@
++/* arch/arm/plat-omap/include/mach/omap850.h
++ *
++ * Hardware definitions for TI OMAP850 processor.
++ *
++ * Derived from omap730.h by Zebediah C. McClure <zmc@lurian.net>
++ *
++ * This program is free software; you can redistribute it and/or modify it
++ * under the terms of the GNU General Public License as published by the
++ * Free Software Foundation; either version 2 of the License, or (at your
++ * option) any later version.
++ *
++ * THIS SOFTWARE IS PROVIDED ``AS IS'' AND ANY EXPRESS OR IMPLIED
++ * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
++ * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN
++ * NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
++ * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
++ * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF
++ * USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
++ * ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
++ * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
++ * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
++ *
++ * You should have received a copy of the  GNU General Public License along
++ * with this program; if not, write  to the Free Software Foundation, Inc.,
++ * 675 Mass Ave, Cambridge, MA 02139, USA.
++ */
++
++#ifndef __ASM_ARCH_OMAP850_H
++#define __ASM_ARCH_OMAP850_H
++
++/*
++ * ----------------------------------------------------------------------------
++ * Base addresses
++ * ----------------------------------------------------------------------------
++ */
++
++/* Syntax: XX_BASE = Virtual base address, XX_START = Physical base address */
++
++#define OMAP850_DSP_BASE      0xE0000000
++#define OMAP850_DSP_SIZE      0x50000
++#define OMAP850_DSP_START     0xE0000000
++
++#define OMAP850_DSPREG_BASE   0xE1000000
++#define OMAP850_DSPREG_SIZE   SZ_128K
++#define OMAP850_DSPREG_START  0xE1000000
++
++/*
++ * ----------------------------------------------------------------------------
++ * OMAP850 specific configuration registers
++ * ----------------------------------------------------------------------------
++ */
++#define OMAP850_CONFIG_BASE   0xfffe1000
++#define OMAP850_IO_CONF_0     0xfffe1070
++#define OMAP850_IO_CONF_1     0xfffe1074
++#define OMAP850_IO_CONF_2     0xfffe1078
++#define OMAP850_IO_CONF_3     0xfffe107c
++#define OMAP850_IO_CONF_4     0xfffe1080
++#define OMAP850_IO_CONF_5     0xfffe1084
++#define OMAP850_IO_CONF_6     0xfffe1088
++#define OMAP850_IO_CONF_7     0xfffe108c
++#define OMAP850_IO_CONF_8     0xfffe1090
++#define OMAP850_IO_CONF_9     0xfffe1094
++#define OMAP850_IO_CONF_10    0xfffe1098
++#define OMAP850_IO_CONF_11    0xfffe109c
++#define OMAP850_IO_CONF_12    0xfffe10a0
++#define OMAP850_IO_CONF_13    0xfffe10a4
++
++#define OMAP850_MODE_1                0xfffe1010
++#define OMAP850_MODE_2                0xfffe1014
++
++/* CSMI specials: in terms of base + offset */
++#define OMAP850_MODE2_OFFSET  0x14
++
++/*
++ * ----------------------------------------------------------------------------
++ * OMAP850 traffic controller configuration registers
++ * ----------------------------------------------------------------------------
++ */
++#define OMAP850_FLASH_CFG_0   0xfffecc10
++#define OMAP850_FLASH_ACFG_0  0xfffecc50
++#define OMAP850_FLASH_CFG_1   0xfffecc14
++#define OMAP850_FLASH_ACFG_1  0xfffecc54
++
++/*
++ * ----------------------------------------------------------------------------
++ * OMAP850 DSP control registers
++ * ----------------------------------------------------------------------------
++ */
++#define OMAP850_ICR_BASE      0xfffbb800
++#define OMAP850_DSP_M_CTL     0xfffbb804
++#define OMAP850_DSP_MMU_BASE  0xfffed200
++
++/*
++ * ----------------------------------------------------------------------------
++ * OMAP850 PCC_UPLD configuration registers
++ * ----------------------------------------------------------------------------
++ */
++#define OMAP850_PCC_UPLD_CTRL_BASE    (0xfffe0900)
++#define OMAP850_PCC_UPLD_CTRL         (OMAP850_PCC_UPLD_CTRL_BASE + 0x00)
++
++#endif /*  __ASM_ARCH_OMAP850_H */
++
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap-alsa.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap-alsa.h       2010-11-05 17:36:26.177000001 +0100
+@@ -0,0 +1,123 @@
++/*
++ * arch/arm/plat-omap/include/mach/omap-alsa.h
++ *
++ * Alsa Driver for AIC23 and TSC2101 codecs on OMAP platform boards.
++ *
++ * Copyright (C) 2006 Mika Laitio <lamikr@cc.jyu.fi>
++ *
++ * Copyright (C) 2005 Instituto Nokia de Tecnologia - INdT - Manaus Brazil
++ * Written by Daniel Petrini, David Cohen, Anderson Briglia
++ *            {daniel.petrini, david.cohen, anderson.briglia}@indt.org.br
++ *
++ * This program is free software; you can redistribute it and/or modify it
++ * under the terms of the GNU General Public License as published by the
++ * Free Software Foundation; either version 2 of the License, or (at your
++ * option) any later version.
++ *
++ * THIS SOFTWARE IS PROVIDED ``AS IS'' AND ANY EXPRESS OR IMPLIED
++ * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
++ * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN
++ * NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
++ * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
++ * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF
++ * USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
++ * ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
++ * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
++ * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
++ *
++ * You should have received a copy of the  GNU General Public License along
++ * with this program; if not, write  to the Free Software Foundation, Inc.,
++ * 675 Mass Ave, Cambridge, MA 02139, USA.
++ *
++ *  History
++ *  -------
++ *
++ *  2005/07/25 INdT-10LE Kernel Team -        Alsa driver for omap osk,
++ *                                    original version based in sa1100 driver
++ *                                    and omap oss driver.
++ */
++
++#ifndef __OMAP_ALSA_H
++#define __OMAP_ALSA_H
++
++#include <plat/dma.h>
++#include <sound/core.h>
++#include <sound/pcm.h>
++#include <plat/mcbsp.h>
++#include <linux/platform_device.h>
++
++#define DMA_BUF_SIZE  (1024 * 8)
++
++/*
++ * Buffer management for alsa and dma
++ */
++struct audio_stream {
++      char *id;               /* identification string */
++      int stream_id;          /* numeric identification */
++      int dma_dev;            /* dma number of that device */
++      int *lch;               /* Chain of channels this stream is linked to */
++      char started;           /* to store if the chain was started or not */
++      int dma_q_head;         /* DMA Channel Q Head */
++      int dma_q_tail;         /* DMA Channel Q Tail */
++      char dma_q_count;       /* DMA Channel Q Count */
++      int active:1;           /* we are using this stream for transfer now */
++      int period;             /* current transfer period */
++      int periods;            /* current count of periods registerd in the DMA engine */
++      spinlock_t dma_lock;    /* for locking in DMA operations */
++      struct snd_pcm_substream *stream;       /* the pcm stream */
++      unsigned linked:1;      /* dma channels linked */
++      int offset;             /* store start position of the last period in the alsa buffer */
++      int (*hw_start)(void);  /* interface to start HW interface, e.g. McBSP */
++      int (*hw_stop)(void);   /* interface to stop HW interface, e.g. McBSP */
++};
++
++/*
++ * Alsa card structure for aic23
++ */
++struct snd_card_omap_codec {
++      struct snd_card *card;
++      struct snd_pcm *pcm;
++      long samplerate;
++      struct audio_stream s[2];       /* playback & capture */
++};
++
++/* Codec specific information and function pointers.
++ * Codec (omap-alsa-aic23.c and omap-alsa-tsc2101.c)
++ * are responsible for defining the function pointers.
++ */
++struct omap_alsa_codec_config {
++      char    *name;
++      struct  omap_mcbsp_reg_cfg *mcbsp_regs_alsa;
++      struct  snd_pcm_hw_constraint_list *hw_constraints_rates;
++      struct  snd_pcm_hardware *snd_omap_alsa_playback;
++      struct  snd_pcm_hardware *snd_omap_alsa_capture;
++      void    (*codec_configure_dev)(void);
++      void    (*codec_set_samplerate)(long);
++      void    (*codec_clock_setup)(void);
++      int     (*codec_clock_on)(void);
++      int     (*codec_clock_off)(void);
++      int     (*get_default_samplerate)(void);
++};
++
++/*********** Mixer function prototypes *************************/
++int snd_omap_mixer(struct snd_card_omap_codec *);
++void snd_omap_init_mixer(void);
++
++#ifdef CONFIG_PM
++void snd_omap_suspend_mixer(void);
++void snd_omap_resume_mixer(void);
++#endif
++
++int snd_omap_alsa_post_probe(struct platform_device *pdev, struct omap_alsa_codec_config *config);
++int snd_omap_alsa_remove(struct platform_device *pdev);
++#ifdef CONFIG_PM
++int snd_omap_alsa_suspend(struct platform_device *pdev, pm_message_t state);
++int snd_omap_alsa_resume(struct platform_device *pdev);
++#else
++#define snd_omap_alsa_suspend NULL
++#define snd_omap_alsa_resume  NULL
++#endif
++
++void callback_omap_alsa_sound_dma(void *);
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap_device.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap_device.h     2010-11-05 17:36:26.177000001 +0100
+@@ -0,0 +1,143 @@
++/*
++ * omap_device headers
++ *
++ * Copyright (C) 2009 Nokia Corporation
++ * Paul Walmsley
++ *
++ * Developed in collaboration with (alphabetical order): Benoit
++ * Cousson, Kevin Hilman, Tony Lindgren, Rajendra Nayak, Vikram
++ * Pandita, Sakari Poussa, Anand Sawant, Santosh Shilimkar, Richard
++ * Woodruff
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License version 2 as
++ * published by the Free Software Foundation.
++ *
++ * Eventually this type of functionality should either be
++ * a) implemented via arch-specific pointers in platform_device
++ * or
++ * b) implemented as a proper omap_bus/omap_device in Linux, no more
++ *    platform_device
++ *
++ * omap_device differs from omap_hwmod in that it includes external
++ * (e.g., board- and system-level) integration details.  omap_hwmod
++ * stores hardware data that is invariant for a given OMAP chip.
++ *
++ * To do:
++ * - GPIO integration
++ * - regulator integration
++ *
++ */
++#ifndef __ARCH_ARM_PLAT_OMAP_INCLUDE_MACH_OMAP_DEVICE_H
++#define __ARCH_ARM_PLAT_OMAP_INCLUDE_MACH_OMAP_DEVICE_H
++
++#include <linux/kernel.h>
++#include <linux/platform_device.h>
++
++#include <plat/omap_hwmod.h>
++
++/* omap_device._state values */
++#define OMAP_DEVICE_STATE_UNKNOWN     0
++#define OMAP_DEVICE_STATE_ENABLED     1
++#define OMAP_DEVICE_STATE_IDLE                2
++#define OMAP_DEVICE_STATE_SHUTDOWN    3
++
++/**
++ * struct omap_device - omap_device wrapper for platform_devices
++ * @pdev: platform_device
++ * @hwmods: (one .. many per omap_device)
++ * @hwmods_cnt: ARRAY_SIZE() of @hwmods
++ * @pm_lats: ptr to an omap_device_pm_latency table
++ * @pm_lats_cnt: ARRAY_SIZE() of what is passed to @pm_lats
++ * @pm_lat_level: array index of the last odpl entry executed - -1 if never
++ * @dev_wakeup_lat: dev wakeup latency in nanoseconds
++ * @_dev_wakeup_lat_limit: dev wakeup latency limit in nsec - set by OMAP PM
++ * @_state: one of OMAP_DEVICE_STATE_* (see above)
++ * @flags: device flags
++ *
++ * Integrates omap_hwmod data into Linux platform_device.
++ *
++ * Field names beginning with underscores are for the internal use of
++ * the omap_device code.
++ *
++ */
++struct omap_device {
++      struct platform_device          pdev;
++      struct omap_hwmod               **hwmods;
++      struct omap_device_pm_latency   *pm_lats;
++      u32                             dev_wakeup_lat;
++      u32                             _dev_wakeup_lat_limit;
++      u8                              pm_lats_cnt;
++      s8                              pm_lat_level;
++      u8                              hwmods_cnt;
++      u8                              _state;
++};
++
++/* Device driver interface (call via platform_data fn ptrs) */
++
++int omap_device_enable(struct platform_device *pdev);
++int omap_device_idle(struct platform_device *pdev);
++int omap_device_shutdown(struct platform_device *pdev);
++
++/* Core code interface */
++
++int omap_device_count_resources(struct omap_device *od);
++int omap_device_fill_resources(struct omap_device *od, struct resource *res);
++
++struct omap_device *omap_device_build(const char *pdev_name, int pdev_id,
++                                    struct omap_hwmod *oh, void *pdata,
++                                    int pdata_len,
++                                    struct omap_device_pm_latency *pm_lats,
++                                    int pm_lats_cnt);
++
++struct omap_device *omap_device_build_ss(const char *pdev_name, int pdev_id,
++                                       struct omap_hwmod **oh, int oh_cnt,
++                                       void *pdata, int pdata_len,
++                                       struct omap_device_pm_latency *pm_lats,
++                                       int pm_lats_cnt);
++
++int omap_device_register(struct omap_device *od);
++
++/* OMAP PM interface */
++int omap_device_align_pm_lat(struct platform_device *pdev,
++                           u32 new_wakeup_lat_limit);
++struct powerdomain *omap_device_get_pwrdm(struct omap_device *od);
++
++/* Other */
++
++int omap_device_idle_hwmods(struct omap_device *od);
++int omap_device_enable_hwmods(struct omap_device *od);
++
++int omap_device_disable_clocks(struct omap_device *od);
++int omap_device_enable_clocks(struct omap_device *od);
++
++
++/*
++ * Entries should be kept in latency order ascending
++ *
++ * deact_lat is the maximum number of microseconds required to complete
++ * deactivate_func() at the device's slowest OPP.
++ *
++ * act_lat is the maximum number of microseconds required to complete
++ * activate_func() at the device's slowest OPP.
++ *
++ * This will result in some suboptimal power management decisions at fast
++ * OPPs, but avoids having to recompute all device power management decisions
++ * if the system shifts from a fast OPP to a slow OPP (in order to meet
++ * latency requirements).
++ *
++ * XXX should deactivate_func/activate_func() take platform_device pointers
++ * rather than omap_device pointers?
++ */
++struct omap_device_pm_latency {
++      u32 deactivate_lat;
++      int (*deactivate_func)(struct omap_device *od);
++      u32 activate_lat;
++      int (*activate_func)(struct omap_device *od);
++};
++
++
++/* Get omap_device pointer from platform_device pointer */
++#define to_omap_device(x) container_of((x), struct omap_device, pdev)
++
++#endif
+Index: linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap_hwmod.h
+===================================================================
+--- /dev/null  1970-01-01 00:00:00.000000000 +0000
++++ linux-2.6.37-rc1/arch/arm/plat-omap/include/mach/omap_hwmod.h      2010-11-05 17:36:26.178000001 +0100
+@@ -0,0 +1,467 @@
++/*
++ * omap_hwmod macros, structures
++ *
++ * Copyright (C) 2009 Nokia Corporation
++ * Paul Walmsley
++ *
++ * Created in collaboration with (alphabetical order): Benoit Cousson,
++ * Kevin Hilman, Tony Lindgren, Rajendra Nayak, Vikram Pandita, Sakari
++ * Poussa, Anand Sawant, Santosh Shilimkar, Richard Woodruff
++ *
++ * This program is free software; you can redistribute it and/or modify
++ * it under the terms of the GNU General Public License version 2 as
++ * published by the Free Software Foundation.
++ *
++ * These headers and macros are used to define OMAP on-chip module
++ * data and their integration with other OMAP modules and Linux.
++ *
++ * References:
++ * - OMAP2420 Multimedia Processor Silicon Revision 2.1.1, 2.2 (SWPU064)
++ * - OMAP2430 Multimedia Device POP Silicon Revision 2.1 (SWPU090)
++ * - OMAP34xx Multimedia Device Silicon Revision 3.1 (SWPU108)
++ * - OMAP4430 Multimedia Device Silicon Revision 1.0 (SWPU140)
++ * - Open Core Protocol Specification 2.2
++ *
++ * To do:
++ * - add interconnect error log structures
++ * - add pinmuxing
++ * - init_conn_id_bit (CONNID_BIT_VECTOR)
++ * - implement default hwmod SMS/SDRC flags?
++ *
++ */
++#ifndef __ARCH_ARM_PLAT_OMAP_INCLUDE_MACH_OMAP_HWMOD_H
++#define __ARCH_ARM_PLAT_OMAP_INCLUDE_MACH_OMAP_HWMOD_H
++
++#include <linux/kernel.h>
++#include <linux/ioport.h>
++
++#include <plat/cpu.h>
++
++struct omap_device;
++
++/* OCP SYSCONFIG bit shifts/masks */
++#define SYSC_MIDLEMODE_SHIFT          12
++#define SYSC_MIDLEMODE_MASK           (0x3 << SYSC_MIDLEMODE_SHIFT)
++#define SYSC_CLOCKACTIVITY_SHIFT      8
++#define SYSC_CLOCKACTIVITY_MASK               (0x3 << SYSC_CLOCKACTIVITY_SHIFT)
++#define SYSC_SIDLEMODE_SHIFT          3
++#define SYSC_SIDLEMODE_MASK           (0x3 << SYSC_SIDLEMODE_SHIFT)
++#define SYSC_ENAWAKEUP_SHIFT          2
++#define SYSC_ENAWAKEUP_MASK           (1 << SYSC_ENAWAKEUP_SHIFT)
++#define SYSC_SOFTRESET_SHIFT          1
++#define SYSC_SOFTRESET_MASK           (1 << SYSC_SOFTRESET_SHIFT)
++#define SYSC_AUTOIDLE_SHIFT           0
++#define SYSC_AUTOIDLE_MASK            (1 << SYSC_AUTOIDLE_SHIFT)
++
++/* OCP SYSSTATUS bit shifts/masks */
++#define SYSS_RESETDONE_SHIFT          0
++#define SYSS_RESETDONE_MASK           (1 << SYSS_RESETDONE_SHIFT)
++
++/* Master standby/slave idle mode flags */
++#define HWMOD_IDLEMODE_FORCE          (1 << 0)
++#define HWMOD_IDLEMODE_NO             (1 << 1)
++#define HWMOD_IDLEMODE_SMART          (1 << 2)
++
++
++/**
++ * struct omap_hwmod_irq_info - MPU IRQs used by the hwmod
++ * @name: name of the IRQ channel (module local name)
++ * @irq_ch: IRQ channel ID
++ *
++ * @name should be something short, e.g., "tx" or "rx".  It is for use
++ * by platform_get_resource_byname().  It is defined locally to the
++ * hwmod.
++ */
++struct omap_hwmod_irq_info {
++      const char      *name;
++      u16             irq;
++};
++
++/**
++ * struct omap_hwmod_dma_info - DMA channels used by the hwmod
++ * @name: name of the DMA channel (module local name)
++ * @dma_ch: DMA channel ID
++ *
++ * @name should be something short, e.g., "tx" or "rx".  It is for use
++ * by platform_get_resource_byname().  It is defined locally to the
++ * hwmod.
++ */
++struct omap_hwmod_dma_info {
++      const char      *name;
++      u16             dma_ch;
++};
++
++/**
++ * struct omap_hwmod_opt_clk - optional clocks used by this hwmod
++ * @role: "sys", "32k", "tv", etc -- for use in clk_get()
++ * @clkdev_dev_id: opt clock: clkdev dev_id string
++ * @clkdev_con_id: opt clock: clkdev con_id string
++ * @_clk: pointer to the struct clk (filled in at runtime)
++ *
++ * The module's interface clock and main functional clock should not
++ * be added as optional clocks.
++ */
++struct omap_hwmod_opt_clk {
++      const char      *role;
++      const char      *clkdev_dev_id;
++      const char      *clkdev_con_id;
++      struct clk      *_clk;
++};
++
++
++/* omap_hwmod_omap2_firewall.flags bits */
++#define OMAP_FIREWALL_L3              (1 << 0)
++#define OMAP_FIREWALL_L4              (1 << 1)
++
++/**
++ * struct omap_hwmod_omap2_firewall - OMAP2/3 device firewall data
++ * @l3_perm_bit: bit shift for L3_PM_*_PERMISSION_*
++ * @l4_fw_region: L4 firewall region ID
++ * @l4_prot_group: L4 protection group ID
++ * @flags: (see omap_hwmod_omap2_firewall.flags macros above)
++ */
++struct omap_hwmod_omap2_firewall {
++      u8 l3_perm_bit;
++      u8 l4_fw_region;
++      u8 l4_prot_group;
++      u8 flags;
++};
++
++
++/*
++ * omap_hwmod_addr_space.flags bits
++ *
++ * ADDR_MAP_ON_INIT: Map this address space during omap_hwmod init.
++ * ADDR_TYPE_RT: Address space contains module register target data.
++ */
++#define ADDR_MAP_ON_INIT      (1 << 0)
++#define ADDR_TYPE_RT          (1 << 1)
++
++/**
++ * struct omap_hwmod_addr_space - MPU address space handled by the hwmod
++ * @pa_start: starting physical address
++ * @pa_end: ending physical address
++ * @flags: (see omap_hwmod_addr_space.flags macros above)
++ *
++ * Address space doesn't necessarily follow physical interconnect
++ * structure.  GPMC is one example.
++ */
++struct omap_hwmod_addr_space {
++      u32 pa_start;
++      u32 pa_end;
++      u8 flags;
++};
++
++
++/*
++ * omap_hwmod_ocp_if.user bits: these indicate the initiators that use this
++ * interface to interact with the hwmod.  Used to add sleep dependencies
++ * when the module is enabled or disabled.
++ */
++#define OCP_USER_MPU                  (1 << 0)
++#define OCP_USER_SDMA                 (1 << 1)
++
++/* omap_hwmod_ocp_if.flags bits */
++#define OCPIF_HAS_IDLEST              (1 << 0)
++#define OCPIF_SWSUP_IDLE              (1 << 1)
++#define OCPIF_CAN_BURST                       (1 << 2)
++
++/**
++ * struct omap_hwmod_ocp_if - OCP interface data
++ * @master: struct omap_hwmod that initiates OCP transactions on this link
++ * @slave: struct omap_hwmod that responds to OCP transactions on this link
++ * @addr: address space associated with this link
++ * @clkdev_dev_id: interface clock: clkdev dev_id string
++ * @clkdev_con_id: interface clock: clkdev con_id string
++ * @_clk: pointer to the interface struct clk (filled in at runtime)
++ * @fw: interface firewall data
++ * @addr_cnt: ARRAY_SIZE(@addr)
++ * @width: OCP data width
++ * @thread_cnt: number of threads
++ * @max_burst_len: maximum burst length in @width sized words (0 if unlimited)
++ * @user: initiators using this interface (see OCP_USER_* macros above)
++ * @flags: OCP interface flags (see OCPIF_* macros above)
++ *
++ * It may also be useful to add a tag_cnt field for OCP2.x devices.
++ *
++ * Parameter names beginning with an underscore are managed internally by
++ * the omap_hwmod code and should not be set during initialization.
++ */
++struct omap_hwmod_ocp_if {
++      struct omap_hwmod               *master;
++      struct omap_hwmod               *slave;
++      struct omap_hwmod_addr_space    *addr;
++      const char                      *clkdev_dev_id;
++      const char                      *clkdev_con_id;
++      struct clk                      *_clk;
++      union {
++              struct omap_hwmod_omap2_firewall omap2;
++      }                               fw;
++      u8                              addr_cnt;
++      u8                              width;
++      u8                              thread_cnt;
++      u8                              max_burst_len;
++      u8                              user;
++      u8                              flags;
++};
++
++
++/* Macros for use in struct omap_hwmod_sysconfig */
++
++/* Flags for use in omap_hwmod_sysconfig.idlemodes */
++#define MASTER_STANDBY_SHIFT  2
++#define SLAVE_IDLE_SHIFT      0
++#define SIDLE_FORCE           (HWMOD_IDLEMODE_FORCE << SLAVE_IDLE_SHIFT)
++#define SIDLE_NO              (HWMOD_IDLEMODE_NO << SLAVE_IDLE_SHIFT)
++#define SIDLE_SMART           (HWMOD_IDLEMODE_SMART << SLAVE_IDLE_SHIFT)
++#define MSTANDBY_FORCE                (HWMOD_IDLEMODE_FORCE << MASTER_STANDBY_SHIFT)
++#define MSTANDBY_NO           (HWMOD_IDLEMODE_NO << MASTER_STANDBY_SHIFT)
++#define MSTANDBY_SMART                (HWMOD_IDLEMODE_SMART << MASTER_STANDBY_SHIFT)
++
++/* omap_hwmod_sysconfig.sysc_flags capability flags */
++#define SYSC_HAS_AUTOIDLE     (1 << 0)
++#define SYSC_HAS_SOFTRESET    (1 << 1)
++#define SYSC_HAS_ENAWAKEUP    (1 << 2)
++#define SYSC_HAS_EMUFREE      (1 << 3)
++#define SYSC_HAS_CLOCKACTIVITY        (1 << 4)
++#define SYSC_HAS_SIDLEMODE    (1 << 5)
++#define SYSC_HAS_MIDLEMODE    (1 << 6)
++#define SYSS_MISSING          (1 << 7)
++
++/* omap_hwmod_sysconfig.clockact flags */
++#define CLOCKACT_TEST_BOTH    0x0
++#define CLOCKACT_TEST_MAIN    0x1
++#define CLOCKACT_TEST_ICLK    0x2
++#define CLOCKACT_TEST_NONE    0x3
++
++/**
++ * struct omap_hwmod_sysconfig - hwmod OCP_SYSCONFIG/OCP_SYSSTATUS data
++ * @rev_offs: IP block revision register offset (from module base addr)
++ * @sysc_offs: OCP_SYSCONFIG register offset (from module base addr)
++ * @syss_offs: OCP_SYSSTATUS register offset (from module base addr)
++ * @idlemodes: One or more of {SIDLE,MSTANDBY}_{OFF,FORCE,SMART}
++ * @sysc_flags: SYS{C,S}_HAS* flags indicating SYSCONFIG bits supported
++ * @clockact: the default value of the module CLOCKACTIVITY bits
++ *
++ * @clockact describes to the module which clocks are likely to be
++ * disabled when the PRCM issues its idle request to the module.  Some
++ * modules have separate clockdomains for the interface clock and main
++ * functional clock, and can check whether they should acknowledge the
++ * idle request based on the internal module functionality that has
++ * been associated with the clocks marked in @clockact.  This field is
++ * only used if HWMOD_SET_DEFAULT_CLOCKACT is set (see below)
++ *
++ */
++struct omap_hwmod_sysconfig {
++      u16 rev_offs;
++      u16 sysc_offs;
++      u16 syss_offs;
++      u8 idlemodes;
++      u8 sysc_flags;
++      u8 clockact;
++};
++
++/**
++ * struct omap_hwmod_omap2_prcm - OMAP2/3-specific PRCM data
++ * @module_offs: PRCM submodule offset from the start of the PRM/CM
++ * @prcm_reg_id: PRCM register ID (e.g., 3 for CM_AUTOIDLE3)
++ * @module_bit: register bit shift for AUTOIDLE, WKST, WKEN, GRPSEL regs
++ * @idlest_reg_id: IDLEST register ID (e.g., 3 for CM_IDLEST3)
++ * @idlest_idle_bit: register bit shift for CM_IDLEST slave idle bit
++ * @idlest_stdby_bit: register bit shift for CM_IDLEST master standby bit
++ *
++ * @prcm_reg_id and @module_bit are specific to the AUTOIDLE, WKST,
++ * WKEN, GRPSEL registers.  In an ideal world, no extra information
++ * would be needed for IDLEST information, but alas, there are some
++ * exceptions, so @idlest_reg_id, @idlest_idle_bit, @idlest_stdby_bit
++ * are needed for the IDLEST registers (c.f. 2430 I2CHS, 3430 USBHOST)
++ */
++struct omap_hwmod_omap2_prcm {
++      s16 module_offs;
++      u8 prcm_reg_id;
++      u8 module_bit;
++      u8 idlest_reg_id;
++      u8 idlest_idle_bit;
++      u8 idlest_stdby_bit;
++};
++
++
++/**
++ * struct omap_hwmod_omap4_prcm - OMAP4-specific PRCM data
++ * @module_offs: PRCM submodule offset from the start of the PRM/CM1/CM2
++ * @device_offs: device register offset from @module_offs
++ * @submodule_wkdep_bit: bit shift of the WKDEP range
++ */
++struct omap_hwmod_omap4_prcm {
++      u32 module_offs;
++      u16 device_offs;
++      u8 submodule_wkdep_bit;
++};
++
++
++/*
++ * omap_hwmod.flags definitions
++ *
++ * HWMOD_SWSUP_SIDLE: omap_hwmod code should manually bring module in and out
++ *     of idle, rather than relying on module smart-idle
++ * HWMOD_SWSUP_MSTDBY: omap_hwmod code should manually bring module in and out
++ *     of standby, rather than relying on module smart-standby
++ * HWMOD_INIT_NO_RESET: don't reset this module at boot - important for
++ *     SDRAM controller, etc.
++ * HWMOD_INIT_NO_IDLE: don't idle this module at boot - important for SDRAM
++ *     controller, etc.
++ * HWMOD_NO_AUTOIDLE: disable module autoidle (OCP_SYSCONFIG.AUTOIDLE)
++ *     when module is enabled, rather than the default, which is to
++ *     enable autoidle
++ * HWMOD_SET_DEFAULT_CLOCKACT: program CLOCKACTIVITY bits at startup
++ */
++#define HWMOD_SWSUP_SIDLE                     (1 << 0)
++#define HWMOD_SWSUP_MSTANDBY                  (1 << 1)
++#define HWMOD_INIT_NO_RESET                   (1 << 2)
++#define HWMOD_INIT_NO_IDLE                    (1 << 3)
++#define HWMOD_NO_OCP_AUTOIDLE                 (1 << 4)
++#define HWMOD_SET_DEFAULT_CLOCKACT            (1 << 5)
++
++/*
++ * omap_hwmod._int_flags definitions
++ * These are for internal use only and are managed by the omap_hwmod code.
++ *
++ * _HWMOD_NO_MPU_PORT: no path exists for the MPU to write to this module
++ * _HWMOD_WAKEUP_ENABLED: set when the omap_hwmod code has enabled ENAWAKEUP
++ * _HWMOD_SYSCONFIG_LOADED: set when the OCP_SYSCONFIG value has been cached
++ */
++#define _HWMOD_NO_MPU_PORT                    (1 << 0)
++#define _HWMOD_WAKEUP_ENABLED                 (1 << 1)
++#define _HWMOD_SYSCONFIG_LOADED                       (1 << 2)
++
++/*
++ * omap_hwmod._state definitions
++ *
++ * INITIALIZED: reset (optionally), initialized, enabled, disabled
++ *              (optionally)
++ *
++ *
++ */
++#define _HWMOD_STATE_UNKNOWN                  0
++#define _HWMOD_STATE_REGISTERED                       1
++#define _HWMOD_STATE_CLKS_INITED              2
++#define _HWMOD_STATE_INITIALIZED              3
++#define _HWMOD_STATE_ENABLED                  4
++#define _HWMOD_STATE_IDLE                     5
++#define _HWMOD_STATE_DISABLED                 6
++
++/**
++ * struct omap_hwmod - integration data for OMAP hardware "modules" (IP blocks)
++ * @name: name of the hwmod
++ * @od: struct omap_device currently associated with this hwmod (internal use)
++ * @mpu_irqs: ptr to an array of MPU IRQs (see also mpu_irqs_cnt)
++ * @sdma_chs: ptr to an array of SDMA channel IDs (see also sdma_chs_cnt)
++ * @prcm: PRCM data pertaining to this hwmod
++ * @clkdev_dev_id: main clock: clkdev dev_id string
++ * @clkdev_con_id: main clock: clkdev con_id string
++ * @_clk: pointer to the main struct clk&nbs