integrate the newer broadcom wl driver from us robotics
[openwrt/svn-archive/archive.git] / openwrt / target / linux / brcm-2.4 / patches / 001-bcm47xx.patch
index 9d91915..d662b4c 100644 (file)
@@ -1,6 +1,56 @@
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/cfe_env.c linux-2.4.32-brcm/arch/mips/bcm947xx/cfe_env.c
---- linux-2.4.32/arch/mips/bcm947xx/cfe_env.c  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/cfe_env.c     2005-12-19 01:56:35.104829500 +0100
+diff -Naur linux.old/arch/mips/Makefile linux.dev/arch/mips/Makefile
+--- linux.old/arch/mips/Makefile       2006-04-06 15:38:09.000000000 +0200
++++ linux.dev/arch/mips/Makefile       2006-04-06 15:34:15.000000000 +0200
+@@ -726,6 +726,19 @@
+ endif
+ #
++# Broadcom BCM947XX variants
++#
++ifdef CONFIG_BCM947XX
++LIBS          += arch/mips/bcm947xx/generic/brcm.o arch/mips/bcm947xx/bcm947xx.o 
++SUBDIRS               += arch/mips/bcm947xx/generic arch/mips/bcm947xx 
++LOADADDR      := 0x80001000
++
++zImage: vmlinux
++      $(MAKE) -C arch/$(ARCH)/bcm947xx/compressed
++export LOADADDR
++endif
++
++#
+ # Choosing incompatible machines durings configuration will result in
+ # error messages during linking.  Select a default linkscript if
+ # none has been choosen above.
+@@ -778,6 +791,7 @@
+       $(MAKE) -C arch/$(ARCH)/tools clean
+       $(MAKE) -C arch/mips/baget clean
+       $(MAKE) -C arch/mips/lasat clean
++      $(MAKE) -C arch/mips/bcm947xx/compressed clean
+ archmrproper:
+       @$(MAKEBOOT) mrproper
+diff -Naur linux.old/arch/mips/bcm947xx/Makefile linux.dev/arch/mips/bcm947xx/Makefile
+--- linux.old/arch/mips/bcm947xx/Makefile      1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/Makefile      2006-04-06 15:34:14.000000000 +0200
+@@ -0,0 +1,15 @@
++#
++# Makefile for the BCM947xx specific kernel interface routines
++# under Linux.
++#
++
++EXTRA_CFLAGS+=-I$(TOPDIR)/arch/mips/bcm947xx/include -DBCMDRIVER
++
++O_TARGET        := bcm947xx.o
++
++export-objs     := nvram_linux.o setup.o
++obj-y         := prom.o setup.o time.o sbmips.o gpio.o
++obj-y         += nvram.o nvram_linux.o sflash.o cfe_env.o
++obj-$(CONFIG_PCI) += sbpci.o pcibios.o
++
++include $(TOPDIR)/Rules.make
+diff -Naur linux.old/arch/mips/bcm947xx/cfe_env.c linux.dev/arch/mips/bcm947xx/cfe_env.c
+--- linux.old/arch/mips/bcm947xx/cfe_env.c     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/cfe_env.c     2006-04-06 15:34:14.000000000 +0200
 @@ -0,0 +1,234 @@
 +/*
 + * NVRAM variable manipulation (Linux kernel half)
@@ -236,9 +286,9 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/cfe_env.c linux-2.4.32-brcm/arch/mips/
 +
 +}
 +
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/compressed/Makefile linux-2.4.32-brcm/arch/mips/bcm947xx/compressed/Makefile
---- linux-2.4.32/arch/mips/bcm947xx/compressed/Makefile        1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/compressed/Makefile   2005-12-16 23:39:10.668819500 +0100
+diff -Naur linux.old/arch/mips/bcm947xx/compressed/Makefile linux.dev/arch/mips/bcm947xx/compressed/Makefile
+--- linux.old/arch/mips/bcm947xx/compressed/Makefile   1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/compressed/Makefile   2006-04-06 15:34:14.000000000 +0200
 @@ -0,0 +1,33 @@
 +#
 +# Makefile for Broadcom BCM947XX boards
@@ -273,9 +323,28 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/compressed/Makefile linux-2.4.32-brcm/
 +
 +clean:
 +      rm -f vmlinuz piggy
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/generic/int-handler.S linux-2.4.32-brcm/arch/mips/bcm947xx/generic/int-handler.S
---- linux-2.4.32/arch/mips/bcm947xx/generic/int-handler.S      1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/generic/int-handler.S 2005-12-16 23:39:10.668819500 +0100
+diff -Naur linux.old/arch/mips/bcm947xx/generic/Makefile linux.dev/arch/mips/bcm947xx/generic/Makefile
+--- linux.old/arch/mips/bcm947xx/generic/Makefile      1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/generic/Makefile      2006-04-06 15:34:14.000000000 +0200
+@@ -0,0 +1,15 @@
++#
++# Makefile for the BCM947xx specific kernel interface routines
++# under Linux.
++#
++
++.S.s:
++      $(CPP) $(AFLAGS) $< -o $*.s
++.S.o:
++      $(CC) $(AFLAGS) -c $< -o $*.o
++
++O_TARGET        := brcm.o
++
++obj-y := int-handler.o irq.o
++
++include $(TOPDIR)/Rules.make
+diff -Naur linux.old/arch/mips/bcm947xx/generic/int-handler.S linux.dev/arch/mips/bcm947xx/generic/int-handler.S
+--- linux.old/arch/mips/bcm947xx/generic/int-handler.S 1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/generic/int-handler.S 2006-04-06 15:34:14.000000000 +0200
 @@ -0,0 +1,51 @@
 +/*
 + * Generic interrupt handler for Broadcom MIPS boards
@@ -328,9 +397,9 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/generic/int-handler.S linux-2.4.32-brc
 +       nop
 +              
 +      END(brcmIRQ)
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/generic/irq.c linux-2.4.32-brcm/arch/mips/bcm947xx/generic/irq.c
---- linux-2.4.32/arch/mips/bcm947xx/generic/irq.c      1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/generic/irq.c 2005-12-16 23:39:10.668819500 +0100
+diff -Naur linux.old/arch/mips/bcm947xx/generic/irq.c linux.dev/arch/mips/bcm947xx/generic/irq.c
+--- linux.old/arch/mips/bcm947xx/generic/irq.c 1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/generic/irq.c 2006-04-06 15:34:14.000000000 +0200
 @@ -0,0 +1,130 @@
 +/*
 + * Generic interrupt control functions for Broadcom MIPS boards
@@ -462,28 +531,9 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/generic/irq.c linux-2.4.32-brcm/arch/m
 +      breakpoint(); 
 +#endif
 +}
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/generic/Makefile linux-2.4.32-brcm/arch/mips/bcm947xx/generic/Makefile
---- linux-2.4.32/arch/mips/bcm947xx/generic/Makefile   1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/generic/Makefile      2005-12-16 23:39:10.668819500 +0100
-@@ -0,0 +1,15 @@
-+#
-+# Makefile for the BCM947xx specific kernel interface routines
-+# under Linux.
-+#
-+
-+.S.s:
-+      $(CPP) $(AFLAGS) $< -o $*.s
-+.S.o:
-+      $(CC) $(AFLAGS) -c $< -o $*.o
-+
-+O_TARGET        := brcm.o
-+
-+obj-y := int-handler.o irq.o
-+
-+include $(TOPDIR)/Rules.make
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/gpio.c linux-2.4.32-brcm/arch/mips/bcm947xx/gpio.c
---- linux-2.4.32/arch/mips/bcm947xx/gpio.c     1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/gpio.c        2005-12-16 23:39:10.668819500 +0100
+diff -Naur linux.old/arch/mips/bcm947xx/gpio.c linux.dev/arch/mips/bcm947xx/gpio.c
+--- linux.old/arch/mips/bcm947xx/gpio.c        1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/gpio.c        2006-04-06 15:34:14.000000000 +0200
 @@ -0,0 +1,158 @@
 +/*
 + * GPIO char driver
@@ -643,9 +693,9 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/gpio.c linux-2.4.32-brcm/arch/mips/bcm
 +
 +module_init(gpio_init);
 +module_exit(gpio_exit);
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmdevs.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmdevs.h
---- linux-2.4.32/arch/mips/bcm947xx/include/bcmdevs.h  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmdevs.h     2005-12-16 23:39:10.672819750 +0100
+diff -Naur linux.old/arch/mips/bcm947xx/include/bcmdevs.h linux.dev/arch/mips/bcm947xx/include/bcmdevs.h
+--- linux.old/arch/mips/bcm947xx/include/bcmdevs.h     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/bcmdevs.h     2006-04-06 15:34:14.000000000 +0200
 @@ -0,0 +1,391 @@
 +/*
 + * Broadcom device-specific manifest constants.
@@ -1038,9 +1088,9 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmdevs.h linux-2.4.32-brcm/ar
 +#define GPIO_NUMPINS          16
 +
 +#endif /* _BCMDEVS_H */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmendian.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmendian.h
---- linux-2.4.32/arch/mips/bcm947xx/include/bcmendian.h        1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmendian.h   2005-12-16 23:39:10.672819750 +0100
+diff -Naur linux.old/arch/mips/bcm947xx/include/bcmendian.h linux.dev/arch/mips/bcm947xx/include/bcmendian.h
+--- linux.old/arch/mips/bcm947xx/include/bcmendian.h   1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/bcmendian.h   2006-04-06 15:34:14.000000000 +0200
 @@ -0,0 +1,152 @@
 +/*
 + * local version of endian.h - byte order defines
@@ -1194,436 +1244,9 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmendian.h linux-2.4.32-brcm/
 +)
 +
 +#endif /* _BCMENDIAN_H_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmenet47xx.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmenet47xx.h
---- linux-2.4.32/arch/mips/bcm947xx/include/bcmenet47xx.h      1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmenet47xx.h 2005-12-16 23:39:10.700821500 +0100
-@@ -0,0 +1,229 @@
-+/*
-+ * Hardware-specific definitions for
-+ * Broadcom BCM47XX 10/100 Mbps Ethernet cores.
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.                
-+ *                                     
-+ * This is UNPUBLISHED PROPRIETARY SOURCE CODE of Broadcom Corporation;   
-+ * the contents of this file may not be disclosed to third parties, copied
-+ * or duplicated in any form, in whole or in part, without the prior      
-+ * written permission of Broadcom Corporation.                            
-+ * $Id$
-+ */
-+
-+#ifndef       _bcmenet_47xx_h_
-+#define       _bcmenet_47xx_h_
-+
-+#include <bcmenetmib.h>
-+#include <bcmenetrxh.h>
-+#include <bcmenetphy.h>
-+
-+#define       BCMENET_NFILTERS        64              /* # ethernet address filter entries */
-+#define       BCMENET_MCHASHBASE      0x200           /* multicast hash filter base address */
-+#define       BCMENET_MCHASHSIZE      256             /* multicast hash filter size in bytes */
-+#define       BCMENET_MAX_DMA         4096            /* chip has 12 bits of DMA addressing */
-+
-+/* power management event wakeup pattern constants */
-+#define       BCMENET_NPMP            4               /* chip supports 4 wakeup patterns */
-+#define       BCMENET_PMPBASE         0x400           /* wakeup pattern base address */
-+#define       BCMENET_PMPSIZE         0x80            /* 128bytes each pattern */
-+#define       BCMENET_PMMBASE         0x600           /* wakeup mask base address */
-+#define       BCMENET_PMMSIZE         0x10            /* 128bits each mask */
-+
-+/* cpp contortions to concatenate w/arg prescan */
-+#ifndef PAD
-+#define       _PADLINE(line)  pad ## line
-+#define       _XSTR(line)     _PADLINE(line)
-+#define       PAD             _XSTR(__LINE__)
-+#endif        /* PAD */
-+
-+/*
-+ * Host Interface Registers
-+ */
-+typedef volatile struct _bcmenettregs {
-+      /* Device and Power Control */
-+      uint32  devcontrol;
-+      uint32  PAD[2];
-+      uint32  biststatus;
-+      uint32  wakeuplength;
-+      uint32  PAD[3];
-+
-+      /* Interrupt Control */
-+      uint32  intstatus;
-+      uint32  intmask;
-+      uint32  gptimer;
-+      uint32  PAD[23];
-+
-+      /* Ethernet MAC Address Filtering Control */
-+      uint32  PAD[2];
-+      uint32  enetftaddr;
-+      uint32  enetftdata;
-+      uint32  PAD[2];
-+
-+      /* Ethernet MAC Control */
-+      uint32  emactxmaxburstlen;
-+      uint32  emacrxmaxburstlen;
-+      uint32  emaccontrol;
-+      uint32  emacflowcontrol;
-+
-+      uint32  PAD[20];
-+
-+      /* DMA Lazy Interrupt Control */
-+      uint32  intrecvlazy;
-+      uint32  PAD[63];
-+
-+      /* DMA engine */
-+      dma32regp_t     dmaregs;
-+      dma32diag_t     dmafifo;
-+      uint32  PAD[116];
-+
-+      /* EMAC Registers */
-+      uint32 rxconfig;
-+      uint32 rxmaxlength;
-+      uint32 txmaxlength;
-+      uint32 PAD;
-+      uint32 mdiocontrol;
-+      uint32 mdiodata;
-+      uint32 emacintmask;
-+      uint32 emacintstatus;
-+      uint32 camdatalo;
-+      uint32 camdatahi;
-+      uint32 camcontrol;
-+      uint32 enetcontrol;
-+      uint32 txcontrol;
-+      uint32 txwatermark;
-+      uint32 mibcontrol;
-+      uint32 PAD[49];
-+
-+      /* EMAC MIB counters */
-+      bcmenetmib_t    mib;
-+
-+      uint32  PAD[585];
-+
-+      /* Sonics SiliconBackplane config registers */
-+      sbconfig_t      sbconfig;
-+} bcmenetregs_t;
-+
-+/* device control */
-+#define       DC_PM           ((uint32)1 << 7)        /* pattern filtering enable */
-+#define       DC_IP           ((uint32)1 << 10)       /* internal ephy present (rev >= 1) */
-+#define       DC_ER           ((uint32)1 << 15)       /* ephy reset */
-+#define       DC_MP           ((uint32)1 << 16)       /* mii phy mode enable */
-+#define       DC_CO           ((uint32)1 << 17)       /* mii phy mode: enable clocks */
-+#define       DC_PA_MASK      0x7c0000                /* mii phy mode: mdc/mdio phy address */
-+#define       DC_PA_SHIFT     18
-+#define       DC_FS_MASK      0x03800000              /* fifo size (rev >= 8) */
-+#define       DC_FS_SHIFT     23
-+#define       DC_FS_4K        0                       /* 4Kbytes */
-+#define       DC_FS_512       1                       /* 512bytes */
-+
-+/* wakeup length */
-+#define       WL_P0_MASK      0x7f                    /* pattern 0 */
-+#define       WL_D0           ((uint32)1 << 7)
-+#define       WL_P1_MASK      0x7f00                  /* pattern 1 */
-+#define       WL_P1_SHIFT     8
-+#define       WL_D1           ((uint32)1 << 15)
-+#define       WL_P2_MASK      0x7f0000                /* pattern 2 */
-+#define       WL_P2_SHIFT     16
-+#define       WL_D2           ((uint32)1 << 23)
-+#define       WL_P3_MASK      0x7f000000              /* pattern 3 */
-+#define       WL_P3_SHIFT     24
-+#define       WL_D3           ((uint32)1 << 31)
-+
-+/* intstatus and intmask */
-+#define       I_PME           ((uint32)1 << 6)        /* power management event */
-+#define       I_TO            ((uint32)1 << 7)        /* general purpose timeout */
-+#define       I_PC            ((uint32)1 << 10)       /* descriptor error */
-+#define       I_PD            ((uint32)1 << 11)       /* data error */
-+#define       I_DE            ((uint32)1 << 12)       /* descriptor protocol error */
-+#define       I_RU            ((uint32)1 << 13)       /* receive descriptor underflow */
-+#define       I_RO            ((uint32)1 << 14)       /* receive fifo overflow */
-+#define       I_XU            ((uint32)1 << 15)       /* transmit fifo underflow */
-+#define       I_RI            ((uint32)1 << 16)       /* receive interrupt */
-+#define       I_XI            ((uint32)1 << 24)       /* transmit interrupt */
-+#define       I_EM            ((uint32)1 << 26)       /* emac interrupt */
-+#define       I_MW            ((uint32)1 << 27)       /* mii write */
-+#define       I_MR            ((uint32)1 << 28)       /* mii read */
-+
-+/* emaccontrol */
-+#define       EMC_CG          ((uint32)1 << 0)        /* crc32 generation enable */
-+#define       EMC_EP          ((uint32)1 << 2)        /* onchip ephy: powerdown (rev >= 1) */
-+#define       EMC_ED          ((uint32)1 << 3)        /* onchip ephy: energy detected (rev >= 1) */
-+#define       EMC_LC_MASK     0xe0                    /* onchip ephy: led control (rev >= 1) */
-+#define       EMC_LC_SHIFT    5
-+
-+/* emacflowcontrol */
-+#define       EMF_RFH_MASK    0xff                    /* rx fifo hi water mark */
-+#define       EMF_PG          ((uint32)1 << 15)       /* enable pause frame generation */
-+
-+/* interrupt receive lazy */
-+#define       IRL_TO_MASK     0x00ffffff              /* timeout */
-+#define       IRL_FC_MASK     0xff000000              /* frame count */
-+#define       IRL_FC_SHIFT    24                      /* frame count */
-+
-+/* emac receive config */
-+#define       ERC_DB          ((uint32)1 << 0)        /* disable broadcast */
-+#define       ERC_AM          ((uint32)1 << 1)        /* accept all multicast */
-+#define       ERC_RDT         ((uint32)1 << 2)        /* receive disable while transmitting */
-+#define       ERC_PE          ((uint32)1 << 3)        /* promiscuous enable */
-+#define       ERC_LE          ((uint32)1 << 4)        /* loopback enable */
-+#define       ERC_FE          ((uint32)1 << 5)        /* enable flow control */
-+#define       ERC_UF          ((uint32)1 << 6)        /* accept unicast flow control frame */
-+#define       ERC_RF          ((uint32)1 << 7)        /* reject filter */
-+#define       ERC_CA          ((uint32)1 << 8)        /* cam absent */
-+
-+/* emac mdio control */
-+#define       MC_MF_MASK      0x7f                    /* mdc frequency */
-+#define       MC_PE           ((uint32)1 << 7)        /* mii preamble enable */
-+
-+/* emac mdio data */
-+#define       MD_DATA_MASK    0xffff                  /* r/w data */
-+#define       MD_TA_MASK      0x30000                 /* turnaround value */
-+#define       MD_TA_SHIFT     16
-+#define       MD_TA_VALID     (2 << MD_TA_SHIFT)      /* valid ta */
-+#define       MD_RA_MASK      0x7c0000                /* register address */
-+#define       MD_RA_SHIFT     18
-+#define       MD_PMD_MASK     0xf800000               /* physical media device */
-+#define       MD_PMD_SHIFT    23
-+#define       MD_OP_MASK      0x30000000              /* opcode */
-+#define       MD_OP_SHIFT     28
-+#define       MD_OP_WRITE     (1 << MD_OP_SHIFT)      /* write op */
-+#define       MD_OP_READ      (2 << MD_OP_SHIFT)      /* read op */
-+#define       MD_SB_MASK      0xc0000000              /* start bits */
-+#define       MD_SB_SHIFT     30
-+#define       MD_SB_START     (0x1 << MD_SB_SHIFT)    /* start of frame */
-+
-+/* emac intstatus and intmask */
-+#define       EI_MII          ((uint32)1 << 0)        /* mii mdio interrupt */
-+#define       EI_MIB          ((uint32)1 << 1)        /* mib interrupt */
-+#define       EI_FLOW         ((uint32)1 << 2)        /* flow control interrupt */
-+
-+/* emac cam data high */
-+#define       CD_V            ((uint32)1 << 16)       /* valid bit */
-+
-+/* emac cam control */
-+#define       CC_CE           ((uint32)1 << 0)        /* cam enable */
-+#define       CC_MS           ((uint32)1 << 1)        /* mask select */
-+#define       CC_RD           ((uint32)1 << 2)        /* read */
-+#define       CC_WR           ((uint32)1 << 3)        /* write */
-+#define       CC_INDEX_MASK   0x3f0000                /* index */
-+#define       CC_INDEX_SHIFT  16
-+#define       CC_CB           ((uint32)1 << 31)       /* cam busy */
-+
-+/* emac ethernet control */
-+#define       EC_EE           ((uint32)1 << 0)        /* emac enable */
-+#define       EC_ED           ((uint32)1 << 1)        /* emac disable */
-+#define       EC_ES           ((uint32)1 << 2)        /* emac soft reset */
-+#define       EC_EP           ((uint32)1 << 3)        /* external phy select */
-+
-+/* emac transmit control */
-+#define       EXC_FD          ((uint32)1 << 0)        /* full duplex */
-+#define       EXC_FM          ((uint32)1 << 1)        /* flowmode */
-+#define       EXC_SB          ((uint32)1 << 2)        /* single backoff enable */
-+#define       EXC_SS          ((uint32)1 << 3)        /* small slottime */
-+
-+/* emac mib control */
-+#define       EMC_RZ          ((uint32)1 << 0)        /* autoclear on read */
-+
-+#endif        /* _bcmenet_47xx_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmenetmib.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmenetmib.h
---- linux-2.4.32/arch/mips/bcm947xx/include/bcmenetmib.h       1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmenetmib.h  2005-12-16 23:39:10.700821500 +0100
-@@ -0,0 +1,81 @@
-+/*
-+ * Hardware-specific MIB definition for
-+ * Broadcom Home Networking Division
-+ * BCM44XX and BCM47XX 10/100 Mbps Ethernet cores.
-+ * 
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.                
-+ *                                     
-+ * This is UNPUBLISHED PROPRIETARY SOURCE CODE of Broadcom Corporation;   
-+ * the contents of this file may not be disclosed to third parties, copied
-+ * or duplicated in any form, in whole or in part, without the prior      
-+ * written permission of Broadcom Corporation.                            
-+ * $Id$
-+ */
-+
-+#ifndef _bcmenetmib_h_
-+#define _bcmenetmib_h_
-+
-+/* cpp contortions to concatenate w/arg prescan */
-+#ifndef PAD
-+#define       _PADLINE(line)  pad ## line
-+#define       _XSTR(line)     _PADLINE(line)
-+#define       PAD             _XSTR(__LINE__)
-+#endif        /* PAD */
-+
-+/*
-+ * EMAC MIB Registers
-+ */
-+typedef volatile struct {
-+      uint32 tx_good_octets;
-+      uint32 tx_good_pkts;
-+      uint32 tx_octets;
-+      uint32 tx_pkts;
-+      uint32 tx_broadcast_pkts;
-+      uint32 tx_multicast_pkts;
-+      uint32 tx_len_64;
-+      uint32 tx_len_65_to_127;
-+      uint32 tx_len_128_to_255;
-+      uint32 tx_len_256_to_511;
-+      uint32 tx_len_512_to_1023;
-+      uint32 tx_len_1024_to_max;
-+      uint32 tx_jabber_pkts;
-+      uint32 tx_oversize_pkts;
-+      uint32 tx_fragment_pkts;
-+      uint32 tx_underruns;
-+      uint32 tx_total_cols;
-+      uint32 tx_single_cols;
-+      uint32 tx_multiple_cols;
-+      uint32 tx_excessive_cols;
-+      uint32 tx_late_cols;
-+      uint32 tx_defered;
-+      uint32 tx_carrier_lost;
-+      uint32 tx_pause_pkts;
-+      uint32 PAD[8];
-+
-+      uint32 rx_good_octets;
-+      uint32 rx_good_pkts;
-+      uint32 rx_octets;
-+      uint32 rx_pkts;
-+      uint32 rx_broadcast_pkts;
-+      uint32 rx_multicast_pkts;
-+      uint32 rx_len_64;
-+      uint32 rx_len_65_to_127;
-+      uint32 rx_len_128_to_255;
-+      uint32 rx_len_256_to_511;
-+      uint32 rx_len_512_to_1023;
-+      uint32 rx_len_1024_to_max;
-+      uint32 rx_jabber_pkts;
-+      uint32 rx_oversize_pkts;
-+      uint32 rx_fragment_pkts;
-+      uint32 rx_missed_pkts;
-+      uint32 rx_crc_align_errs;
-+      uint32 rx_undersize;
-+      uint32 rx_crc_errs;
-+      uint32 rx_align_errs;
-+      uint32 rx_symbol_errs;
-+      uint32 rx_pause_pkts;
-+      uint32 rx_nonpause_pkts;
-+} bcmenetmib_t;
-+
-+#endif        /* _bcmenetmib_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmenetphy.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmenetphy.h
---- linux-2.4.32/arch/mips/bcm947xx/include/bcmenetphy.h       1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmenetphy.h  2005-12-16 23:39:10.700821500 +0100
-@@ -0,0 +1,58 @@
-+/*
-+ * Misc Broadcom BCM47XX MDC/MDIO enet phy definitions.
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.                
-+ *                                     
-+ * This is UNPUBLISHED PROPRIETARY SOURCE CODE of Broadcom Corporation;   
-+ * the contents of this file may not be disclosed to third parties, copied
-+ * or duplicated in any form, in whole or in part, without the prior      
-+ * written permission of Broadcom Corporation.                            
-+ * $Id$
-+ */
-+
-+#ifndef       _bcmenetphy_h_
-+#define       _bcmenetphy_h_
-+
-+/* phy address */
-+#define       MAXEPHY         32                      /* mdio phy addresses are 5bit quantities */
-+#define       EPHY_MASK       0x1f
-+#define       EPHY_NONE       31                      /* nvram: no phy present at all */
-+#define       EPHY_NOREG      30                      /* nvram: no local phy regs */
-+
-+/* just a few phy registers */
-+#define       CTL_RESET       (1 << 15)               /* reset */
-+#define       CTL_LOOP        (1 << 14)               /* loopback */
-+#define       CTL_SPEED       (1 << 13)               /* speed selection 0=10, 1=100 */
-+#define       CTL_ANENAB      (1 << 12)               /* autonegotiation enable */
-+#define       CTL_RESTART     (1 << 9)                /* restart autonegotiation */
-+#define       CTL_DUPLEX      (1 << 8)                /* duplex mode 0=half, 1=full */
-+
-+#define       ADV_10FULL      (1 << 6)                /* autonegotiate advertise 10full */
-+#define       ADV_10HALF      (1 << 5)                /* autonegotiate advertise 10half */
-+#define       ADV_100FULL     (1 << 8)                /* autonegotiate advertise 100full */
-+#define       ADV_100HALF     (1 << 7)                /* autonegotiate advertise 100half */
-+
-+/* link partner ability register */
-+#define LPA_SLCT      0x001f                  /* same as advertise selector */
-+#define LPA_10HALF    0x0020                  /* can do 10mbps half-duplex */
-+#define LPA_10FULL    0x0040                  /* can do 10mbps full-duplex */
-+#define LPA_100HALF   0x0080                  /* can do 100mbps half-duplex */
-+#define LPA_100FULL   0x0100                  /* can do 100mbps full-duplex */
-+#define LPA_100BASE4  0x0200                  /* can do 100mbps 4k packets */
-+#define LPA_RESV      0x1c00                  /* unused */
-+#define LPA_RFAULT    0x2000                  /* link partner faulted */
-+#define LPA_LPACK     0x4000                  /* link partner acked us */
-+#define LPA_NPAGE     0x8000                  /* next page bit */
-+
-+#define LPA_DUPLEX    (LPA_10FULL | LPA_100FULL)
-+#define LPA_100               (LPA_100FULL | LPA_100HALF | LPA_100BASE4)
-+
-+#define       STAT_REMFAULT   (1 << 4)                /* remote fault */
-+#define       STAT_LINK       (1 << 2)                /* link status */
-+#define       STAT_JAB        (1 << 1)                /* jabber detected */
-+#define       AUX_FORCED      (1 << 2)                /* forced 10/100 */
-+#define       AUX_SPEED       (1 << 1)                /* speed 0=10mbps 1=100mbps */
-+#define       AUX_DUPLEX      (1 << 0)                /* duplex 0=half 1=full */
-+
-+#endif        /* _bcmenetphy_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmenetrxh.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmenetrxh.h
---- linux-2.4.32/arch/mips/bcm947xx/include/bcmenetrxh.h       1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmenetrxh.h  2005-12-16 23:39:10.700821500 +0100
-@@ -0,0 +1,43 @@
-+/*
-+ * Hardware-specific Receive Data Header for the
-+ * Broadcom Home Networking Division
-+ * BCM44XX and BCM47XX 10/100 Mbps Ethernet cores.
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.                
-+ *                                     
-+ * This is UNPUBLISHED PROPRIETARY SOURCE CODE of Broadcom Corporation;   
-+ * the contents of this file may not be disclosed to third parties, copied
-+ * or duplicated in any form, in whole or in part, without the prior      
-+ * written permission of Broadcom Corporation.                            
-+ * $Id$
-+ */
-+
-+#ifndef _bcmenetrxh_h_
-+#define       _bcmenetrxh_h_
-+
-+/*
-+ * The Ethernet MAC core returns an 8-byte Receive Frame Data Header
-+ * with every frame consisting of
-+ * 16bits of frame length, followed by
-+ * 16bits of EMAC rx descriptor info, followed by 32bits of undefined.
-+ */
-+typedef volatile struct {
-+      uint16  len;
-+      uint16  flags;
-+      uint16  pad[12];
-+} bcmenetrxh_t;
-+
-+#define       RXHDR_LEN       28
-+
-+#define       RXF_L           ((uint16)1 << 11)       /* last buffer in a frame */
-+#define       RXF_MISS        ((uint16)1 << 7)        /* received due to promisc mode */
-+#define       RXF_BRDCAST     ((uint16)1 << 6)        /* dest is broadcast address */
-+#define       RXF_MULT        ((uint16)1 << 5)        /* dest is multicast address */
-+#define       RXF_LG          ((uint16)1 << 4)        /* frame length > rxmaxlength */
-+#define       RXF_NO          ((uint16)1 << 3)        /* odd number of nibbles */
-+#define       RXF_RXER        ((uint16)1 << 2)        /* receive symbol error */
-+#define       RXF_CRC         ((uint16)1 << 1)        /* crc error */
-+#define       RXF_OV          ((uint16)1 << 0)        /* fifo overflow */
-+
-+#endif        /* _bcmenetrxh_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmnvram.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmnvram.h
---- linux-2.4.32/arch/mips/bcm947xx/include/bcmnvram.h 1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmnvram.h    2005-12-16 23:39:10.700821500 +0100
+diff -Naur linux.old/arch/mips/bcm947xx/include/bcmnvram.h linux.dev/arch/mips/bcm947xx/include/bcmnvram.h
+--- linux.old/arch/mips/bcm947xx/include/bcmnvram.h    1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/bcmnvram.h    2006-04-06 15:34:14.000000000 +0200
 @@ -0,0 +1,141 @@
 +/*
 + * NVRAM variable manipulation
@@ -1766,38 +1389,9 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmnvram.h linux-2.4.32-brcm/a
 +#define NVRAM_MAX_PARAM_LEN 64
 +
 +#endif /* _bcmnvram_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmparams.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmparams.h
---- linux-2.4.32/arch/mips/bcm947xx/include/bcmparams.h        1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmparams.h   2005-12-16 23:39:10.700821500 +0100
-@@ -0,0 +1,25 @@
-+/*
-+ * Misc system wide parameters.
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ * $Id$
-+ */
-+
-+#ifndef       _bcmparams_h_
-+#define       _bcmparams_h_
-+
-+#define VLAN_MAXVID   15      /* Max. VLAN ID supported/allowed */
-+
-+#define VLAN_NUMPRIS  8       /* # of prio, start from 0 */
-+
-+#define DEV_NUMIFS    16      /* Max. # of devices/interfaces supported */
-+
-+#define WL_MAXBSSCFG  16      /* maximum number of BSS Configs we can configure */
-+
-+#endif
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmsrom.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmsrom.h
---- linux-2.4.32/arch/mips/bcm947xx/include/bcmsrom.h  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmsrom.h     2005-12-16 23:39:10.704821750 +0100
+diff -Naur linux.old/arch/mips/bcm947xx/include/bcmsrom.h linux.dev/arch/mips/bcm947xx/include/bcmsrom.h
+--- linux.old/arch/mips/bcm947xx/include/bcmsrom.h     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/bcmsrom.h     2006-04-06 15:34:14.000000000 +0200
 @@ -0,0 +1,23 @@
 +/*
 + * Misc useful routines to access NIC local SROM/OTP .
@@ -1822,10 +1416,10 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmsrom.h linux-2.4.32-brcm/ar
 +extern int srom_write(uint bus, void *curmap, osl_t *osh, uint byteoff, uint nbytes, uint16 *buf);
 +
 +#endif        /* _bcmsrom_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmutils.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmutils.h
---- linux-2.4.32/arch/mips/bcm947xx/include/bcmutils.h 1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmutils.h    2005-12-16 23:39:10.704821750 +0100
-@@ -0,0 +1,313 @@
+diff -Naur linux.old/arch/mips/bcm947xx/include/bcmutils.h linux.dev/arch/mips/bcm947xx/include/bcmutils.h
+--- linux.old/arch/mips/bcm947xx/include/bcmutils.h    1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/bcmutils.h    2006-04-06 17:07:30.000000000 +0200
+@@ -0,0 +1,287 @@
 +/*
 + * Misc useful os-independent macros and functions.
 + *
@@ -1885,32 +1479,6 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmutils.h linux-2.4.32-brcm/a
 +      } \
 +}
 +
-+/* generic osl packet queue */
-+struct pktq {
-+      void *head;     /* first packet to dequeue */
-+      void *tail;     /* last packet to dequeue */
-+      uint len;       /* number of queued packets */
-+      uint maxlen;    /* maximum number of queued packets */
-+      bool priority;  /* enqueue by packet priority */
-+      uint8 prio_map[MAXPRIO+1]; /* user priority to packet enqueue policy map */
-+};
-+#define DEFAULT_QLEN  128
-+
-+#define       pktq_len(q)     ((q)->len)
-+#define       pktq_avail(q)   ((q)->maxlen - (q)->len)
-+#define       pktq_head(q)    ((q)->head)
-+#define       pktq_full(q)    ((q)->len >= (q)->maxlen)
-+#define       _pktq_pri(q, pri)       ((q)->prio_map[pri])
-+#define       pktq_tailpri(q) ((q)->tail ? _pktq_pri(q, PKTPRIO((q)->tail)) : _pktq_pri(q, 0))
-+
-+/* externs */
-+/* packet */
-+extern uint pktcopy(osl_t *osh, void *p, uint offset, int len, uchar *buf);
-+extern uint pkttotlen(osl_t *osh, void *);
-+extern void pktq_init(struct pktq *q, uint maxlen, const uint8 prio_map[]);
-+extern void pktenq(struct pktq *q, void *p, bool lifo);
-+extern void *pktdeq(struct pktq *q);
-+extern void *pktdeqtail(struct pktq *q);
 +/* string */
 +extern uint bcm_atoi(char *s);
 +extern uchar bcm_toupper(uchar c);
@@ -2139,12 +1707,13 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmutils.h linux-2.4.32-brcm/a
 +extern uint bcm_mkiovar(char *name, char *data, uint datalen, char *buf, uint len);
 +
 +#endif        /* _bcmutils_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bitfuncs.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/bitfuncs.h
---- linux-2.4.32/arch/mips/bcm947xx/include/bitfuncs.h 1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/bitfuncs.h    2005-12-16 23:39:10.704821750 +0100
-@@ -0,0 +1,85 @@
+diff -Naur linux.old/arch/mips/bcm947xx/include/hndmips.h linux.dev/arch/mips/bcm947xx/include/hndmips.h
+--- linux.old/arch/mips/bcm947xx/include/hndmips.h     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/hndmips.h     2006-04-06 15:34:14.000000000 +0200
+@@ -0,0 +1,16 @@
 +/*
-+ * bit manipulation utility functions
++ * Alternate include file for HND sbmips.h since CFE also ships with
++ * a sbmips.h.
 + *
 + * Copyright 2005, Broadcom Corporation
 + * All Rights Reserved.
@@ -2153,491 +1722,393 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bitfuncs.h linux-2.4.32-brcm/a
 + * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
 + * $Id$
 + */
 +
-+#ifndef _BITFUNCS_H
-+#define _BITFUNCS_H
-+
-+#include <typedefs.h>
-+
-+/* local prototypes */
-+static INLINE uint32 find_msbit(uint32 x);
-+
-+
-+/*
-+ * find_msbit: returns index of most significant set bit in x, with index
-+ *   range defined as 0-31.  NOTE: returns zero if input is zero.
-+ */
-+
-+#if defined(USE_PENTIUM_BSR) && defined(__GNUC__)
-+
-+/*
-+ * Implementation for Pentium processors and gcc.  Note that this
-+ * instruction is actually very slow on some processors (e.g., family 5,
-+ * model 2, stepping 12, "Pentium 75 - 200"), so we use the generic
-+ * implementation instead.
-+ */
-+static INLINE uint32 find_msbit(uint32 x)
-+{
-+      uint msbit;
-+        __asm__("bsrl %1,%0"
-+                :"=r" (msbit)
-+                :"r" (x));
-+        return msbit;
-+}
-+
-+#else
-+
-+/*
-+ * Generic Implementation
-+ */
-+
-+#define DB_POW_MASK16 0xffff0000
-+#define DB_POW_MASK8  0x0000ff00
-+#define DB_POW_MASK4  0x000000f0
-+#define DB_POW_MASK2  0x0000000c
-+#define DB_POW_MASK1  0x00000002
-+
-+static INLINE uint32 find_msbit(uint32 x)
-+{
-+      uint32 temp_x = x;
-+      uint msbit = 0;
-+      if (temp_x & DB_POW_MASK16) {
-+              temp_x >>= 16;
-+              msbit = 16;
-+      }
-+      if (temp_x & DB_POW_MASK8) {
-+              temp_x >>= 8;
-+              msbit += 8;
-+      }
-+      if (temp_x & DB_POW_MASK4) {
-+              temp_x >>= 4;
-+              msbit += 4;
-+      }
-+      if (temp_x & DB_POW_MASK2) {
-+              temp_x >>= 2;
-+              msbit += 2;
-+      }
-+      if (temp_x & DB_POW_MASK1) {
-+              msbit += 1;
-+      }
-+      return(msbit);
-+}
-+
-+#endif
-+
-+#endif /* _BITFUNCS_H */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/cfe_osl.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/cfe_osl.h
---- linux-2.4.32/arch/mips/bcm947xx/include/cfe_osl.h  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/cfe_osl.h     2005-12-16 23:39:10.704821750 +0100
-@@ -0,0 +1,191 @@
++#include "sbmips.h"
+diff -Naur linux.old/arch/mips/bcm947xx/include/linux_osl.h linux.dev/arch/mips/bcm947xx/include/linux_osl.h
+--- linux.old/arch/mips/bcm947xx/include/linux_osl.h   1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/linux_osl.h   2006-04-06 15:34:14.000000000 +0200
+@@ -0,0 +1,371 @@
 +/*
-+ * CFE boot loader OS Abstraction Layer.
++ * Linux OS Independent Layer
 + *
 + * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.                
-+ *                                     
-+ * This is UNPUBLISHED PROPRIETARY SOURCE CODE of Broadcom Corporation;   
-+ * the contents of this file may not be disclosed to third parties, copied
-+ * or duplicated in any form, in whole or in part, without the prior      
-+ * written permission of Broadcom Corporation.                            
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
 + *
 + * $Id$
 + */
 +
-+#ifndef _cfe_osl_h_
-+#define _cfe_osl_h_
-+
-+#include <lib_types.h>
-+#include <lib_string.h>
-+#include <lib_printf.h>
-+#include <lib_malloc.h>
-+#include <cpu_config.h>
-+#include <cfe_timer.h>
-+#include <cfe_iocb.h>
-+#include <cfe_devfuncs.h>
-+#include <addrspace.h>
++#ifndef _linux_osl_h_
++#define _linux_osl_h_
 +
 +#include <typedefs.h>
 +
-+/* dump string */
-+extern int (*xprinthook)(const char *str);
-+#define puts(str) do { if (xprinthook) xprinthook(str); } while (0)
++/* use current 2.4.x calling conventions */
++#include <linuxver.h>
 +
 +/* assert and panic */
++#ifdef __GNUC__
++#define GCC_VERSION (__GNUC__ * 10000 + __GNUC_MINOR__ * 100 + __GNUC_PATCHLEVEL__)
++#if GCC_VERSION > 30100
 +#define       ASSERT(exp)             do {} while (0)
++#else
++/* ASSERT could causes segmentation fault on GCC3.1, use empty instead*/
++#define       ASSERT(exp)             
++#endif
++#endif
++
++/* microsecond delay */
++#define       OSL_DELAY(usec)         osl_delay(usec)
++extern void osl_delay(uint usec);
 +
 +/* PCMCIA attribute space access macros */
++#if defined(CONFIG_PCMCIA) || defined(CONFIG_PCMCIA_MODULE)
++struct pcmcia_dev {
++      dev_link_t link;        /* PCMCIA device pointer */
++      dev_node_t node;        /* PCMCIA node structure */
++      void *base;             /* Mapped attribute memory window */
++      size_t size;            /* Size of window */
++      void *drv;              /* Driver data */
++};
++#endif
 +#define       OSL_PCMCIA_READ_ATTR(osh, offset, buf, size) \
-+      bzero(buf, size)
++      osl_pcmcia_read_attr((osh), (offset), (buf), (size))
 +#define       OSL_PCMCIA_WRITE_ATTR(osh, offset, buf, size) \
-+      do {} while (0)
++      osl_pcmcia_write_attr((osh), (offset), (buf), (size))
++extern void osl_pcmcia_read_attr(osl_t *osh, uint offset, void *buf, int size);
++extern void osl_pcmcia_write_attr(osl_t *osh, uint offset, void *buf, int size);
 +
 +/* PCI configuration space access macros */
-+#define       OSL_PCI_READ_CONFIG(loc, offset, size) \
-+      (offset == 8 ? 0 : 0xffffffff)
-+#define       OSL_PCI_WRITE_CONFIG(loc, offset, size, val) \
-+      do {} while (0)
++#define       OSL_PCI_READ_CONFIG(osh, offset, size) \
++      osl_pci_read_config((osh), (offset), (size))
++#define       OSL_PCI_WRITE_CONFIG(osh, offset, size, val) \
++      osl_pci_write_config((osh), (offset), (size), (val))
++extern uint32 osl_pci_read_config(osl_t *osh, uint size, uint offset);
++extern void osl_pci_write_config(osl_t *osh, uint offset, uint size, uint val);
 +
 +/* PCI device bus # and slot # */
-+#define OSL_PCI_BUS(osh)      (0)
-+#define OSL_PCI_SLOT(osh)     (0)
-+
-+/* register access macros */
-+#define wreg32(r, v)          (*(volatile uint32*)(r) = (uint32)(v))
-+#define rreg32(r)             (*(volatile uint32*)(r))
-+#ifdef IL_BIGENDIAN
-+#define wreg16(r, v)          (*(volatile uint16*)((ulong)(r)^2) = (uint16)(v))
-+#define rreg16(r)             (*(volatile uint16*)((ulong)(r)^2))
-+#define wreg8(r, v)           (*(volatile uint8*)((ulong)(r)^3) = (uint8)(v))
-+#define rreg8(r)              (*(volatile uint8*)((ulong)(r)^3))
-+#else
-+#define wreg16(r, v)          (*(volatile uint16*)(r) = (uint16)(v))
-+#define rreg16(r)             (*(volatile uint16*)(r))
-+#define wreg8(r, v)           (*(volatile uint8*)(r) = (uint8)(v))
-+#define rreg8(r)              (*(volatile uint8*)(r))
-+#endif
-+#define R_REG(r) ({ \
-+      __typeof(*(r)) __osl_v; \
-+      switch (sizeof(*(r))) { \
-+      case sizeof(uint8):     __osl_v = rreg8((r)); break; \
-+      case sizeof(uint16):    __osl_v = rreg16((r)); break; \
-+      case sizeof(uint32):    __osl_v = rreg32((r)); break; \
-+      } \
-+      __osl_v; \
-+})
-+#define W_REG(r, v) do { \
-+      switch (sizeof(*(r))) { \
-+      case sizeof(uint8):     wreg8((r), (v)); break; \
-+      case sizeof(uint16):    wreg16((r), (v)); break; \
-+      case sizeof(uint32):    wreg32((r), (v)); break; \
-+      } \
-+} while (0)
-+#define       AND_REG(r, v)           W_REG((r), R_REG(r) & (v))
-+#define       OR_REG(r, v)            W_REG((r), R_REG(r) | (v))
++#define OSL_PCI_BUS(osh)      osl_pci_bus(osh)
++#define OSL_PCI_SLOT(osh)     osl_pci_slot(osh)
++extern uint osl_pci_bus(osl_t *osh);
++extern uint osl_pci_slot(osl_t *osh);
 +
-+/* bcopy, bcmp, and bzero */
-+#define bcmp(b1, b2, len)     lib_memcmp((b1), (b2), (len))
++/* OSL initialization */
++extern osl_t *osl_attach(void *pdev);
++extern void osl_detach(osl_t *osh);
 +
-+#define osl_attach(pdev)      ((osl_t*)pdev)
-+#define osl_detach(osh)               
++/* host/bus architecture-specific byte swap */
++#define BUS_SWAP32(v)         (v)
 +
 +/* general purpose memory allocation */
-+#define       MALLOC(osh, size)       KMALLOC((size),0)
-+#define       MFREE(osh, addr, size)  KFREE((addr))
-+#define       MALLOCED(osh)           (0)
-+#define       MALLOC_DUMP(osh, buf, sz)
-+#define       MALLOC_FAILED(osh)      (0)
 +
-+/* uncached virtual address */
-+#define       OSL_UNCACHED(va)        ((void*)UNCADDR((ulong)(va)))
++#if defined(BCMDBG_MEM)
 +
-+/* host/bus architecture-specific address byte swap */
-+#define BUS_SWAP32(v)         (v)
++#define       MALLOC(osh, size)       osl_debug_malloc((osh), (size), __LINE__, __FILE__)
++#define       MFREE(osh, addr, size)  osl_debug_mfree((osh), (addr), (size), __LINE__, __FILE__)
++#define MALLOCED(osh)         osl_malloced((osh))
++#define       MALLOC_DUMP(osh, buf, sz) osl_debug_memdump((osh), (buf), (sz))
++extern void *osl_debug_malloc(osl_t *osh, uint size, int line, char* file);
++extern void osl_debug_mfree(osl_t *osh, void *addr, uint size, int line, char* file);
++extern char *osl_debug_memdump(osl_t *osh, char *buf, uint sz);
 +
-+/* get processor cycle count */
-+#define OSL_GETCYCLES(x)      ((x) = 0)
++#else
 +
-+/* microsecond delay */
-+#define       OSL_DELAY(usec)         cfe_usleep((cfe_cpu_speed/CPUCFG_CYCLESPERCPUTICK/1000000*(usec)))
++#define       MALLOC(osh, size)       osl_malloc((osh), (size))
++#define       MFREE(osh, addr, size)  osl_mfree((osh), (addr), (size))
++#define MALLOCED(osh)         osl_malloced((osh))
 +
-+#define OSL_ERROR(bcmerror)   osl_error(bcmerror)
++#endif        /* BCMDBG_MEM */
 +
-+/* map/unmap physical to virtual I/O */
-+#define       REG_MAP(pa, size)       ((void*)UNCADDR((ulong)(pa)))
-+#define       REG_UNMAP(va)           do {} while (0)
++#define       MALLOC_FAILED(osh)      osl_malloc_failed((osh))
 +
-+/* dereference an address that may cause a bus exception */
-+#define       BUSPROBE(val, addr)     osl_busprobe(&(val), (uint32)(addr))
-+extern int osl_busprobe(uint32 *val, uint32 addr);
++extern void *osl_malloc(osl_t *osh, uint size);
++extern void osl_mfree(osl_t *osh, void *addr, uint size);
++extern uint osl_malloced(osl_t *osh);
++extern uint osl_malloc_failed(osl_t *osh);
 +
-+/* allocate/free shared (dma-able) consistent (uncached) memory */
-+#define       DMA_CONSISTENT_ALIGN    4096
++/* allocate/free shared (dma-able) consistent memory */
++#define       DMA_CONSISTENT_ALIGN    PAGE_SIZE
 +#define       DMA_ALLOC_CONSISTENT(osh, size, pap) \
-+      osl_dma_alloc_consistent((size), (pap))
++      osl_dma_alloc_consistent((osh), (size), (pap))
 +#define       DMA_FREE_CONSISTENT(osh, va, size, pa) \
-+      osl_dma_free_consistent((void*)(va))
-+extern void *osl_dma_alloc_consistent(uint size, ulong *pap);
-+extern void osl_dma_free_consistent(void *va);
++      osl_dma_free_consistent((osh), (void*)(va), (size), (pa))
++extern void *osl_dma_alloc_consistent(osl_t *osh, uint size, ulong *pap);
++extern void osl_dma_free_consistent(osl_t *osh, void *va, uint size, ulong pa);
 +
 +/* map/unmap direction */
-+#define       DMA_TX                  1
-+#define       DMA_RX                  2
++#define       DMA_TX  1
++#define       DMA_RX  2
 +
 +/* map/unmap shared (dma-able) memory */
-+#define       DMA_MAP(osh, va, size, direction, lb) ({ \
-+      cfe_flushcache(CFE_CACHE_FLUSH_D); \
-+      PHYSADDR((ulong)(va)); \
-+})
++#define       DMA_MAP(osh, va, size, direction, p) \
++      osl_dma_map((osh), (va), (size), (direction))
 +#define       DMA_UNMAP(osh, pa, size, direction, p) \
-+      do {} while (0)
-+
-+/* shared (dma-able) memory access macros */
-+#define       R_SM(r)                 *(r)
-+#define       W_SM(r, v)              (*(r) = (v))
-+#define       BZERO_SM(r, len)        lib_memset((r), '\0', (len))
-+
-+/* generic packet structure */
-+#define LBUFSZ                4096
-+#define LBDATASZ      (LBUFSZ - sizeof(struct lbuf))
-+struct lbuf { 
-+      struct lbuf     *next;          /* pointer to next lbuf if in a chain */
-+      struct lbuf     *link;          /* pointer to next lbuf if in a list */
-+      uchar           *head;          /* start of buffer */
-+      uchar           *end;           /* end of buffer */
-+      uchar           *data;          /* start of data */
-+      uchar           *tail;          /* end of data */
-+      uint            len;            /* nbytes of data */
-+      void            *cookie;        /* generic cookie */
-+};
-+
-+/* the largest reasonable packet buffer driver uses for ethernet MTU in bytes */
-+#define       PKTBUFSZ        2048
++      osl_dma_unmap((osh), (pa), (size), (direction))
++extern uint osl_dma_map(osl_t *osh, void *va, uint size, int direction);
++extern void osl_dma_unmap(osl_t *osh, uint pa, uint size, int direction);
 +
-+/* packet primitives */
-+#define       PKTGET(osh, len, send)          ((void*)osl_pktget((len)))
-+#define       PKTFREE(osh, lb, send)          osl_pktfree((struct lbuf*)(lb))
-+#define       PKTDATA(osh, lb)                (((struct lbuf*)(lb))->data)
-+#define       PKTLEN(osh, lb)                 (((struct lbuf*)(lb))->len)
-+#define PKTHEADROOM(osh, lb)          (PKTDATA(osh,lb)-(((struct lbuf*)(lb))->head))
-+#define PKTTAILROOM(osh, lb)          ((((struct lbuf*)(lb))->end)-(((struct lbuf*)(lb))->tail))
-+#define       PKTNEXT(osh, lb)                (((struct lbuf*)(lb))->next)
-+#define       PKTSETNEXT(lb, x)               (((struct lbuf*)(lb))->next = (struct lbuf*)(x))
-+#define       PKTSETLEN(osh, lb, len)         osl_pktsetlen((struct lbuf*)(lb), (len))
-+#define       PKTPUSH(osh, lb, bytes)         osl_pktpush((struct lbuf*)(lb), (bytes))
-+#define       PKTPULL(osh, lb, bytes)         osl_pktpull((struct lbuf*)(lb), (bytes))
-+#define       PKTDUP(osh, lb)                 osl_pktdup((struct lbuf*)(lb))
-+#define       PKTCOOKIE(lb)                   (((struct lbuf*)(lb))->cookie)
-+#define       PKTSETCOOKIE(lb, x)             (((struct lbuf*)(lb))->cookie = (void*)(x))
-+#define       PKTLINK(lb)                     (((struct lbuf*)(lb))->link)
-+#define       PKTSETLINK(lb, x)               (((struct lbuf*)(lb))->link = (struct lbuf*)(x))
-+#define       PKTPRIO(lb)                     (0)
-+#define       PKTSETPRIO(lb, x)               do {} while (0)
-+extern struct lbuf *osl_pktget(uint len);
-+extern void osl_pktfree(struct lbuf *lb);
-+extern void osl_pktsetlen(struct lbuf *lb, uint len);
-+extern uchar *osl_pktpush(struct lbuf *lb, uint bytes);
-+extern uchar *osl_pktpull(struct lbuf *lb, uint bytes);
-+extern struct lbuf *osl_pktdup(struct lbuf *lb);
-+extern int osl_error(int bcmerror);
++/* register access macros */
++#if defined(BCMJTAG)
++#include <bcmjtag.h>
++#define       R_REG(r)        bcmjtag_read(NULL, (uint32)(r), sizeof (*(r)))
++#define       W_REG(r, v)     bcmjtag_write(NULL, (uint32)(r), (uint32)(v), sizeof (*(r)))
++#endif
 +
-+#endif        /* _cfe_osl_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/epivers.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/epivers.h
---- linux-2.4.32/arch/mips/bcm947xx/include/epivers.h  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/epivers.h     2005-12-16 23:39:10.704821750 +0100
-@@ -0,0 +1,69 @@
 +/*
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id$
-+ *
-+*/
++ * BINOSL selects the slightly slower function-call-based binary compatible osl.
++ * Macros expand to calls to functions defined in linux_osl.c .
++ */
++#ifndef BINOSL
 +
-+#ifndef _epivers_h_
-+#define _epivers_h_
++/* string library, kernel mode */
++#define       printf(fmt, args...)    printk(fmt, ## args)
++#include <linux/kernel.h>
++#include <linux/string.h>
 +
-+#ifdef        linux
-+#include <linux/config.h>
++/* register access macros */
++#if !defined(BCMJTAG)
++#ifndef IL_BIGENDIAN   
++#define R_REG(r) ( \
++      sizeof(*(r)) == sizeof(uint8) ? readb((volatile uint8*)(r)) : \
++      sizeof(*(r)) == sizeof(uint16) ? readw((volatile uint16*)(r)) : \
++      readl((volatile uint32*)(r)) \
++)
++#define W_REG(r, v) do { \
++      switch (sizeof(*(r))) { \
++      case sizeof(uint8):     writeb((uint8)(v), (volatile uint8*)(r)); break; \
++      case sizeof(uint16):    writew((uint16)(v), (volatile uint16*)(r)); break; \
++      case sizeof(uint32):    writel((uint32)(v), (volatile uint32*)(r)); break; \
++      } \
++} while (0)
++#else /* IL_BIGENDIAN */
++#define R_REG(r) ({ \
++      __typeof(*(r)) __osl_v; \
++      switch (sizeof(*(r))) { \
++      case sizeof(uint8):     __osl_v = readb((volatile uint8*)((uint32)r^3)); break; \
++      case sizeof(uint16):    __osl_v = readw((volatile uint16*)((uint32)r^2)); break; \
++      case sizeof(uint32):    __osl_v = readl((volatile uint32*)(r)); break; \
++      } \
++      __osl_v; \
++})
++#define W_REG(r, v) do { \
++      switch (sizeof(*(r))) { \
++      case sizeof(uint8):     writeb((uint8)(v), (volatile uint8*)((uint32)r^3)); break; \
++      case sizeof(uint16):    writew((uint16)(v), (volatile uint16*)((uint32)r^2)); break; \
++      case sizeof(uint32):    writel((uint32)(v), (volatile uint32*)(r)); break; \
++      } \
++} while (0)
 +#endif
-+
-+/* Vendor Name, ASCII, 32 chars max */
-+#ifdef COMPANYNAME
-+#define       HPNA_VENDOR             COMPANYNAME
-+#else
-+#define       HPNA_VENDOR             "Broadcom Corporation"
 +#endif
 +
-+/* Driver Date, ASCII, 32 chars max */
-+#define HPNA_DRV_BUILD_DATE   __DATE__
-+
-+/* Hardware Manufacture Date, ASCII, 32 chars max */
-+#define HPNA_HW_MFG_DATE      "Not Specified"
-+
-+/* See documentation for Device Type values, 32 values max */
-+#ifndef       HPNA_DEV_TYPE
-+
-+#if   defined(CONFIG_BRCM_VJ)
-+#define HPNA_DEV_TYPE         { CDCF_V0_DEVICE_DISPLAY }
++#define       AND_REG(r, v)           W_REG((r), R_REG(r) & (v))
++#define       OR_REG(r, v)            W_REG((r), R_REG(r) | (v))
 +
-+#elif defined(CONFIG_BCRM_93725)
-+#define HPNA_DEV_TYPE         { CDCF_V0_DEVICE_CM_BRIDGE, CDCF_V0_DEVICE_DISPLAY }
++/* bcopy, bcmp, and bzero */
++#define       bcopy(src, dst, len)    memcpy((dst), (src), (len))
++#define       bcmp(b1, b2, len)       memcmp((b1), (b2), (len))
++#define       bzero(b, len)           memset((b), '\0', (len))
 +
++/* uncached virtual address */
++#ifdef mips
++#define OSL_UNCACHED(va)      KSEG1ADDR((va))
++#include <asm/addrspace.h>
 +#else
-+#define HPNA_DEV_TYPE         { CDCF_V0_DEVICE_PCINIC }
-+
++#define OSL_UNCACHED(va)      (va)
 +#endif
 +
-+#endif        /* !HPNA_DEV_TYPE */
-+
-+
-+#define       EPI_MAJOR_VERSION       3
-+
-+#define       EPI_MINOR_VERSION       130
-+
-+#define       EPI_RC_NUMBER           20
-+
-+#define       EPI_INCREMENTAL_NUMBER  0
-+
-+#define       EPI_BUILD_NUMBER        0
-+
-+#define       EPI_VERSION             3,130,20,0
-+
-+#define       EPI_VERSION_NUM         0x03821400
-+
-+/* Driver Version String, ASCII, 32 chars max */
-+#define       EPI_VERSION_STR         "3.130.20.0"
-+#define       EPI_ROUTER_VERSION_STR  "3.131.20.0"
-+
-+#endif /* _epivers_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/epivers.h.in linux-2.4.32-brcm/arch/mips/bcm947xx/include/epivers.h.in
---- linux-2.4.32/arch/mips/bcm947xx/include/epivers.h.in       1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/epivers.h.in  2005-12-16 23:39:10.704821750 +0100
-@@ -0,0 +1,69 @@
-+/*
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id$
-+ *
-+*/
-+
-+#ifndef _epivers_h_
-+#define _epivers_h_
-+
-+#ifdef        linux
-+#include <linux/config.h>
++/* get processor cycle count */
++#if defined(mips)
++#define       OSL_GETCYCLES(x)        ((x) = read_c0_count() * 2)
++#elif defined(__i386__)
++#define       OSL_GETCYCLES(x)        rdtscl((x))
++#else
++#define OSL_GETCYCLES(x)      ((x) = 0)
 +#endif
 +
-+/* Vendor Name, ASCII, 32 chars max */
-+#ifdef COMPANYNAME
-+#define       HPNA_VENDOR             COMPANYNAME
++/* dereference an address that may cause a bus exception */
++#ifdef mips
++#if defined(MODULE) && (LINUX_VERSION_CODE < KERNEL_VERSION(2,4,17))
++#define BUSPROBE(val, addr)   panic("get_dbe() will not fixup a bus exception when compiled into a module")
 +#else
-+#define       HPNA_VENDOR             "Broadcom Corporation"
++#define       BUSPROBE(val, addr)     get_dbe((val), (addr))
++#include <asm/paccess.h>
 +#endif
-+
-+/* Driver Date, ASCII, 32 chars max */
-+#define HPNA_DRV_BUILD_DATE   __DATE__
-+
-+/* Hardware Manufacture Date, ASCII, 32 chars max */
-+#define HPNA_HW_MFG_DATE      "Not Specified"
-+
-+/* See documentation for Device Type values, 32 values max */
-+#ifndef       HPNA_DEV_TYPE
-+
-+#if   defined(CONFIG_BRCM_VJ)
-+#define HPNA_DEV_TYPE         { CDCF_V0_DEVICE_DISPLAY }
-+
-+#elif defined(CONFIG_BCRM_93725)
-+#define HPNA_DEV_TYPE         { CDCF_V0_DEVICE_CM_BRIDGE, CDCF_V0_DEVICE_DISPLAY }
-+
 +#else
-+#define HPNA_DEV_TYPE         { CDCF_V0_DEVICE_PCINIC }
-+
++#define       BUSPROBE(val, addr)     ({ (val) = R_REG((addr)); 0; })
 +#endif
 +
-+#endif        /* !HPNA_DEV_TYPE */
-+
-+
-+#define       EPI_MAJOR_VERSION       @EPI_MAJOR_VERSION@
-+
-+#define       EPI_MINOR_VERSION       @EPI_MINOR_VERSION@
-+
-+#define       EPI_RC_NUMBER           @EPI_RC_NUMBER@
-+
-+#define       EPI_INCREMENTAL_NUMBER  @EPI_INCREMENTAL_NUMBER@
-+
-+#define       EPI_BUILD_NUMBER        @EPI_BUILD_NUMBER@
++/* map/unmap physical to virtual I/O */
++#define       REG_MAP(pa, size)       ioremap_nocache((unsigned long)(pa), (unsigned long)(size))
++#define       REG_UNMAP(va)           iounmap((void *)(va))
 +
-+#define       EPI_VERSION             @EPI_VERSION@
++/* shared (dma-able) memory access macros */
++#define       R_SM(r)                 *(r)
++#define       W_SM(r, v)              (*(r) = (v))
++#define       BZERO_SM(r, len)        memset((r), '\0', (len))
 +
-+#define       EPI_VERSION_NUM         @EPI_VERSION_NUM@
++/* packet primitives */
++#define       PKTGET(osh, len, send)          osl_pktget((osh), (len), (send))
++#define       PKTFREE(osh, skb, send)         osl_pktfree((skb))
++#define       PKTDATA(osh, skb)               (((struct sk_buff*)(skb))->data)
++#define       PKTLEN(osh, skb)                (((struct sk_buff*)(skb))->len)
++#define PKTHEADROOM(osh, skb)         (PKTDATA(osh,skb)-(((struct sk_buff*)(skb))->head))
++#define PKTTAILROOM(osh, skb)         ((((struct sk_buff*)(skb))->end)-(((struct sk_buff*)(skb))->tail))
++#define       PKTNEXT(osh, skb)               (((struct sk_buff*)(skb))->next)
++#define       PKTSETNEXT(skb, x)              (((struct sk_buff*)(skb))->next = (struct sk_buff*)(x))
++#define       PKTSETLEN(osh, skb, len)        __skb_trim((struct sk_buff*)(skb), (len))
++#define       PKTPUSH(osh, skb, bytes)        skb_push((struct sk_buff*)(skb), (bytes))
++#define       PKTPULL(osh, skb, bytes)        skb_pull((struct sk_buff*)(skb), (bytes))
++#define       PKTDUP(osh, skb)                skb_clone((struct sk_buff*)(skb), GFP_ATOMIC)
++#define       PKTCOOKIE(skb)                  ((void*)((struct sk_buff*)(skb))->csum)
++#define       PKTSETCOOKIE(skb, x)            (((struct sk_buff*)(skb))->csum = (uint)(x))
++#define       PKTLINK(skb)                    (((struct sk_buff*)(skb))->prev)
++#define       PKTSETLINK(skb, x)              (((struct sk_buff*)(skb))->prev = (struct sk_buff*)(x))
++#define       PKTPRIO(skb)                    (((struct sk_buff*)(skb))->priority)
++#define       PKTSETPRIO(skb, x)              (((struct sk_buff*)(skb))->priority = (x))
++extern void *osl_pktget(osl_t *osh, uint len, bool send);
++extern void osl_pktfree(void *skb);
 +
-+/* Driver Version String, ASCII, 32 chars max */
-+#define       EPI_VERSION_STR         "@EPI_VERSION_STR@"
-+#define       EPI_ROUTER_VERSION_STR  "@EPI_ROUTER_VERSION_STR@"
++#else /* BINOSL */                                    
 +
-+#endif /* _epivers_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/etsockio.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/etsockio.h
---- linux-2.4.32/arch/mips/bcm947xx/include/etsockio.h 1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/etsockio.h    2005-12-16 23:39:10.704821750 +0100
-@@ -0,0 +1,59 @@
-+/*
-+ * Driver-specific socket ioctls
-+ * used by BSD, Linux, and PSOS
-+ * Broadcom BCM44XX 10/100Mbps Ethernet Device Driver
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id$
-+ */
++/* string library */
++#ifndef LINUX_OSL
++#undef printf
++#define       printf(fmt, args...)            osl_printf((fmt), ## args)
++#undef sprintf
++#define sprintf(buf, fmt, args...)    osl_sprintf((buf), (fmt), ## args)
++#undef strcmp
++#define       strcmp(s1, s2)                  osl_strcmp((s1), (s2))
++#undef strncmp
++#define       strncmp(s1, s2, n)              osl_strncmp((s1), (s2), (n))
++#undef strlen
++#define strlen(s)                     osl_strlen((s))
++#undef strcpy
++#define       strcpy(d, s)                    osl_strcpy((d), (s))
++#undef strncpy
++#define       strncpy(d, s, n)                osl_strncpy((d), (s), (n))
++#endif
++extern int osl_printf(const char *format, ...);
++extern int osl_sprintf(char *buf, const char *format, ...);
++extern int osl_strcmp(const char *s1, const char *s2);
++extern int osl_strncmp(const char *s1, const char *s2, uint n);
++extern int osl_strlen(const char *s);
++extern char* osl_strcpy(char *d, const char *s);
++extern char* osl_strncpy(char *d, const char *s, uint n);
 +
-+#ifndef _etsockio_h_
-+#define _etsockio_h_
++/* register access macros */
++#if !defined(BCMJTAG)
++#define R_REG(r) ( \
++      sizeof(*(r)) == sizeof(uint8) ? osl_readb((volatile uint8*)(r)) : \
++      sizeof(*(r)) == sizeof(uint16) ? osl_readw((volatile uint16*)(r)) : \
++      osl_readl((volatile uint32*)(r)) \
++)
++#define W_REG(r, v) do { \
++      switch (sizeof(*(r))) { \
++      case sizeof(uint8):     osl_writeb((uint8)(v), (volatile uint8*)(r)); break; \
++      case sizeof(uint16):    osl_writew((uint16)(v), (volatile uint16*)(r)); break; \
++      case sizeof(uint32):    osl_writel((uint32)(v), (volatile uint32*)(r)); break; \
++      } \
++} while (0)
++#endif
 +
-+/* THESE MUST BE CONTIGUOUS AND CONSISTENT WITH VALUES IN ETC.H */
++#define       AND_REG(r, v)           W_REG((r), R_REG(r) & (v))
++#define       OR_REG(r, v)            W_REG((r), R_REG(r) | (v))
++extern uint8 osl_readb(volatile uint8 *r);
++extern uint16 osl_readw(volatile uint16 *r);
++extern uint32 osl_readl(volatile uint32 *r);
++extern void osl_writeb(uint8 v, volatile uint8 *r);
++extern void osl_writew(uint16 v, volatile uint16 *r);
++extern void osl_writel(uint32 v, volatile uint32 *r);
 +
++/* bcopy, bcmp, and bzero */
++extern void bcopy(const void *src, void *dst, int len);
++extern int bcmp(const void *b1, const void *b2, int len);
++extern void bzero(void *b, int len);
 +
-+#if defined(linux)
-+#define SIOCSETCUP            (SIOCDEVPRIVATE + 0)
-+#define SIOCSETCDOWN          (SIOCDEVPRIVATE + 1)
-+#define SIOCSETCLOOP          (SIOCDEVPRIVATE + 2)
-+#define SIOCGETCDUMP          (SIOCDEVPRIVATE + 3)
-+#define SIOCSETCSETMSGLEVEL   (SIOCDEVPRIVATE + 4)
-+#define SIOCSETCPROMISC               (SIOCDEVPRIVATE + 5)
-+#define SIOCSETCTXDOWN                (SIOCDEVPRIVATE + 6)    /* obsolete */
-+#define SIOCSETCSPEED         (SIOCDEVPRIVATE + 7)
-+#define SIOCTXGEN             (SIOCDEVPRIVATE + 8)
-+#define SIOCGETCPHYRD         (SIOCDEVPRIVATE + 9)
-+#define SIOCSETCPHYWR         (SIOCDEVPRIVATE + 10)
-+#define SIOCSETCQOS           (SIOCDEVPRIVATE + 11)
-+
-+#else /* !linux */
-+
-+#define SIOCSETCUP            _IOWR('e', 130 + 0, struct ifreq)
-+#define SIOCSETCDOWN          _IOWR('e', 130 + 1, struct ifreq)
-+#define SIOCSETCLOOP          _IOWR('e', 130 + 2, struct ifreq)
-+#define SIOCGETCDUMP          _IOWR('e', 130 + 3, struct ifreq)
-+#define SIOCSETCSETMSGLEVEL   _IOWR('e', 130 + 4, struct ifreq)
-+#define SIOCSETCPROMISC               _IOWR('e', 130 + 5, struct ifreq)
-+#define SIOCSETCTXDOWN                _IOWR('e', 130 + 6, struct ifreq)       /* obsolete */
-+#define SIOCSETCSPEED         _IOWR('e', 130 + 7, struct ifreq)
-+#define SIOCTXGEN             _IOWR('e', 130 + 8, struct ifreq)
++/* uncached virtual address */
++#define OSL_UNCACHED(va)      osl_uncached((va))
++extern void *osl_uncached(void *va);
 +
-+#endif
++/* get processor cycle count */
++#define OSL_GETCYCLES(x)      ((x) = osl_getcycles())
++extern uint osl_getcycles(void);
 +
-+/* arg to SIOCTXGEN */
-+struct txg {
-+      uint32 num;             /* number of frames to send */
-+      uint32 delay;           /* delay in microseconds between sending each */
-+      uint32 size;            /* size of ether frame to send */
-+      uchar buf[1514];        /* starting ether frame data */
-+};
++/* dereference an address that may target abort */
++#define       BUSPROBE(val, addr)     osl_busprobe(&(val), (addr))
++extern int osl_busprobe(uint32 *val, uint32 addr);
 +
-+#endif
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/flash.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/flash.h
---- linux-2.4.32/arch/mips/bcm947xx/include/flash.h    1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/flash.h       2005-12-16 23:39:10.704821750 +0100
-@@ -0,0 +1,188 @@
++/* map/unmap physical to virtual */
++#define       REG_MAP(pa, size)       osl_reg_map((pa), (size))
++#define       REG_UNMAP(va)           osl_reg_unmap((va))
++extern void *osl_reg_map(uint32 pa, uint size);
++extern void osl_reg_unmap(void *va);
++
++/* shared (dma-able) memory access macros */
++#define       R_SM(r)                 *(r)
++#define       W_SM(r, v)              (*(r) = (v))
++#define       BZERO_SM(r, len)        bzero((r), (len))
++
++/* packet primitives */
++#define       PKTGET(osh, len, send)          osl_pktget((osh), (len), (send))
++#define       PKTFREE(osh, skb, send)         osl_pktfree((skb))
++#define       PKTDATA(osh, skb)               osl_pktdata((osh), (skb))
++#define       PKTLEN(osh, skb)                osl_pktlen((osh), (skb))
++#define PKTHEADROOM(osh, skb)         osl_pktheadroom((osh), (skb))
++#define PKTTAILROOM(osh, skb)         osl_pkttailroom((osh), (skb))
++#define       PKTNEXT(osh, skb)               osl_pktnext((osh), (skb))
++#define       PKTSETNEXT(skb, x)              osl_pktsetnext((skb), (x))
++#define       PKTSETLEN(osh, skb, len)        osl_pktsetlen((osh), (skb), (len))
++#define       PKTPUSH(osh, skb, bytes)        osl_pktpush((osh), (skb), (bytes))
++#define       PKTPULL(osh, skb, bytes)        osl_pktpull((osh), (skb), (bytes))
++#define       PKTDUP(osh, skb)                osl_pktdup((osh), (skb))
++#define       PKTCOOKIE(skb)                  osl_pktcookie((skb))
++#define       PKTSETCOOKIE(skb, x)            osl_pktsetcookie((skb), (x))
++#define       PKTLINK(skb)                    osl_pktlink((skb))
++#define       PKTSETLINK(skb, x)              osl_pktsetlink((skb), (x))
++#define       PKTPRIO(skb)                    osl_pktprio((skb))
++#define       PKTSETPRIO(skb, x)              osl_pktsetprio((skb), (x))
++extern void *osl_pktget(osl_t *osh, uint len, bool send);
++extern void osl_pktfree(void *skb);
++extern uchar *osl_pktdata(osl_t *osh, void *skb);
++extern uint osl_pktlen(osl_t *osh, void *skb);
++extern uint osl_pktheadroom(osl_t *osh, void *skb);
++extern uint osl_pkttailroom(osl_t *osh, void *skb);
++extern void *osl_pktnext(osl_t *osh, void *skb);
++extern void osl_pktsetnext(void *skb, void *x);
++extern void osl_pktsetlen(osl_t *osh, void *skb, uint len);
++extern uchar *osl_pktpush(osl_t *osh, void *skb, int bytes);
++extern uchar *osl_pktpull(osl_t *osh, void *skb, int bytes);
++extern void *osl_pktdup(osl_t *osh, void *skb);
++extern void *osl_pktcookie(void *skb);
++extern void osl_pktsetcookie(void *skb, void *x);
++extern void *osl_pktlink(void *skb);
++extern void osl_pktsetlink(void *skb, void *x);
++extern uint osl_pktprio(void *skb);
++extern void osl_pktsetprio(void *skb, uint x);
++
++#endif        /* BINOSL */
++
++#define OSL_ERROR(bcmerror)   osl_error(bcmerror)
++extern int osl_error(int bcmerror);
++
++/* the largest reasonable packet buffer driver uses for ethernet MTU in bytes */
++#define       PKTBUFSZ        2048
++
++#endif        /* _linux_osl_h_ */
+diff -Naur linux.old/arch/mips/bcm947xx/include/linuxver.h linux.dev/arch/mips/bcm947xx/include/linuxver.h
+--- linux.old/arch/mips/bcm947xx/include/linuxver.h    1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/linuxver.h    2006-04-06 15:34:14.000000000 +0200
+@@ -0,0 +1,411 @@
 +/*
-+ * flash.h: Common definitions for flash access.
++ * Linux-specific abstractions to gain some independence from linux kernel versions.
++ * Pave over some 2.2 versus 2.4 versus 2.6 kernel differences.
 + *
 + * Copyright 2005, Broadcom Corporation
 + * All Rights Reserved.
@@ -2646,1106 +2117,1014 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/flash.h linux-2.4.32-brcm/arch
 + * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
++ *   
 + * $Id$
 + */
 +
-+/* Types of flashes we know about */
-+typedef enum _flash_type {OLD, BSC, SCS, AMD, SST, SFLASH} flash_type_t;
-+
-+/* Commands to write/erase the flases */
-+typedef struct _flash_cmds{
-+      flash_type_t    type;
-+      bool            need_unlock;
-+      uint16          pre_erase;
-+      uint16          erase_block;
-+      uint16          erase_chip;
-+      uint16          write_word;
-+      uint16          write_buf;
-+      uint16          clear_csr;
-+      uint16          read_csr;
-+      uint16          read_id;
-+      uint16          confirm;
-+      uint16          read_array;
-+} flash_cmds_t;
-+
-+#define       UNLOCK_CMD_WORDS        2
-+
-+typedef struct _unlock_cmd {
-+  uint                addr[UNLOCK_CMD_WORDS];
-+  uint16      cmd[UNLOCK_CMD_WORDS];
-+} unlock_cmd_t;
-+
-+/* Flash descriptors */
-+typedef struct _flash_desc {
-+      uint16          mfgid;          /* Manufacturer Id */
-+      uint16          devid;          /* Device Id */
-+      uint            size;           /* Total size in bytes */
-+      uint            width;          /* Device width in bytes */
-+      flash_type_t    type;           /* Device type old, S, J */
-+      uint            bsize;          /* Block size */
-+      uint            nb;             /* Number of blocks */
-+      uint            ff;             /* First full block */
-+      uint            lf;             /* Last full block */
-+      uint            nsub;           /* Number of subblocks */
-+      uint            *subblocks;     /* Offsets for subblocks */
-+      char            *desc;          /* Description */
-+} flash_desc_t;
-+
-+
-+#ifdef        DECLARE_FLASHES
-+flash_cmds_t sflash_cmd_t = 
-+      { SFLASH,       0,      0x00,   0x00,   0x00,   0x00,   0x00,   0x00,   0x00,   0x00,   0x00,   0x00 };
-+
-+flash_cmds_t flash_cmds[] = {
-+/*      type          needu   preera  eraseb  erasech write   wbuf    clcsr   rdcsr   rdid    confrm  read */
-+      { BSC,          0,      0x00,   0x20,   0x00,   0x40,   0x00,   0x50,   0x70,   0x90,   0xd0,   0xff },
-+      { SCS,          0,      0x00,   0x20,   0x00,   0x40,   0xe8,   0x50,   0x70,   0x90,   0xd0,   0xff },
-+      { AMD,          1,      0x80,   0x30,   0x10,   0xa0,   0x00,   0x00,   0x00,   0x90,   0x00,   0xf0 },
-+      { SST,          1,      0x80,   0x50,   0x10,   0xa0,   0x00,   0x00,   0x00,   0x90,   0x00,   0xf0 },
-+      { 0 }
-+};
++#ifndef _linuxver_h_
++#define _linuxver_h_
 +
-+unlock_cmd_t unlock_cmd_amd = {
-+#ifdef MIPSEB
-+/* addr: */   { 0x0aa8,       0x0556},
-+#else
-+/* addr: */   { 0x0aaa,       0x0554},
-+#endif
-+/* data: */   { 0xaa,         0x55}
-+};
++#include <linux/config.h>
++#include <linux/version.h>
 +
-+unlock_cmd_t unlock_cmd_sst = {
-+#ifdef MIPSEB
-+/* addr: */   { 0xaaa8,       0x5556},
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,0))
++/* __NO_VERSION__ must be defined for all linkables except one in 2.2 */
++#ifdef __UNDEF_NO_VERSION__
++#undef __NO_VERSION__
 +#else
-+/* addr: */   { 0xaaaa,       0x5554},
++#define __NO_VERSION__
++#endif
 +#endif
-+/* data: */   { 0xaa,         0x55}
-+};
-+
-+#define AMD_CMD 0xaaa
-+#define SST_CMD 0xaaaa
 +
-+/* intel unlock block cmds */
-+#define INTEL_UNLOCK1 0x60
-+#define INTEL_UNLOCK2 0xD0
++#if defined(MODULE) && defined(MODVERSIONS)
++#include <linux/modversions.h>
++#endif
 +
-+/* Just eight blocks of 8KB byte each */
++#if LINUX_VERSION_CODE >= KERNEL_VERSION(2,5,0)
++#include <linux/moduleparam.h>
++#endif
 +
-+uint blk8x8k[] = { 0x00000000,
-+                 0x00002000,
-+                 0x00004000,
-+                 0x00006000,
-+                 0x00008000,
-+                 0x0000a000,
-+                 0x0000c000,
-+                 0x0000e000,
-+                 0x00010000
-+};
 +
-+/* Funky AMD arrangement for 29xx800's */
-+uint amd800[] = { 0x00000000,         /* 16KB */
-+                0x00004000,           /* 32KB */
-+                0x0000c000,           /* 8KB */
-+                0x0000e000,           /* 8KB */
-+                0x00010000,           /* 8KB */
-+                0x00012000,           /* 8KB */
-+                0x00014000,           /* 32KB */
-+                0x0001c000,           /* 16KB */
-+                0x00020000
-+};
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2,5,0) 
++#define module_param(_name_, _type_, _perm_)  MODULE_PARM(_name_, "i")        
++#define module_param_string(_name_, _string_, _size_, _perm_) MODULE_PARM(_string_, "c" __MODULE_STRING(_size_))
++#endif
 +
-+/* AMD arrangement for 29xx160's */
-+uint amd4112[] = { 0x00000000,                /* 32KB */
-+                 0x00008000,          /* 8KB */
-+                 0x0000a000,          /* 8KB */
-+                 0x0000c000,          /* 16KB */
-+                 0x00010000
-+};
-+uint amd2114[] = { 0x00000000,                /* 16KB */
-+                 0x00004000,          /* 8KB */
-+                 0x00006000,          /* 8KB */
-+                 0x00008000,          /* 32KB */
-+                 0x00010000
-+};
++/* linux/malloc.h is deprecated, use linux/slab.h instead. */
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,4,9))
++#include <linux/malloc.h>
++#else
++#include <linux/slab.h>
++#endif
 +
++#include <linux/types.h>
++#include <linux/init.h>
++#include <linux/mm.h>
++#include <linux/string.h>
++#include <linux/pci.h>
++#include <linux/interrupt.h>
++#include <linux/netdevice.h>
++#include <asm/io.h>
 +
-+flash_desc_t sflash_desc =  
-+      { 0, 0, 0, 0,   SFLASH, 0, 0,  0, 0,  0, NULL,    "SFLASH" };
-+
-+flash_desc_t flashes[] = {
-+      { 0x00b0, 0x00d0, 0x0200000, 2, SCS, 0x10000, 32,  0, 31,  0, NULL,    "Intel 28F160S3/5 1Mx16" },
-+      { 0x00b0, 0x00d4, 0x0400000, 2, SCS, 0x10000, 64,  0, 63,  0, NULL,    "Intel 28F320S3/5 2Mx16" },
-+      { 0x0089, 0x8890, 0x0200000, 2, BSC, 0x10000, 32,  0, 30,  8, blk8x8k, "Intel 28F160B3 1Mx16 TopB" },
-+      { 0x0089, 0x8891, 0x0200000, 2, BSC, 0x10000, 32,  1, 31,  8, blk8x8k, "Intel 28F160B3 1Mx16 BotB" },
-+      { 0x0089, 0x8896, 0x0400000, 2, BSC, 0x10000, 64,  0, 62,  8, blk8x8k, "Intel 28F320B3 2Mx16 TopB" },
-+      { 0x0089, 0x8897, 0x0400000, 2, BSC, 0x10000, 64,  1, 63,  8, blk8x8k, "Intel 28F320B3 2Mx16 BotB" },
-+      { 0x0089, 0x8898, 0x0800000, 2, BSC, 0x10000, 128, 0, 126, 8, blk8x8k, "Intel 28F640B3 4Mx16 TopB" },
-+      { 0x0089, 0x8899, 0x0800000, 2, BSC, 0x10000, 128, 1, 127, 8, blk8x8k, "Intel 28F640B3 4Mx16 BotB" },
-+      { 0x0089, 0x88C2, 0x0200000, 2, BSC, 0x10000, 32,  0, 30,  8, blk8x8k, "Intel 28F160C3 1Mx16 TopB" },
-+      { 0x0089, 0x88C3, 0x0200000, 2, BSC, 0x10000, 32,  1, 31,  8, blk8x8k, "Intel 28F160C3 1Mx16 BotB" },
-+      { 0x0089, 0x88C4, 0x0400000, 2, BSC, 0x10000, 64,  0, 62,  8, blk8x8k, "Intel 28F320C3 2Mx16 TopB" },
-+      { 0x0089, 0x88C5, 0x0400000, 2, BSC, 0x10000, 64,  1, 63,  8, blk8x8k, "Intel 28F320C3 2Mx16 BotB" },
-+      { 0x0089, 0x88CC, 0x0800000, 2, BSC, 0x10000, 128, 0, 126, 8, blk8x8k, "Intel 28F640C3 4Mx16 TopB" },
-+      { 0x0089, 0x88CD, 0x0800000, 2, BSC, 0x10000, 128, 1, 127, 8, blk8x8k, "Intel 28F640C3 4Mx16 BotB" },
-+      { 0x0089, 0x0014, 0x0400000, 2, SCS, 0x20000, 32,  0, 31,  0, NULL,    "Intel 28F320J5 2Mx16" },
-+      { 0x0089, 0x0015, 0x0800000, 2, SCS, 0x20000, 64,  0, 63,  0, NULL,    "Intel 28F640J5 4Mx16" },
-+      { 0x0089, 0x0016, 0x0400000, 2, SCS, 0x20000, 32,  0, 31,  0, NULL,    "Intel 28F320J3 2Mx16" },
-+      { 0x0089, 0x0017, 0x0800000, 2, SCS, 0x20000, 64,  0, 63,  0, NULL,    "Intel 28F640J3 4Mx16" },
-+      { 0x0089, 0x0018, 0x1000000, 2, SCS, 0x20000, 128, 0, 127, 0, NULL,    "Intel 28F128J3 8Mx16" },
-+      { 0x00b0, 0x00e3, 0x0400000, 2, BSC, 0x10000, 64,  1, 63,  8, blk8x8k, "Sharp 28F320BJE 2Mx16 BotB" },
-+      { 0x0001, 0x224a, 0x0100000, 2, AMD, 0x10000, 16,  0, 13,  8, amd800,  "AMD 29DL800BT 512Kx16 TopB" },
-+      { 0x0001, 0x22cb, 0x0100000, 2, AMD, 0x10000, 16,  2, 15,  8, amd800,  "AMD 29DL800BB 512Kx16 BotB" },
-+      { 0x0001, 0x22c4, 0x0200000, 2, AMD, 0x10000, 32,  0, 30,  4, amd2114, "AMD 29lv160DT 1Mx16 TopB" },
-+      { 0x0001, 0x2249, 0x0200000, 2, AMD, 0x10000, 32,  1, 31,  4, amd4112, "AMD 29lv160DB 1Mx16 BotB" },
-+      { 0x0001, 0x22f6, 0x0400000, 2, AMD, 0x10000, 64,  0, 62,  8, blk8x8k, "AMD 29lv320DT 2Mx16 TopB" },
-+      { 0x0001, 0x22f9, 0x0400000, 2, AMD, 0x10000, 64,  1, 63,  8, blk8x8k, "AMD 29lv320DB 2Mx16 BotB" },
-+      { 0x0001, 0x227e, 0x0400000, 2, AMD, 0x10000, 64,  0, 62,  8, blk8x8k, "AMD 29lv320MT 2Mx16 TopB" },
-+      { 0x0001, 0x2200, 0x0400000, 2, AMD, 0x10000, 64,  1, 63,  8, blk8x8k, "AMD 29lv320MB 2Mx16 BotB" },
-+      { 0x0020, 0x22CA, 0x0400000, 2, AMD, 0x10000, 64,  0, 62,  4, amd4112, "ST 29w320DT 2Mx16 TopB" },
-+      { 0x0020, 0x22CB, 0x0400000, 2, AMD, 0x10000, 64,  1, 63,  4, amd2114, "ST 29w320DB 2Mx16 BotB" },
-+      { 0x00C2, 0x00A7, 0x0400000, 2, AMD, 0x10000, 64,  0, 62,  4, amd4112, "MX29LV320T 2Mx16 TopB" },
-+      { 0x00C2, 0x00A8, 0x0400000, 2, AMD, 0x10000, 64,  1, 63,  4, amd2114, "MX29LV320B 2Mx16 BotB" },
-+      { 0x0004, 0x22F6, 0x0400000, 2, AMD, 0x10000, 64,  0, 62,  4, amd4112, "MBM29LV320TE 2Mx16 TopB" },
-+      { 0x0004, 0x22F9, 0x0400000, 2, AMD, 0x10000, 64,  1, 63,  4, amd2114, "MBM29LV320BE 2Mx16 BotB" },
-+      { 0x0098, 0x009A, 0x0400000, 2, AMD, 0x10000, 64,  0, 62,  4, amd4112, "TC58FVT321 2Mx16 TopB" },
-+      { 0x0098, 0x009C, 0x0400000, 2, AMD, 0x10000, 64,  1, 63,  4, amd2114, "TC58FVB321 2Mx16 BotB" }, 
-+      { 0x00C2, 0x22A7, 0x0400000, 2, AMD, 0x10000, 64,  0, 62,  4, amd4112, "MX29LV320T 2Mx16 TopB" },
-+      { 0x00C2, 0x22A8, 0x0400000, 2, AMD, 0x10000, 64,  1, 63,  4, amd2114, "MX29LV320B 2Mx16 BotB" },
-+      { 0x00BF, 0x2783, 0x0400000, 2, SST, 0x10000, 64,  0, 63,  0, NULL,    "SST39VF320 2Mx16" },
-+      { 0,      0,      0,         0, OLD, 0,       0,   0, 0,   0, NULL,    NULL },
-+};
++#if (LINUX_VERSION_CODE > KERNEL_VERSION(2,5,41))
++#include <linux/workqueue.h>
++#else
++#include <linux/tqueue.h>
++#ifndef work_struct
++#define work_struct tq_struct
++#endif
++#ifndef INIT_WORK
++#define INIT_WORK(_work, _func, _data) INIT_TQUEUE((_work), (_func), (_data))
++#endif
++#ifndef schedule_work
++#define schedule_work(_work) schedule_task((_work))
++#endif
++#ifndef flush_scheduled_work
++#define flush_scheduled_work() flush_scheduled_tasks()
++#endif
++#endif
 +
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,6,0))
++/* Some distributions have their own 2.6.x compatibility layers */
++#ifndef IRQ_NONE
++typedef void irqreturn_t;
++#define IRQ_NONE
++#define IRQ_HANDLED
++#define IRQ_RETVAL(x)
++#endif
 +#else
++typedef irqreturn_t (*FN_ISR) (int irq, void *dev_id, struct pt_regs *ptregs);
++#endif
 +
-+extern flash_cmds_t flash_cmds[];
-+extern unlock_cmd_t unlock_cmd;
-+extern flash_desc_t flashes[];
++#if defined(CONFIG_PCMCIA) || defined(CONFIG_PCMCIA_MODULE)
 +
-+#endif
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/flashutl.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/flashutl.h
---- linux-2.4.32/arch/mips/bcm947xx/include/flashutl.h 1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/flashutl.h    2005-12-16 23:39:10.708822000 +0100
-@@ -0,0 +1,27 @@
-+/*
-+ * BCM47XX FLASH driver interface
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ * $Id$
-+ */
++#include <pcmcia/version.h>
++#include <pcmcia/cs_types.h>
++#include <pcmcia/cs.h>
++#include <pcmcia/cistpl.h>
++#include <pcmcia/cisreg.h>
++#include <pcmcia/ds.h>
 +
-+#ifndef _flashutl_h_
-+#define _flashutl_h_
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,5,69))
++/* In 2.5 (as of 2.5.69 at least) there is a cs_error exported which
++ * does this, but it's not in 2.4 so we do our own for now. */
++static inline void
++cs_error(client_handle_t handle, int func, int ret)
++{
++      error_info_t err = { func, ret };
++      CardServices(ReportError, handle, &err);
++}
++#endif
 +
++#endif /* CONFIG_PCMCIA */
 +
-+#ifndef _LANGUAGE_ASSEMBLY
++#ifndef __exit
++#define __exit
++#endif
++#ifndef __devexit
++#define __devexit
++#endif
++#ifndef __devinit
++#define __devinit     __init
++#endif
++#ifndef __devinitdata
++#define __devinitdata
++#endif
++#ifndef __devexit_p
++#define __devexit_p(x)        x
++#endif
 +
-+int   sysFlashInit(char *flash_str);
-+int sysFlashRead(uint off, uchar *dst, uint bytes);
-+int sysFlashWrite(uint off, uchar *src, uint bytes);
-+void nvWrite(unsigned short *data, unsigned int len);
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,4,0))
 +
-+#endif        /* _LANGUAGE_ASSEMBLY */
++#define pci_get_drvdata(dev)          (dev)->sysdata
++#define pci_set_drvdata(dev, value)   (dev)->sysdata=(value)
 +
-+#endif /* _flashutl_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/hnddma.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/hnddma.h
---- linux-2.4.32/arch/mips/bcm947xx/include/hnddma.h   1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/hnddma.h      2005-12-16 23:39:10.708822000 +0100
-@@ -0,0 +1,71 @@
 +/*
-+ * Generic Broadcom Home Networking Division (HND) DMA engine SW interface
-+ * This supports the following chips: BCM42xx, 44xx, 47xx .
-+ *
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.      
-+ *       
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
-+ * $Id$
++ * New-style (2.4.x) PCI/hot-pluggable PCI/CardBus registration
 + */
 +
-+#ifndef       _hnddma_h_
-+#define       _hnddma_h_
++struct pci_device_id {
++      unsigned int vendor, device;            /* Vendor and device ID or PCI_ANY_ID */
++      unsigned int subvendor, subdevice;      /* Subsystem ID's or PCI_ANY_ID */
++      unsigned int class, class_mask;         /* (class,subclass,prog-if) triplet */
++      unsigned long driver_data;              /* Data private to the driver */
++};
 +
-+/* export structure */
-+typedef volatile struct {
-+      /* rx error counters */
-+      uint            rxgiants;       /* rx giant frames */
-+      uint            rxnobuf;        /* rx out of dma descriptors */
-+      /* tx error counters */
-+      uint            txnobuf;        /* tx out of dma descriptors */
-+} hnddma_t;
++struct pci_driver {
++      struct list_head node;
++      char *name;
++      const struct pci_device_id *id_table;   /* NULL if wants all devices */
++      int (*probe)(struct pci_dev *dev, const struct pci_device_id *id);      /* New device inserted */
++      void (*remove)(struct pci_dev *dev);    /* Device removed (NULL if not a hot-plug capable driver) */
++      void (*suspend)(struct pci_dev *dev);   /* Device suspended */
++      void (*resume)(struct pci_dev *dev);    /* Device woken up */
++};
 +
-+#ifndef di_t
-+#define       di_t    void
++#define MODULE_DEVICE_TABLE(type, name)
++#define PCI_ANY_ID (~0)
++
++/* compatpci.c */
++#define pci_module_init pci_register_driver
++extern int pci_register_driver(struct pci_driver *drv);
++extern void pci_unregister_driver(struct pci_driver *drv);
++
++#endif /* PCI registration */
++
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,2,18))
++#ifdef MODULE
++#define module_init(x) int init_module(void) { return x(); }
++#define module_exit(x) void cleanup_module(void) { x(); }
++#else
++#define module_init(x)        __initcall(x);
++#define module_exit(x)        __exitcall(x);
++#endif
 +#endif
 +
-+#ifndef osl_t 
-+#define osl_t void
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,48))
++#define list_for_each(pos, head) \
++      for (pos = (head)->next; pos != (head); pos = pos->next)
 +#endif
 +
-+/* externs */
-+extern void * dma_attach(osl_t *osh, char *name, sb_t *sbh, void *dmaregstx, void *dmaregsrx, 
-+                       uint ntxd, uint nrxd, uint rxbufsize, uint nrxpost, uint rxoffset, uint *msg_level);
-+extern void dma_detach(di_t *di);
-+extern void dma_txreset(di_t *di);
-+extern void dma_rxreset(di_t *di);
-+extern void dma_txinit(di_t *di);
-+extern bool dma_txenabled(di_t *di);
-+extern void dma_rxinit(di_t *di);
-+extern void dma_rxenable(di_t *di);
-+extern bool dma_rxenabled(di_t *di);
-+extern void dma_txsuspend(di_t *di);
-+extern void dma_txresume(di_t *di);
-+extern bool dma_txsuspended(di_t *di);
-+extern bool dma_txsuspendedidle(di_t *di);
-+extern bool dma_txstopped(di_t *di);
-+extern bool dma_rxstopped(di_t *di);
-+extern int dma_txfast(di_t *di, void *p, uint32 coreflags);
-+extern void dma_fifoloopbackenable(di_t *di);
-+extern void *dma_rx(di_t *di);
-+extern void dma_rxfill(di_t *di);
-+extern void dma_txreclaim(di_t *di, bool forceall);
-+extern void dma_rxreclaim(di_t *di);
-+extern uintptr dma_getvar(di_t *di, char *name);
-+extern void *dma_getnexttxp(di_t *di, bool forceall);
-+extern void *dma_peeknexttxp(di_t *di);
-+extern void *dma_getnextrxp(di_t *di, bool forceall);
-+extern void dma_txblock(di_t *di);
-+extern void dma_txunblock(di_t *di);
-+extern uint dma_txactive(di_t *di);
-+extern void dma_txrotate(di_t *di);
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,13))
++#define pci_resource_start(dev, bar)  ((dev)->base_address[(bar)])
++#elif (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,44))
++#define pci_resource_start(dev, bar)  ((dev)->resource[(bar)].start)
++#endif
 +
-+extern void dma_rxpiomode(dma32regs_t *);
-+extern void dma_txpioloopback(dma32regs_t *);
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,23))
++#define pci_enable_device(dev) do { } while (0)
++#endif
 +
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,14))
++#define net_device device
++#endif
 +
-+#endif        /* _hnddma_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/hndmips.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/hndmips.h
---- linux-2.4.32/arch/mips/bcm947xx/include/hndmips.h  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/hndmips.h     2005-12-16 23:39:10.708822000 +0100
-@@ -0,0 +1,16 @@
-+/*
-+ * Alternate include file for HND sbmips.h since CFE also ships with
-+ * a sbmips.h.
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id$
-+ */
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,42))
 +
-+#include "sbmips.h"
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/linux_osl.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/linux_osl.h
---- linux-2.4.32/arch/mips/bcm947xx/include/linux_osl.h        1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/linux_osl.h   2005-12-16 23:39:10.708822000 +0100
-@@ -0,0 +1,371 @@
 +/*
-+ * Linux OS Independent Layer
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ * DMA mapping
 + *
-+ * $Id$
++ * See linux/Documentation/DMA-mapping.txt
 + */
 +
-+#ifndef _linux_osl_h_
-+#define _linux_osl_h_
++#ifndef PCI_DMA_TODEVICE
++#define       PCI_DMA_TODEVICE        1
++#define       PCI_DMA_FROMDEVICE      2
++#endif
 +
-+#include <typedefs.h>
++typedef u32 dma_addr_t;
 +
-+/* use current 2.4.x calling conventions */
-+#include <linuxver.h>
++/* Pure 2^n version of get_order */
++static inline int get_order(unsigned long size)
++{
++      int order;
 +
-+/* assert and panic */
-+#ifdef __GNUC__
-+#define GCC_VERSION (__GNUC__ * 10000 + __GNUC_MINOR__ * 100 + __GNUC_PATCHLEVEL__)
-+#if GCC_VERSION > 30100
-+#define       ASSERT(exp)             do {} while (0)
++      size = (size-1) >> (PAGE_SHIFT-1);
++      order = -1;
++      do {
++              size >>= 1;
++              order++;
++      } while (size);
++      return order;
++}
++
++static inline void *pci_alloc_consistent(struct pci_dev *hwdev, size_t size,
++                                       dma_addr_t *dma_handle)
++{
++      void *ret;
++      int gfp = GFP_ATOMIC | GFP_DMA;
++
++      ret = (void *)__get_free_pages(gfp, get_order(size));
++
++      if (ret != NULL) {
++              memset(ret, 0, size);
++              *dma_handle = virt_to_bus(ret);
++      }
++      return ret;
++}
++static inline void pci_free_consistent(struct pci_dev *hwdev, size_t size,
++                                     void *vaddr, dma_addr_t dma_handle)
++{
++      free_pages((unsigned long)vaddr, get_order(size));
++}
++#ifdef ILSIM
++extern uint pci_map_single(void *dev, void *va, uint size, int direction);
++extern void pci_unmap_single(void *dev, uint pa, uint size, int direction);
 +#else
-+/* ASSERT could causes segmentation fault on GCC3.1, use empty instead*/
-+#define       ASSERT(exp)             
-+#endif
++#define pci_map_single(cookie, address, size, dir)    virt_to_bus(address)
++#define pci_unmap_single(cookie, address, size, dir)
 +#endif
 +
-+/* microsecond delay */
-+#define       OSL_DELAY(usec)         osl_delay(usec)
-+extern void osl_delay(uint usec);
++#endif /* DMA mapping */
 +
-+/* PCMCIA attribute space access macros */
-+#if defined(CONFIG_PCMCIA) || defined(CONFIG_PCMCIA_MODULE)
-+struct pcmcia_dev {
-+      dev_link_t link;        /* PCMCIA device pointer */
-+      dev_node_t node;        /* PCMCIA node structure */
-+      void *base;             /* Mapped attribute memory window */
-+      size_t size;            /* Size of window */
-+      void *drv;              /* Driver data */
-+};
-+#endif
-+#define       OSL_PCMCIA_READ_ATTR(osh, offset, buf, size) \
-+      osl_pcmcia_read_attr((osh), (offset), (buf), (size))
-+#define       OSL_PCMCIA_WRITE_ATTR(osh, offset, buf, size) \
-+      osl_pcmcia_write_attr((osh), (offset), (buf), (size))
-+extern void osl_pcmcia_read_attr(osl_t *osh, uint offset, void *buf, int size);
-+extern void osl_pcmcia_write_attr(osl_t *osh, uint offset, void *buf, int size);
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,43))
 +
-+/* PCI configuration space access macros */
-+#define       OSL_PCI_READ_CONFIG(osh, offset, size) \
-+      osl_pci_read_config((osh), (offset), (size))
-+#define       OSL_PCI_WRITE_CONFIG(osh, offset, size, val) \
-+      osl_pci_write_config((osh), (offset), (size), (val))
-+extern uint32 osl_pci_read_config(osl_t *osh, uint size, uint offset);
-+extern void osl_pci_write_config(osl_t *osh, uint offset, uint size, uint val);
++#define dev_kfree_skb_any(a)          dev_kfree_skb(a)
++#define netif_down(dev)                       do { (dev)->start = 0; } while(0)
 +
-+/* PCI device bus # and slot # */
-+#define OSL_PCI_BUS(osh)      osl_pci_bus(osh)
-+#define OSL_PCI_SLOT(osh)     osl_pci_slot(osh)
-+extern uint osl_pci_bus(osl_t *osh);
-+extern uint osl_pci_slot(osl_t *osh);
++/* pcmcia-cs provides its own netdevice compatibility layer */
++#ifndef _COMPAT_NETDEVICE_H
 +
-+/* OSL initialization */
-+extern osl_t *osl_attach(void *pdev);
-+extern void osl_detach(osl_t *osh);
++/*
++ * SoftNet
++ *
++ * For pre-softnet kernels we need to tell the upper layer not to
++ * re-enter start_xmit() while we are in there. However softnet
++ * guarantees not to enter while we are in there so there is no need
++ * to do the netif_stop_queue() dance unless the transmit queue really
++ * gets stuck. This should also improve performance according to tests
++ * done by Aman Singla.
++ */
 +
-+/* host/bus architecture-specific byte swap */
-+#define BUS_SWAP32(v)         (v)
++#define dev_kfree_skb_irq(a)          dev_kfree_skb(a)
++#define netif_wake_queue(dev)         do { clear_bit(0, &(dev)->tbusy); mark_bh(NET_BH); } while(0)
++#define netif_stop_queue(dev)         set_bit(0, &(dev)->tbusy)
 +
-+/* general purpose memory allocation */
++static inline void netif_start_queue(struct net_device *dev)
++{
++      dev->tbusy = 0;
++      dev->interrupt = 0;
++      dev->start = 1;
++}
 +
-+#if defined(BCMDBG_MEM)
++#define netif_queue_stopped(dev)      (dev)->tbusy
++#define netif_running(dev)            (dev)->start
 +
-+#define       MALLOC(osh, size)       osl_debug_malloc((osh), (size), __LINE__, __FILE__)
-+#define       MFREE(osh, addr, size)  osl_debug_mfree((osh), (addr), (size), __LINE__, __FILE__)
-+#define MALLOCED(osh)         osl_malloced((osh))
-+#define       MALLOC_DUMP(osh, buf, sz) osl_debug_memdump((osh), (buf), (sz))
-+extern void *osl_debug_malloc(osl_t *osh, uint size, int line, char* file);
-+extern void osl_debug_mfree(osl_t *osh, void *addr, uint size, int line, char* file);
-+extern char *osl_debug_memdump(osl_t *osh, char *buf, uint sz);
-+
-+#else
++#endif /* _COMPAT_NETDEVICE_H */
 +
-+#define       MALLOC(osh, size)       osl_malloc((osh), (size))
-+#define       MFREE(osh, addr, size)  osl_mfree((osh), (addr), (size))
-+#define MALLOCED(osh)         osl_malloced((osh))
++#define netif_device_attach(dev)      netif_start_queue(dev)
++#define netif_device_detach(dev)      netif_stop_queue(dev)
 +
-+#endif        /* BCMDBG_MEM */
++/* 2.4.x renamed bottom halves to tasklets */
++#define tasklet_struct                                tq_struct
++static inline void tasklet_schedule(struct tasklet_struct *tasklet)
++{
++      queue_task(tasklet, &tq_immediate);
++      mark_bh(IMMEDIATE_BH);
++}
 +
-+#define       MALLOC_FAILED(osh)      osl_malloc_failed((osh))
++static inline void tasklet_init(struct tasklet_struct *tasklet,
++                              void (*func)(unsigned long),
++                              unsigned long data)
++{
++      tasklet->next = NULL;
++      tasklet->sync = 0;
++      tasklet->routine = (void (*)(void *))func;
++      tasklet->data = (void *)data;
++}
++#define tasklet_kill(tasklet)                 {do{} while(0);}
 +
-+extern void *osl_malloc(osl_t *osh, uint size);
-+extern void osl_mfree(osl_t *osh, void *addr, uint size);
-+extern uint osl_malloced(osl_t *osh);
-+extern uint osl_malloc_failed(osl_t *osh);
++/* 2.4.x introduced del_timer_sync() */
++#define del_timer_sync(timer) del_timer(timer)
 +
-+/* allocate/free shared (dma-able) consistent memory */
-+#define       DMA_CONSISTENT_ALIGN    PAGE_SIZE
-+#define       DMA_ALLOC_CONSISTENT(osh, size, pap) \
-+      osl_dma_alloc_consistent((osh), (size), (pap))
-+#define       DMA_FREE_CONSISTENT(osh, va, size, pa) \
-+      osl_dma_free_consistent((osh), (void*)(va), (size), (pa))
-+extern void *osl_dma_alloc_consistent(osl_t *osh, uint size, ulong *pap);
-+extern void osl_dma_free_consistent(osl_t *osh, void *va, uint size, ulong pa);
++#else
 +
-+/* map/unmap direction */
-+#define       DMA_TX  1
-+#define       DMA_RX  2
++#define netif_down(dev)
 +
-+/* map/unmap shared (dma-able) memory */
-+#define       DMA_MAP(osh, va, size, direction, p) \
-+      osl_dma_map((osh), (va), (size), (direction))
-+#define       DMA_UNMAP(osh, pa, size, direction, p) \
-+      osl_dma_unmap((osh), (pa), (size), (direction))
-+extern uint osl_dma_map(osl_t *osh, void *va, uint size, int direction);
-+extern void osl_dma_unmap(osl_t *osh, uint pa, uint size, int direction);
++#endif /* SoftNet */
 +
-+/* register access macros */
-+#if defined(BCMJTAG)
-+#include <bcmjtag.h>
-+#define       R_REG(r)        bcmjtag_read(NULL, (uint32)(r), sizeof (*(r)))
-+#define       W_REG(r, v)     bcmjtag_write(NULL, (uint32)(r), (uint32)(v), sizeof (*(r)))
-+#endif
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,4,3))
 +
 +/*
-+ * BINOSL selects the slightly slower function-call-based binary compatible osl.
-+ * Macros expand to calls to functions defined in linux_osl.c .
++ * Emit code to initialise a tq_struct's routine and data pointers
 + */
-+#ifndef BINOSL
++#define PREPARE_TQUEUE(_tq, _routine, _data)                  \
++      do {                                                    \
++              (_tq)->routine = _routine;                      \
++              (_tq)->data = _data;                            \
++      } while (0)
 +
-+/* string library, kernel mode */
-+#define       printf(fmt, args...)    printk(fmt, ## args)
-+#include <linux/kernel.h>
-+#include <linux/string.h>
++/*
++ * Emit code to initialise all of a tq_struct
++ */
++#define INIT_TQUEUE(_tq, _routine, _data)                     \
++      do {                                                    \
++              INIT_LIST_HEAD(&(_tq)->list);                   \
++              (_tq)->sync = 0;                                \
++              PREPARE_TQUEUE((_tq), (_routine), (_data));     \
++      } while (0)
 +
-+/* register access macros */
-+#if !defined(BCMJTAG)
-+#ifndef IL_BIGENDIAN   
-+#define R_REG(r) ( \
-+      sizeof(*(r)) == sizeof(uint8) ? readb((volatile uint8*)(r)) : \
-+      sizeof(*(r)) == sizeof(uint16) ? readw((volatile uint16*)(r)) : \
-+      readl((volatile uint32*)(r)) \
-+)
-+#define W_REG(r, v) do { \
-+      switch (sizeof(*(r))) { \
-+      case sizeof(uint8):     writeb((uint8)(v), (volatile uint8*)(r)); break; \
-+      case sizeof(uint16):    writew((uint16)(v), (volatile uint16*)(r)); break; \
-+      case sizeof(uint32):    writel((uint32)(v), (volatile uint32*)(r)); break; \
-+      } \
-+} while (0)
-+#else /* IL_BIGENDIAN */
-+#define R_REG(r) ({ \
-+      __typeof(*(r)) __osl_v; \
-+      switch (sizeof(*(r))) { \
-+      case sizeof(uint8):     __osl_v = readb((volatile uint8*)((uint32)r^3)); break; \
-+      case sizeof(uint16):    __osl_v = readw((volatile uint16*)((uint32)r^2)); break; \
-+      case sizeof(uint32):    __osl_v = readl((volatile uint32*)(r)); break; \
-+      } \
-+      __osl_v; \
-+})
-+#define W_REG(r, v) do { \
-+      switch (sizeof(*(r))) { \
-+      case sizeof(uint8):     writeb((uint8)(v), (volatile uint8*)((uint32)r^3)); break; \
-+      case sizeof(uint16):    writew((uint16)(v), (volatile uint16*)((uint32)r^2)); break; \
-+      case sizeof(uint32):    writel((uint32)(v), (volatile uint32*)(r)); break; \
-+      } \
-+} while (0)
-+#endif
 +#endif
 +
-+#define       AND_REG(r, v)           W_REG((r), R_REG(r) & (v))
-+#define       OR_REG(r, v)            W_REG((r), R_REG(r) | (v))
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,4,6))
 +
-+/* bcopy, bcmp, and bzero */
-+#define       bcopy(src, dst, len)    memcpy((dst), (src), (len))
-+#define       bcmp(b1, b2, len)       memcmp((b1), (b2), (len))
-+#define       bzero(b, len)           memset((b), '\0', (len))
++/* Power management related routines */
 +
-+/* uncached virtual address */
-+#ifdef mips
-+#define OSL_UNCACHED(va)      KSEG1ADDR((va))
-+#include <asm/addrspace.h>
-+#else
-+#define OSL_UNCACHED(va)      (va)
++static inline int
++pci_save_state(struct pci_dev *dev, u32 *buffer)
++{
++      int i;
++      if (buffer) {
++              for (i = 0; i < 16; i++)
++                      pci_read_config_dword(dev, i * 4,&buffer[i]);
++      }
++      return 0;
++}
++
++static inline int 
++pci_restore_state(struct pci_dev *dev, u32 *buffer)
++{
++      int i;
++
++      if (buffer) {
++              for (i = 0; i < 16; i++)
++                      pci_write_config_dword(dev,i * 4, buffer[i]);
++      }
++      /*
++       * otherwise, write the context information we know from bootup.
++       * This works around a problem where warm-booting from Windows
++       * combined with a D3(hot)->D0 transition causes PCI config
++       * header data to be forgotten.
++       */     
++      else {
++              for (i = 0; i < 6; i ++)
++                      pci_write_config_dword(dev,
++                                             PCI_BASE_ADDRESS_0 + (i * 4),
++                                             pci_resource_start(dev, i));
++              pci_write_config_byte(dev, PCI_INTERRUPT_LINE, dev->irq);
++      }
++      return 0;
++}
++
++#endif /* PCI power management */
++
++/* Old cp0 access macros deprecated in 2.4.19 */
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,4,19))
++#define read_c0_count() read_32bit_cp0_register(CP0_COUNT)
 +#endif
 +
-+/* get processor cycle count */
-+#if defined(mips)
-+#define       OSL_GETCYCLES(x)        ((x) = read_c0_count() * 2)
-+#elif defined(__i386__)
-+#define       OSL_GETCYCLES(x)        rdtscl((x))
++/* Module refcount handled internally in 2.6.x */
++#ifndef SET_MODULE_OWNER
++#define SET_MODULE_OWNER(dev)         do {} while (0)
++#define OLD_MOD_INC_USE_COUNT         MOD_INC_USE_COUNT
++#define OLD_MOD_DEC_USE_COUNT         MOD_DEC_USE_COUNT
 +#else
-+#define OSL_GETCYCLES(x)      ((x) = 0)
++#define OLD_MOD_INC_USE_COUNT         do {} while (0)
++#define OLD_MOD_DEC_USE_COUNT         do {} while (0)
 +#endif
 +
-+/* dereference an address that may cause a bus exception */
-+#ifdef mips
-+#if defined(MODULE) && (LINUX_VERSION_CODE < KERNEL_VERSION(2,4,17))
-+#define BUSPROBE(val, addr)   panic("get_dbe() will not fixup a bus exception when compiled into a module")
-+#else
-+#define       BUSPROBE(val, addr)     get_dbe((val), (addr))
-+#include <asm/paccess.h>
++#ifndef SET_NETDEV_DEV
++#define SET_NETDEV_DEV(net, pdev)     do {} while (0)
 +#endif
-+#else
-+#define       BUSPROBE(val, addr)     ({ (val) = R_REG((addr)); 0; })
++
++#ifndef HAVE_FREE_NETDEV
++#define free_netdev(dev)              kfree(dev)
 +#endif
 +
-+/* map/unmap physical to virtual I/O */
-+#define       REG_MAP(pa, size)       ioremap_nocache((unsigned long)(pa), (unsigned long)(size))
-+#define       REG_UNMAP(va)           iounmap((void *)(va))
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,6,0))
++/* struct packet_type redefined in 2.6.x */
++#define af_packet_priv                        data
++#endif
 +
-+/* shared (dma-able) memory access macros */
-+#define       R_SM(r)                 *(r)
-+#define       W_SM(r, v)              (*(r) = (v))
-+#define       BZERO_SM(r, len)        memset((r), '\0', (len))
++#endif /* _linuxver_h_ */
+diff -Naur linux.old/arch/mips/bcm947xx/include/mipsinc.h linux.dev/arch/mips/bcm947xx/include/mipsinc.h
+--- linux.old/arch/mips/bcm947xx/include/mipsinc.h     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/mipsinc.h     2006-04-06 15:34:14.000000000 +0200
+@@ -0,0 +1,552 @@
++/*
++ * HND Run Time Environment for standalone MIPS programs.
++ *
++ * Copyright 2005, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id$
++ */
 +
-+/* packet primitives */
-+#define       PKTGET(osh, len, send)          osl_pktget((osh), (len), (send))
-+#define       PKTFREE(osh, skb, send)         osl_pktfree((skb))
-+#define       PKTDATA(osh, skb)               (((struct sk_buff*)(skb))->data)
-+#define       PKTLEN(osh, skb)                (((struct sk_buff*)(skb))->len)
-+#define PKTHEADROOM(osh, skb)         (PKTDATA(osh,skb)-(((struct sk_buff*)(skb))->head))
-+#define PKTTAILROOM(osh, skb)         ((((struct sk_buff*)(skb))->end)-(((struct sk_buff*)(skb))->tail))
-+#define       PKTNEXT(osh, skb)               (((struct sk_buff*)(skb))->next)
-+#define       PKTSETNEXT(skb, x)              (((struct sk_buff*)(skb))->next = (struct sk_buff*)(x))
-+#define       PKTSETLEN(osh, skb, len)        __skb_trim((struct sk_buff*)(skb), (len))
-+#define       PKTPUSH(osh, skb, bytes)        skb_push((struct sk_buff*)(skb), (bytes))
-+#define       PKTPULL(osh, skb, bytes)        skb_pull((struct sk_buff*)(skb), (bytes))
-+#define       PKTDUP(osh, skb)                skb_clone((struct sk_buff*)(skb), GFP_ATOMIC)
-+#define       PKTCOOKIE(skb)                  ((void*)((struct sk_buff*)(skb))->csum)
-+#define       PKTSETCOOKIE(skb, x)            (((struct sk_buff*)(skb))->csum = (uint)(x))
-+#define       PKTLINK(skb)                    (((struct sk_buff*)(skb))->prev)
-+#define       PKTSETLINK(skb, x)              (((struct sk_buff*)(skb))->prev = (struct sk_buff*)(x))
-+#define       PKTPRIO(skb)                    (((struct sk_buff*)(skb))->priority)
-+#define       PKTSETPRIO(skb, x)              (((struct sk_buff*)(skb))->priority = (x))
-+extern void *osl_pktget(osl_t *osh, uint len, bool send);
-+extern void osl_pktfree(void *skb);
++#ifndef       _MISPINC_H
++#define _MISPINC_H
 +
-+#else /* BINOSL */                                    
 +
-+/* string library */
-+#ifndef LINUX_OSL
-+#undef printf
-+#define       printf(fmt, args...)            osl_printf((fmt), ## args)
-+#undef sprintf
-+#define sprintf(buf, fmt, args...)    osl_sprintf((buf), (fmt), ## args)
-+#undef strcmp
-+#define       strcmp(s1, s2)                  osl_strcmp((s1), (s2))
-+#undef strncmp
-+#define       strncmp(s1, s2, n)              osl_strncmp((s1), (s2), (n))
-+#undef strlen
-+#define strlen(s)                     osl_strlen((s))
-+#undef strcpy
-+#define       strcpy(d, s)                    osl_strcpy((d), (s))
-+#undef strncpy
-+#define       strncpy(d, s, n)                osl_strncpy((d), (s), (n))
-+#endif
-+extern int osl_printf(const char *format, ...);
-+extern int osl_sprintf(char *buf, const char *format, ...);
-+extern int osl_strcmp(const char *s1, const char *s2);
-+extern int osl_strncmp(const char *s1, const char *s2, uint n);
-+extern int osl_strlen(const char *s);
-+extern char* osl_strcpy(char *d, const char *s);
-+extern char* osl_strncpy(char *d, const char *s, uint n);
-+
-+/* register access macros */
-+#if !defined(BCMJTAG)
-+#define R_REG(r) ( \
-+      sizeof(*(r)) == sizeof(uint8) ? osl_readb((volatile uint8*)(r)) : \
-+      sizeof(*(r)) == sizeof(uint16) ? osl_readw((volatile uint16*)(r)) : \
-+      osl_readl((volatile uint32*)(r)) \
-+)
-+#define W_REG(r, v) do { \
-+      switch (sizeof(*(r))) { \
-+      case sizeof(uint8):     osl_writeb((uint8)(v), (volatile uint8*)(r)); break; \
-+      case sizeof(uint16):    osl_writew((uint16)(v), (volatile uint16*)(r)); break; \
-+      case sizeof(uint32):    osl_writel((uint32)(v), (volatile uint32*)(r)); break; \
-+      } \
-+} while (0)
-+#endif
-+
-+#define       AND_REG(r, v)           W_REG((r), R_REG(r) & (v))
-+#define       OR_REG(r, v)            W_REG((r), R_REG(r) | (v))
-+extern uint8 osl_readb(volatile uint8 *r);
-+extern uint16 osl_readw(volatile uint16 *r);
-+extern uint32 osl_readl(volatile uint32 *r);
-+extern void osl_writeb(uint8 v, volatile uint8 *r);
-+extern void osl_writew(uint16 v, volatile uint16 *r);
-+extern void osl_writel(uint32 v, volatile uint32 *r);
-+
-+/* bcopy, bcmp, and bzero */
-+extern void bcopy(const void *src, void *dst, int len);
-+extern int bcmp(const void *b1, const void *b2, int len);
-+extern void bzero(void *b, int len);
-+
-+/* uncached virtual address */
-+#define OSL_UNCACHED(va)      osl_uncached((va))
-+extern void *osl_uncached(void *va);
-+
-+/* get processor cycle count */
-+#define OSL_GETCYCLES(x)      ((x) = osl_getcycles())
-+extern uint osl_getcycles(void);
-+
-+/* dereference an address that may target abort */
-+#define       BUSPROBE(val, addr)     osl_busprobe(&(val), (addr))
-+extern int osl_busprobe(uint32 *val, uint32 addr);
-+
-+/* map/unmap physical to virtual */
-+#define       REG_MAP(pa, size)       osl_reg_map((pa), (size))
-+#define       REG_UNMAP(va)           osl_reg_unmap((va))
-+extern void *osl_reg_map(uint32 pa, uint size);
-+extern void osl_reg_unmap(void *va);
++/* MIPS defines */
 +
-+/* shared (dma-able) memory access macros */
-+#define       R_SM(r)                 *(r)
-+#define       W_SM(r, v)              (*(r) = (v))
-+#define       BZERO_SM(r, len)        bzero((r), (len))
++#ifdef        _LANGUAGE_ASSEMBLY
 +
-+/* packet primitives */
-+#define       PKTGET(osh, len, send)          osl_pktget((osh), (len), (send))
-+#define       PKTFREE(osh, skb, send)         osl_pktfree((skb))
-+#define       PKTDATA(osh, skb)               osl_pktdata((osh), (skb))
-+#define       PKTLEN(osh, skb)                osl_pktlen((osh), (skb))
-+#define PKTHEADROOM(osh, skb)         osl_pktheadroom((osh), (skb))
-+#define PKTTAILROOM(osh, skb)         osl_pkttailroom((osh), (skb))
-+#define       PKTNEXT(osh, skb)               osl_pktnext((osh), (skb))
-+#define       PKTSETNEXT(skb, x)              osl_pktsetnext((skb), (x))
-+#define       PKTSETLEN(osh, skb, len)        osl_pktsetlen((osh), (skb), (len))
-+#define       PKTPUSH(osh, skb, bytes)        osl_pktpush((osh), (skb), (bytes))
-+#define       PKTPULL(osh, skb, bytes)        osl_pktpull((osh), (skb), (bytes))
-+#define       PKTDUP(osh, skb)                osl_pktdup((osh), (skb))
-+#define       PKTCOOKIE(skb)                  osl_pktcookie((skb))
-+#define       PKTSETCOOKIE(skb, x)            osl_pktsetcookie((skb), (x))
-+#define       PKTLINK(skb)                    osl_pktlink((skb))
-+#define       PKTSETLINK(skb, x)              osl_pktsetlink((skb), (x))
-+#define       PKTPRIO(skb)                    osl_pktprio((skb))
-+#define       PKTSETPRIO(skb, x)              osl_pktsetprio((skb), (x))
-+extern void *osl_pktget(osl_t *osh, uint len, bool send);
-+extern void osl_pktfree(void *skb);
-+extern uchar *osl_pktdata(osl_t *osh, void *skb);
-+extern uint osl_pktlen(osl_t *osh, void *skb);
-+extern uint osl_pktheadroom(osl_t *osh, void *skb);
-+extern uint osl_pkttailroom(osl_t *osh, void *skb);
-+extern void *osl_pktnext(osl_t *osh, void *skb);
-+extern void osl_pktsetnext(void *skb, void *x);
-+extern void osl_pktsetlen(osl_t *osh, void *skb, uint len);
-+extern uchar *osl_pktpush(osl_t *osh, void *skb, int bytes);
-+extern uchar *osl_pktpull(osl_t *osh, void *skb, int bytes);
-+extern void *osl_pktdup(osl_t *osh, void *skb);
-+extern void *osl_pktcookie(void *skb);
-+extern void osl_pktsetcookie(void *skb, void *x);
-+extern void *osl_pktlink(void *skb);
-+extern void osl_pktsetlink(void *skb, void *x);
-+extern uint osl_pktprio(void *skb);
-+extern void osl_pktsetprio(void *skb, uint x);
++/*
++ * Symbolic register names for 32 bit ABI
++ */
++#define zero  $0      /* wired zero */
++#define AT    $1      /* assembler temp - uppercase because of ".set at" */
++#define v0    $2      /* return value */
++#define v1    $3
++#define a0    $4      /* argument registers */
++#define a1    $5
++#define a2    $6
++#define a3    $7
++#define t0    $8      /* caller saved */
++#define t1    $9
++#define t2    $10
++#define t3    $11
++#define t4    $12
++#define t5    $13
++#define t6    $14
++#define t7    $15
++#define s0    $16     /* callee saved */
++#define s1    $17
++#define s2    $18
++#define s3    $19
++#define s4    $20
++#define s5    $21
++#define s6    $22
++#define s7    $23
++#define t8    $24     /* caller saved */
++#define t9    $25
++#define jp    $25     /* PIC jump register */
++#define k0    $26     /* kernel scratch */
++#define k1    $27
++#define gp    $28     /* global pointer */
++#define sp    $29     /* stack pointer */
++#define fp    $30     /* frame pointer */
++#define s8    $30     /* same like fp! */
++#define ra    $31     /* return address */
 +
-+#endif        /* BINOSL */
 +
-+#define OSL_ERROR(bcmerror)   osl_error(bcmerror)
-+extern int osl_error(int bcmerror);
++/*
++ * CP0 Registers 
++ */
 +
-+/* the largest reasonable packet buffer driver uses for ethernet MTU in bytes */
-+#define       PKTBUFSZ        2048
++#define C0_INX                $0
++#define C0_RAND               $1
++#define C0_TLBLO0     $2
++#define C0_TLBLO      C0_TLBLO0
++#define C0_TLBLO1     $3
++#define C0_CTEXT      $4
++#define C0_PGMASK     $5
++#define C0_WIRED      $6
++#define C0_BADVADDR   $8
++#define C0_COUNT      $9
++#define C0_TLBHI      $10
++#define C0_COMPARE    $11
++#define C0_SR         $12
++#define C0_STATUS     C0_SR
++#define C0_CAUSE      $13
++#define C0_EPC                $14
++#define C0_PRID               $15
++#define C0_CONFIG     $16
++#define C0_LLADDR     $17
++#define C0_WATCHLO    $18
++#define C0_WATCHHI    $19
++#define C0_XCTEXT     $20
++#define C0_DIAGNOSTIC $22
++#define C0_BROADCOM   C0_DIAGNOSTIC
++#define       C0_PERFORMANCE  $25
++#define C0_ECC                $26
++#define C0_CACHEERR   $27
++#define C0_TAGLO      $28
++#define C0_TAGHI      $29
++#define C0_ERREPC     $30
++#define C0_DESAVE     $31
 +
-+#endif        /* _linux_osl_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/linuxver.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/linuxver.h
---- linux-2.4.32/arch/mips/bcm947xx/include/linuxver.h 1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/linuxver.h    2005-12-16 23:39:10.748824500 +0100
-@@ -0,0 +1,411 @@
 +/*
-+ * Linux-specific abstractions to gain some independence from linux kernel versions.
-+ * Pave over some 2.2 versus 2.4 versus 2.6 kernel differences.
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *   
-+ * $Id$
++ * LEAF - declare leaf routine
 + */
++#define LEAF(symbol)                          \
++              .globl  symbol;                 \
++              .align  2;                      \
++              .type   symbol,@function;       \
++              .ent    symbol,0;               \
++symbol:               .frame  sp,0,ra
 +
-+#ifndef _linuxver_h_
-+#define _linuxver_h_
++/*
++ * END - mark end of function
++ */
++#define END(function)                         \
++              .end    function;               \
++              .size   function,.-function
 +
-+#include <linux/config.h>
-+#include <linux/version.h>
++#define _ULCAST_
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,0))
-+/* __NO_VERSION__ must be defined for all linkables except one in 2.2 */
-+#ifdef __UNDEF_NO_VERSION__
-+#undef __NO_VERSION__
 +#else
-+#define __NO_VERSION__
-+#endif
-+#endif
 +
-+#if defined(MODULE) && defined(MODVERSIONS)
-+#include <linux/modversions.h>
++/*
++ * The following macros are especially useful for __asm__
++ * inline assembler.
++ */
++#ifndef __STR
++#define __STR(x) #x
 +#endif
-+
-+#if LINUX_VERSION_CODE >= KERNEL_VERSION(2,5,0)
-+#include <linux/moduleparam.h>
++#ifndef STR
++#define STR(x) __STR(x)
 +#endif
 +
++#define _ULCAST_ (unsigned long)
 +
-+#if LINUX_VERSION_CODE < KERNEL_VERSION(2,5,0) 
-+#define module_param(_name_, _type_, _perm_)  MODULE_PARM(_name_, "i")        
-+#define module_param_string(_name_, _string_, _size_, _perm_) MODULE_PARM(_string_, "c" __MODULE_STRING(_size_))
-+#endif
 +
-+/* linux/malloc.h is deprecated, use linux/slab.h instead. */
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,4,9))
-+#include <linux/malloc.h>
-+#else
-+#include <linux/slab.h>
-+#endif
++/*
++ * CP0 Registers 
++ */
 +
-+#include <linux/types.h>
-+#include <linux/init.h>
-+#include <linux/mm.h>
-+#include <linux/string.h>
-+#include <linux/pci.h>
-+#include <linux/interrupt.h>
-+#include <linux/netdevice.h>
-+#include <asm/io.h>
++#define C0_INX                0               /* CP0: TLB Index */
++#define C0_RAND               1               /* CP0: TLB Random */
++#define C0_TLBLO0     2               /* CP0: TLB EntryLo0 */
++#define C0_TLBLO      C0_TLBLO0       /* CP0: TLB EntryLo0 */
++#define C0_TLBLO1     3               /* CP0: TLB EntryLo1 */
++#define C0_CTEXT      4               /* CP0: Context */
++#define C0_PGMASK     5               /* CP0: TLB PageMask */
++#define C0_WIRED      6               /* CP0: TLB Wired */
++#define C0_BADVADDR   8               /* CP0: Bad Virtual Address */
++#define C0_COUNT      9               /* CP0: Count */
++#define C0_TLBHI      10              /* CP0: TLB EntryHi */
++#define C0_COMPARE    11              /* CP0: Compare */
++#define C0_SR         12              /* CP0: Processor Status */
++#define C0_STATUS     C0_SR           /* CP0: Processor Status */
++#define C0_CAUSE      13              /* CP0: Exception Cause */
++#define C0_EPC                14              /* CP0: Exception PC */
++#define C0_PRID               15              /* CP0: Processor Revision Indentifier */
++#define C0_CONFIG     16              /* CP0: Config */
++#define C0_LLADDR     17              /* CP0: LLAddr */
++#define C0_WATCHLO    18              /* CP0: WatchpointLo */
++#define C0_WATCHHI    19              /* CP0: WatchpointHi */
++#define C0_XCTEXT     20              /* CP0: XContext */
++#define C0_DIAGNOSTIC 22              /* CP0: Diagnostic */
++#define C0_BROADCOM   C0_DIAGNOSTIC   /* CP0: Broadcom Register */
++#define       C0_PERFORMANCE  25              /* CP0: Performance Counter/Control Registers */
++#define C0_ECC                26              /* CP0: ECC */
++#define C0_CACHEERR   27              /* CP0: CacheErr */
++#define C0_TAGLO      28              /* CP0: TagLo */
++#define C0_TAGHI      29              /* CP0: TagHi */
++#define C0_ERREPC     30              /* CP0: ErrorEPC */
++#define C0_DESAVE     31              /* CP0: DebugSave */
 +
-+#if (LINUX_VERSION_CODE > KERNEL_VERSION(2,5,41))
-+#include <linux/workqueue.h>
-+#else
-+#include <linux/tqueue.h>
-+#ifndef work_struct
-+#define work_struct tq_struct
-+#endif
-+#ifndef INIT_WORK
-+#define INIT_WORK(_work, _func, _data) INIT_TQUEUE((_work), (_func), (_data))
-+#endif
-+#ifndef schedule_work
-+#define schedule_work(_work) schedule_task((_work))
-+#endif
-+#ifndef flush_scheduled_work
-+#define flush_scheduled_work() flush_scheduled_tasks()
-+#endif
-+#endif
++#endif        /* _LANGUAGE_ASSEMBLY */
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,6,0))
-+/* Some distributions have their own 2.6.x compatibility layers */
-+#ifndef IRQ_NONE
-+typedef void irqreturn_t;
-+#define IRQ_NONE
-+#define IRQ_HANDLED
-+#define IRQ_RETVAL(x)
-+#endif
-+#else
-+typedef irqreturn_t (*FN_ISR) (int irq, void *dev_id, struct pt_regs *ptregs);
-+#endif
++/*
++ * Memory segments (32bit kernel mode addresses)
++ */
++#undef KUSEG
++#undef KSEG0
++#undef KSEG1
++#undef KSEG2
++#undef KSEG3
++#define KUSEG         0x00000000
++#define KSEG0         0x80000000
++#define KSEG1         0xa0000000
++#define KSEG2         0xc0000000
++#define KSEG3         0xe0000000
++#define PHYSADDR_MASK 0x1fffffff
 +
-+#if defined(CONFIG_PCMCIA) || defined(CONFIG_PCMCIA_MODULE)
++/*
++ * Map an address to a certain kernel segment
++ */
++#undef PHYSADDR
++#undef KSEG0ADDR
++#undef KSEG1ADDR
++#undef KSEG2ADDR
++#undef KSEG3ADDR
 +
-+#include <pcmcia/version.h>
-+#include <pcmcia/cs_types.h>
-+#include <pcmcia/cs.h>
-+#include <pcmcia/cistpl.h>
-+#include <pcmcia/cisreg.h>
-+#include <pcmcia/ds.h>
++#define PHYSADDR(a)   (_ULCAST_(a) & PHYSADDR_MASK)
++#define KSEG0ADDR(a)  ((_ULCAST_(a) & PHYSADDR_MASK) | KSEG0)
++#define KSEG1ADDR(a)  ((_ULCAST_(a) & PHYSADDR_MASK) | KSEG1)
++#define KSEG2ADDR(a)  ((_ULCAST_(a) & PHYSADDR_MASK) | KSEG2)
++#define KSEG3ADDR(a)  ((_ULCAST_(a) & PHYSADDR_MASK) | KSEG3)
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,5,69))
-+/* In 2.5 (as of 2.5.69 at least) there is a cs_error exported which
-+ * does this, but it's not in 2.4 so we do our own for now. */
-+static inline void
-+cs_error(client_handle_t handle, int func, int ret)
-+{
-+      error_info_t err = { func, ret };
-+      CardServices(ReportError, handle, &err);
-+}
++
++#ifndef       Index_Invalidate_I
++/*
++ * Cache Operations
++ */
++#define Index_Invalidate_I    0x00
++#define Index_Writeback_Inv_D 0x01
++#define Index_Invalidate_SI   0x02
++#define Index_Writeback_Inv_SD        0x03
++#define Index_Load_Tag_I      0x04
++#define Index_Load_Tag_D      0x05
++#define Index_Load_Tag_SI     0x06
++#define Index_Load_Tag_SD     0x07
++#define Index_Store_Tag_I     0x08
++#define Index_Store_Tag_D     0x09
++#define Index_Store_Tag_SI    0x0A
++#define Index_Store_Tag_SD    0x0B
++#define Create_Dirty_Excl_D   0x0d
++#define Create_Dirty_Excl_SD  0x0f
++#define Hit_Invalidate_I      0x10
++#define Hit_Invalidate_D      0x11
++#define Hit_Invalidate_SI     0x12
++#define Hit_Invalidate_SD     0x13
++#define Fill_I                        0x14
++#define Hit_Writeback_Inv_D   0x15
++                                      /* 0x16 is unused */
++#define Hit_Writeback_Inv_SD  0x17
++#define R5K_Page_Invalidate_S 0x17
++#define Hit_Writeback_I               0x18
++#define Hit_Writeback_D               0x19
++                                      /* 0x1a is unused */
++#define Hit_Writeback_SD      0x1b
++                                      /* 0x1c is unused */
++                                      /* 0x1e is unused */
++#define Hit_Set_Virtual_SI    0x1e
++#define Hit_Set_Virtual_SD    0x1f
 +#endif
 +
-+#endif /* CONFIG_PCMCIA */
 +
-+#ifndef __exit
-+#define __exit
-+#endif
-+#ifndef __devexit
-+#define __devexit
-+#endif
-+#ifndef __devinit
-+#define __devinit     __init
-+#endif
-+#ifndef __devinitdata
-+#define __devinitdata
-+#endif
-+#ifndef __devexit_p
-+#define __devexit_p(x)        x
-+#endif
++/*
++ * R4x00 interrupt enable / cause bits
++ */
++#define IE_SW0                        (_ULCAST_(1) <<  8)
++#define IE_SW1                        (_ULCAST_(1) <<  9)
++#define IE_IRQ0                       (_ULCAST_(1) << 10)
++#define IE_IRQ1                       (_ULCAST_(1) << 11)
++#define IE_IRQ2                       (_ULCAST_(1) << 12)
++#define IE_IRQ3                       (_ULCAST_(1) << 13)
++#define IE_IRQ4                       (_ULCAST_(1) << 14)
++#define IE_IRQ5                       (_ULCAST_(1) << 15)
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,4,0))
++#ifndef       ST0_UM
++/*
++ * Bitfields in the mips32 cp0 status register
++ */
++#define ST0_IE                        0x00000001
++#define ST0_EXL                       0x00000002
++#define ST0_ERL                       0x00000004
++#define ST0_UM                        0x00000010
++#define ST0_SWINT0            0x00000100
++#define ST0_SWINT1            0x00000200
++#define ST0_HWINT0            0x00000400
++#define ST0_HWINT1            0x00000800
++#define ST0_HWINT2            0x00001000
++#define ST0_HWINT3            0x00002000
++#define ST0_HWINT4            0x00004000
++#define ST0_HWINT5            0x00008000
++#define ST0_IM                        0x0000ff00
++#define ST0_NMI                       0x00080000
++#define ST0_SR                        0x00100000
++#define ST0_TS                        0x00200000
++#define ST0_BEV                       0x00400000
++#define ST0_RE                        0x02000000
++#define ST0_RP                        0x08000000
++#define ST0_CU                        0xf0000000
++#define ST0_CU0                       0x10000000
++#define ST0_CU1                       0x20000000
++#define ST0_CU2                       0x40000000
++#define ST0_CU3                       0x80000000
++#endif
 +
-+#define pci_get_drvdata(dev)          (dev)->sysdata
-+#define pci_set_drvdata(dev, value)   (dev)->sysdata=(value)
 +
 +/*
-+ * New-style (2.4.x) PCI/hot-pluggable PCI/CardBus registration
++ * Bitfields in the mips32 cp0 cause register
 + */
++#define C_EXC                 0x0000007c
++#define C_EXC_SHIFT           2
++#define C_INT                 0x0000ff00
++#define C_INT_SHIFT           8
++#define C_SW0                 (_ULCAST_(1) <<  8)
++#define C_SW1                 (_ULCAST_(1) <<  9)
++#define C_IRQ0                        (_ULCAST_(1) << 10)
++#define C_IRQ1                        (_ULCAST_(1) << 11)
++#define C_IRQ2                        (_ULCAST_(1) << 12)
++#define C_IRQ3                        (_ULCAST_(1) << 13)
++#define C_IRQ4                        (_ULCAST_(1) << 14)
++#define C_IRQ5                        (_ULCAST_(1) << 15)
++#define C_WP                  0x00400000
++#define C_IV                  0x00800000
++#define C_CE                  0x30000000
++#define C_CE_SHIFT            28
++#define C_BD                  0x80000000
 +
-+struct pci_device_id {
-+      unsigned int vendor, device;            /* Vendor and device ID or PCI_ANY_ID */
-+      unsigned int subvendor, subdevice;      /* Subsystem ID's or PCI_ANY_ID */
-+      unsigned int class, class_mask;         /* (class,subclass,prog-if) triplet */
-+      unsigned long driver_data;              /* Data private to the driver */
-+};
++/* Values in C_EXC */
++#define EXC_INT                       0
++#define EXC_TLBM              1
++#define EXC_TLBL              2
++#define EXC_TLBS              3
++#define EXC_AEL                       4
++#define EXC_AES                       5
++#define EXC_IBE                       6
++#define EXC_DBE                       7
++#define EXC_SYS                       8
++#define EXC_BPT                       9
++#define EXC_RI                        10
++#define EXC_CU                        11
++#define EXC_OV                        12
++#define EXC_TR                        13
++#define EXC_WATCH             23
++#define EXC_MCHK              24
 +
-+struct pci_driver {
-+      struct list_head node;
-+      char *name;
-+      const struct pci_device_id *id_table;   /* NULL if wants all devices */
-+      int (*probe)(struct pci_dev *dev, const struct pci_device_id *id);      /* New device inserted */
-+      void (*remove)(struct pci_dev *dev);    /* Device removed (NULL if not a hot-plug capable driver) */
-+      void (*suspend)(struct pci_dev *dev);   /* Device suspended */
-+      void (*resume)(struct pci_dev *dev);    /* Device woken up */
-+};
 +
-+#define MODULE_DEVICE_TABLE(type, name)
-+#define PCI_ANY_ID (~0)
-+
-+/* compatpci.c */
-+#define pci_module_init pci_register_driver
-+extern int pci_register_driver(struct pci_driver *drv);
-+extern void pci_unregister_driver(struct pci_driver *drv);
-+
-+#endif /* PCI registration */
-+
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,2,18))
-+#ifdef MODULE
-+#define module_init(x) int init_module(void) { return x(); }
-+#define module_exit(x) void cleanup_module(void) { x(); }
-+#else
-+#define module_init(x)        __initcall(x);
-+#define module_exit(x)        __exitcall(x);
-+#endif
-+#endif
-+
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,48))
-+#define list_for_each(pos, head) \
-+      for (pos = (head)->next; pos != (head); pos = pos->next)
-+#endif
-+
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,13))
-+#define pci_resource_start(dev, bar)  ((dev)->base_address[(bar)])
-+#elif (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,44))
-+#define pci_resource_start(dev, bar)  ((dev)->resource[(bar)].start)
-+#endif
-+
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,23))
-+#define pci_enable_device(dev) do { } while (0)
-+#endif
-+
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,14))
-+#define net_device device
-+#endif
++/*
++ * Bits in the cp0 config register.
++ */
++#define CONF_CM_CACHABLE_NO_WA                0
++#define CONF_CM_CACHABLE_WA           1
++#define CONF_CM_UNCACHED              2
++#define CONF_CM_CACHABLE_NONCOHERENT  3
++#define CONF_CM_CACHABLE_CE           4
++#define CONF_CM_CACHABLE_COW          5
++#define CONF_CM_CACHABLE_CUW          6
++#define CONF_CM_CACHABLE_ACCELERATED  7
++#define CONF_CM_CMASK                 7
++#define CONF_CU                               (_ULCAST_(1) <<  3)
++#define CONF_DB                               (_ULCAST_(1) <<  4)
++#define CONF_IB                               (_ULCAST_(1) <<  5)
++#define CONF_SE                               (_ULCAST_(1) << 12)
++#define CONF_SC                               (_ULCAST_(1) << 17)
++#define CONF_AC                               (_ULCAST_(1) << 23)
++#define CONF_HALT                     (_ULCAST_(1) << 25)
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,42))
 +
 +/*
-+ * DMA mapping
-+ *
-+ * See linux/Documentation/DMA-mapping.txt
++ * Bits in the cp0 config register select 1.
 + */
++#define CONF1_FP              0x00000001      /* FPU present */
++#define CONF1_EP              0x00000002      /* EJTAG present */
++#define CONF1_CA              0x00000004      /* mips16 implemented */
++#define CONF1_WR              0x00000008      /* Watch registers present */
++#define CONF1_PC              0x00000010      /* Performance counters present */
++#define CONF1_DA_SHIFT                7               /* D$ associativity */
++#define CONF1_DA_MASK         0x00000380
++#define CONF1_DA_BASE         1
++#define CONF1_DL_SHIFT                10              /* D$ line size */
++#define CONF1_DL_MASK         0x00001c00
++#define CONF1_DL_BASE         2
++#define CONF1_DS_SHIFT                13              /* D$ sets/way */
++#define CONF1_DS_MASK         0x0000e000
++#define CONF1_DS_BASE         64
++#define CONF1_IA_SHIFT                16              /* I$ associativity */
++#define CONF1_IA_MASK         0x00070000
++#define CONF1_IA_BASE         1
++#define CONF1_IL_SHIFT                19              /* I$ line size */
++#define CONF1_IL_MASK         0x00380000
++#define CONF1_IL_BASE         2
++#define CONF1_IS_SHIFT                22              /* Instruction cache sets/way */
++#define CONF1_IS_MASK         0x01c00000
++#define CONF1_IS_BASE         64
++#define CONF1_MS_MASK         0x7e000000      /* Number of tlb entries */
++#define CONF1_MS_SHIFT                25
 +
-+#ifndef PCI_DMA_TODEVICE
-+#define       PCI_DMA_TODEVICE        1
-+#define       PCI_DMA_FROMDEVICE      2
-+#endif
-+
-+typedef u32 dma_addr_t;
++/* PRID register */
++#define PRID_COPT_MASK                0xff000000
++#define PRID_COMP_MASK                0x00ff0000
++#define PRID_IMP_MASK         0x0000ff00
++#define PRID_REV_MASK         0x000000ff
 +
-+/* Pure 2^n version of get_order */
-+static inline int get_order(unsigned long size)
-+{
-+      int order;
++#define PRID_COMP_LEGACY      0x000000
++#define PRID_COMP_MIPS                0x010000
++#define PRID_COMP_BROADCOM    0x020000
++#define PRID_COMP_ALCHEMY     0x030000
++#define PRID_COMP_SIBYTE      0x040000
++#define PRID_IMP_BCM4710      0x4000
++#define PRID_IMP_BCM3302      0x9000
++#define PRID_IMP_BCM3303      0x9100
 +
-+      size = (size-1) >> (PAGE_SHIFT-1);
-+      order = -1;
-+      do {
-+              size >>= 1;
-+              order++;
-+      } while (size);
-+      return order;
-+}
++#define PRID_IMP_UNKNOWN      0xff00
 +
-+static inline void *pci_alloc_consistent(struct pci_dev *hwdev, size_t size,
-+                                       dma_addr_t *dma_handle)
-+{
-+      void *ret;
-+      int gfp = GFP_ATOMIC | GFP_DMA;
++#define BCM330X(id) \
++      (((id & (PRID_COMP_MASK | PRID_IMP_MASK)) == (PRID_COMP_BROADCOM | PRID_IMP_BCM3302)) \
++      || ((id & (PRID_COMP_MASK | PRID_IMP_MASK)) == (PRID_COMP_BROADCOM | PRID_IMP_BCM3303)))
 +
-+      ret = (void *)__get_free_pages(gfp, get_order(size));
++/* Bits in C0_BROADCOM */
++#define BRCM_PFC_AVAIL                0x20000000      /* PFC is available */
++#define BRCM_DC_ENABLE                0x40000000      /* Enable Data $ */
++#define BRCM_IC_ENABLE                0x80000000      /* Enable Instruction $ */
++#define BRCM_PFC_ENABLE               0x00400000      /* Obsolete? Enable PFC (at least on 4310) */
 +
-+      if (ret != NULL) {
-+              memset(ret, 0, size);
-+              *dma_handle = virt_to_bus(ret);
-+      }
-+      return ret;
-+}
-+static inline void pci_free_consistent(struct pci_dev *hwdev, size_t size,
-+                                     void *vaddr, dma_addr_t dma_handle)
-+{
-+      free_pages((unsigned long)vaddr, get_order(size));
-+}
-+#ifdef ILSIM
-+extern uint pci_map_single(void *dev, void *va, uint size, int direction);
-+extern void pci_unmap_single(void *dev, uint pa, uint size, int direction);
-+#else
-+#define pci_map_single(cookie, address, size, dir)    virt_to_bus(address)
-+#define pci_unmap_single(cookie, address, size, dir)
-+#endif
++/* PreFetch Cache aka Read Ahead Cache */
 +
-+#endif /* DMA mapping */
++#define PFC_CR0                       0xff400000      /* control reg 0 */
++#define PFC_CR1                       0xff400004      /* control reg 1 */
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,43))
++/* PFC operations */
++#define PFC_I                 0x00000001      /* Enable PFC use for instructions */
++#define PFC_D                 0x00000002      /* Enable PFC use for data */
++#define PFC_PFI                       0x00000004      /* Enable seq. prefetch for instructions */
++#define PFC_PFD                       0x00000008      /* Enable seq. prefetch for data */
++#define PFC_CINV              0x00000010      /* Enable selective (i/d) cacheop flushing */
++#define PFC_NCH                       0x00000020      /* Disable flushing based on cacheops */
++#define PFC_DPF                       0x00000040      /* Enable directional prefetching */
++#define PFC_FLUSH             0x00000100      /* Flush the PFC */
++#define PFC_BRR                       0x40000000      /* Bus error indication */
++#define PFC_PWR                       0x80000000      /* Disable power saving (clock gating) */
 +
-+#define dev_kfree_skb_any(a)          dev_kfree_skb(a)
-+#define netif_down(dev)                       do { (dev)->start = 0; } while(0)
++/* Handy defaults */
++#define PFC_DISABLED          0
++#define PFC_AUTO                      0xffffffff      /* auto select the default mode */
++#define PFC_INST              (PFC_I | PFC_PFI | PFC_CINV)
++#define PFC_INST_NOPF         (PFC_I | PFC_CINV)
++#define PFC_DATA              (PFC_D | PFC_PFD | PFC_CINV)
++#define PFC_DATA_NOPF         (PFC_D | PFC_CINV)
++#define PFC_I_AND_D           (PFC_INST | PFC_DATA)
++#define PFC_I_AND_D_NOPF      (PFC_INST_NOPF | PFC_DATA_NOPF)
 +
-+/* pcmcia-cs provides its own netdevice compatibility layer */
-+#ifndef _COMPAT_NETDEVICE_H
 +
-+/*
-+ * SoftNet
-+ *
-+ * For pre-softnet kernels we need to tell the upper layer not to
-+ * re-enter start_xmit() while we are in there. However softnet
-+ * guarantees not to enter while we are in there so there is no need
-+ * to do the netif_stop_queue() dance unless the transmit queue really
-+ * gets stuck. This should also improve performance according to tests
-+ * done by Aman Singla.
++/* 
++ * These are the UART port assignments, expressed as offsets from the base
++ * register.  These assignments should hold for any serial port based on
++ * a 8250, 16450, or 16550(A).
 + */
 +
-+#define dev_kfree_skb_irq(a)          dev_kfree_skb(a)
-+#define netif_wake_queue(dev)         do { clear_bit(0, &(dev)->tbusy); mark_bh(NET_BH); } while(0)
-+#define netif_stop_queue(dev)         set_bit(0, &(dev)->tbusy)
-+
-+static inline void netif_start_queue(struct net_device *dev)
-+{
-+      dev->tbusy = 0;
-+      dev->interrupt = 0;
-+      dev->start = 1;
-+}
-+
-+#define netif_queue_stopped(dev)      (dev)->tbusy
-+#define netif_running(dev)            (dev)->start
-+
-+#endif /* _COMPAT_NETDEVICE_H */
-+
-+#define netif_device_attach(dev)      netif_start_queue(dev)
-+#define netif_device_detach(dev)      netif_stop_queue(dev)
-+
-+/* 2.4.x renamed bottom halves to tasklets */
-+#define tasklet_struct                                tq_struct
-+static inline void tasklet_schedule(struct tasklet_struct *tasklet)
-+{
-+      queue_task(tasklet, &tq_immediate);
-+      mark_bh(IMMEDIATE_BH);
-+}
-+
-+static inline void tasklet_init(struct tasklet_struct *tasklet,
-+                              void (*func)(unsigned long),
-+                              unsigned long data)
-+{
-+      tasklet->next = NULL;
-+      tasklet->sync = 0;
-+      tasklet->routine = (void (*)(void *))func;
-+      tasklet->data = (void *)data;
-+}
-+#define tasklet_kill(tasklet)                 {do{} while(0);}
-+
-+/* 2.4.x introduced del_timer_sync() */
-+#define del_timer_sync(timer) del_timer(timer)
-+
-+#else
-+
-+#define netif_down(dev)
++#define UART_RX               0       /* In:  Receive buffer (DLAB=0) */
++#define UART_TX               0       /* Out: Transmit buffer (DLAB=0) */
++#define UART_DLL      0       /* Out: Divisor Latch Low (DLAB=1) */
++#define UART_DLM      1       /* Out: Divisor Latch High (DLAB=1) */
++#define UART_LCR      3       /* Out: Line Control Register */
++#define UART_MCR      4       /* Out: Modem Control Register */
++#define UART_LSR      5       /* In:  Line Status Register */
++#define UART_MSR      6       /* In:  Modem Status Register */
++#define UART_SCR      7       /* I/O: Scratch Register */
++#define UART_LCR_DLAB 0x80    /* Divisor latch access bit */
++#define UART_LCR_WLEN8        0x03    /* Wordlength: 8 bits */
++#define UART_MCR_LOOP 0x10    /* Enable loopback test mode */
++#define UART_LSR_THRE 0x20    /* Transmit-hold-register empty */
++#define UART_LSR_RXRDY        0x01    /* Receiver ready */
 +
-+#endif /* SoftNet */
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,4,3))
++#ifndef       _LANGUAGE_ASSEMBLY
 +
 +/*
-+ * Emit code to initialise a tq_struct's routine and data pointers
++ * Macros to access the system control coprocessor
 + */
-+#define PREPARE_TQUEUE(_tq, _routine, _data)                  \
-+      do {                                                    \
-+              (_tq)->routine = _routine;                      \
-+              (_tq)->data = _data;                            \
-+      } while (0)
-+
-+/*
-+ * Emit code to initialise all of a tq_struct
-+ */
-+#define INIT_TQUEUE(_tq, _routine, _data)                     \
-+      do {                                                    \
-+              INIT_LIST_HEAD(&(_tq)->list);                   \
-+              (_tq)->sync = 0;                                \
-+              PREPARE_TQUEUE((_tq), (_routine), (_data));     \
-+      } while (0)
 +
-+#endif
++#define MFC0(source, sel)                                     \
++({                                                            \
++      int __res;                                              \
++      __asm__ __volatile__(                                   \
++      ".set\tnoreorder\n\t"                                   \
++      ".set\tnoat\n\t"                                        \
++      ".word\t"STR(0x40010000 | ((source)<<11) | (sel))"\n\t" \
++      "move\t%0,$1\n\t"                                       \
++      ".set\tat\n\t"                                          \
++      ".set\treorder"                                         \
++      :"=r" (__res)                                           \
++      :                                                       \
++      :"$1");                                                 \
++      __res;                                                  \
++})
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,4,6))
++#define MTC0(source, sel, value)                              \
++do {                                                          \
++      __asm__ __volatile__(                                   \
++      ".set\tnoreorder\n\t"                                   \
++      ".set\tnoat\n\t"                                        \
++      "move\t$1,%z0\n\t"                                      \
++      ".word\t"STR(0x40810000 | ((source)<<11) | (sel))"\n\t" \
++      ".set\tat\n\t"                                          \
++      ".set\treorder"                                         \
++      :                                                       \
++      :"jr" (value)                                           \
++      :"$1");                                                 \
++} while (0)
 +
-+/* Power management related routines */
++#define get_c0_count()                                                \
++({                                                            \
++      int __res;                                              \
++      __asm__ __volatile__(                                   \
++      ".set\tnoreorder\n\t"                                   \
++      ".set\tnoat\n\t"                                        \
++      "mfc0\t%0,$9\n\t"                                       \
++      ".set\tat\n\t"                                          \
++      ".set\treorder"                                         \
++      :"=r" (__res));                                         \
++      __res;                                                  \
++})
 +
-+static inline int
-+pci_save_state(struct pci_dev *dev, u32 *buffer)
++static INLINE void icache_probe(uint32 config1, uint *size, uint *lsize)
 +{
-+      int i;
-+      if (buffer) {
-+              for (i = 0; i < 16; i++)
-+                      pci_read_config_dword(dev, i * 4,&buffer[i]);
-+      }
-+      return 0;
++      uint lsz, sets, ways;
++
++      /* Instruction Cache Size = Associativity * Line Size * Sets Per Way */
++      if ((lsz = ((config1 & CONF1_IL_MASK) >> CONF1_IL_SHIFT)))
++              lsz = CONF1_IL_BASE << lsz;
++      sets = CONF1_IS_BASE << ((config1 & CONF1_IS_MASK) >> CONF1_IS_SHIFT);
++      ways = CONF1_IA_BASE + ((config1 & CONF1_IA_MASK) >> CONF1_IA_SHIFT);
++      *size = lsz * sets * ways;
++      *lsize = lsz;
 +}
 +
-+static inline int 
-+pci_restore_state(struct pci_dev *dev, u32 *buffer)
++static INLINE void dcache_probe(uint32 config1, uint *size, uint *lsize)
 +{
-+      int i;
++      uint lsz, sets, ways;
 +
-+      if (buffer) {
-+              for (i = 0; i < 16; i++)
-+                      pci_write_config_dword(dev,i * 4, buffer[i]);
-+      }
-+      /*
-+       * otherwise, write the context information we know from bootup.
-+       * This works around a problem where warm-booting from Windows
-+       * combined with a D3(hot)->D0 transition causes PCI config
-+       * header data to be forgotten.
-+       */     
-+      else {
-+              for (i = 0; i < 6; i ++)
-+                      pci_write_config_dword(dev,
-+                                             PCI_BASE_ADDRESS_0 + (i * 4),
-+                                             pci_resource_start(dev, i));
-+              pci_write_config_byte(dev, PCI_INTERRUPT_LINE, dev->irq);
-+      }
-+      return 0;
++      /* Data Cache Size = Associativity * Line Size * Sets Per Way */
++      if ((lsz = ((config1 & CONF1_DL_MASK) >> CONF1_DL_SHIFT)))
++              lsz = CONF1_DL_BASE << lsz;
++      sets = CONF1_DS_BASE << ((config1 & CONF1_DS_MASK) >> CONF1_DS_SHIFT);
++      ways = CONF1_DA_BASE + ((config1 & CONF1_DA_MASK) >> CONF1_DA_SHIFT);
++      *size = lsz * sets * ways;
++      *lsize = lsz;
 +}
 +
-+#endif /* PCI power management */
++#define cache_op(base, op)                    \
++      __asm__ __volatile__("                  \
++              .set noreorder;                 \
++              .set mips3;                     \
++              cache %1, (%0);                 \
++              .set mips0;                     \
++              .set reorder"                   \
++              :                               \
++              : "r" (base),                   \
++                "i" (op));
 +
-+/* Old cp0 access macros deprecated in 2.4.19 */
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,4,19))
-+#define read_c0_count() read_32bit_cp0_register(CP0_COUNT)
-+#endif
++#define cache_unroll4(base, delta, op)                \
++      __asm__ __volatile__("                  \
++              .set noreorder;                 \
++              .set mips3;                     \
++              cache %1,0(%0);                 \
++              cache %1,delta(%0);             \
++              cache %1,(2 * delta)(%0);       \
++              cache %1,(3 * delta)(%0);       \
++              .set mips0;                     \
++              .set reorder"                   \
++              :                               \
++              : "r" (base),                   \
++                "i" (op));
 +
-+/* Module refcount handled internally in 2.6.x */
-+#ifndef SET_MODULE_OWNER
-+#define SET_MODULE_OWNER(dev)         do {} while (0)
-+#define OLD_MOD_INC_USE_COUNT         MOD_INC_USE_COUNT
-+#define OLD_MOD_DEC_USE_COUNT         MOD_DEC_USE_COUNT
-+#else
-+#define OLD_MOD_INC_USE_COUNT         do {} while (0)
-+#define OLD_MOD_DEC_USE_COUNT         do {} while (0)
-+#endif
++#endif /* !_LANGUAGE_ASSEMBLY */
 +
-+#ifndef SET_NETDEV_DEV
-+#define SET_NETDEV_DEV(net, pdev)     do {} while (0)
-+#endif
++#endif        /* _MISPINC_H */
+diff -Naur linux.old/arch/mips/bcm947xx/include/osl.h linux.dev/arch/mips/bcm947xx/include/osl.h
+--- linux.old/arch/mips/bcm947xx/include/osl.h 1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/osl.h 2006-04-06 15:34:14.000000000 +0200
+@@ -0,0 +1,42 @@
++/*
++ * OS Abstraction Layer
++ * 
++ * Copyright 2005, Broadcom Corporation      
++ * All Rights Reserved.      
++ *       
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
++ * $Id$
++ */
 +
-+#ifndef HAVE_FREE_NETDEV
-+#define free_netdev(dev)              kfree(dev)
-+#endif
++#ifndef _osl_h_
++#define _osl_h_
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,6,0))
-+/* struct packet_type redefined in 2.6.x */
-+#define af_packet_priv                        data
++/* osl handle type forward declaration */
++typedef struct os_handle osl_t;
++
++#if defined(linux)
++#include <linux_osl.h>
++#elif defined(NDIS)
++#include <ndis_osl.h>
++#elif defined(_CFE_)
++#include <cfe_osl.h>
++#elif defined(_HNDRTE_)
++#include <hndrte_osl.h>
++#elif defined(_MINOSL_)
++#include <min_osl.h>
++#elif PMON
++#include <pmon_osl.h>
++#elif defined(MACOSX)
++#include <macosx_osl.h>
++#else
++#error "Unsupported OSL requested"
 +#endif
 +
-+#endif /* _linuxver_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/min_osl.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/min_osl.h
---- linux-2.4.32/arch/mips/bcm947xx/include/min_osl.h  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/min_osl.h     2005-12-16 23:39:10.748824500 +0100
-@@ -0,0 +1,126 @@
++/* handy */
++#define       SET_REG(r, mask, val)   W_REG((r), ((R_REG(r) & ~(mask)) | (val)))
++#define       MAXPRIO         7       /* 0-7 */
++
++#endif        /* _osl_h_ */
+diff -Naur linux.old/arch/mips/bcm947xx/include/pcicfg.h linux.dev/arch/mips/bcm947xx/include/pcicfg.h
+--- linux.old/arch/mips/bcm947xx/include/pcicfg.h      1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/pcicfg.h      2006-04-06 15:34:14.000000000 +0200
+@@ -0,0 +1,451 @@
 +/*
-+ * HND Minimal OS Abstraction Layer.
++ * pcicfg.h: PCI configuration  constants and structures.
 + *
 + * Copyright 2005, Broadcom Corporation
 + * All Rights Reserved.
@@ -3758,1369 +3137,1251 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/min_osl.h linux-2.4.32-brcm/ar
 + * $Id$
 + */
 +
-+#ifndef _min_osl_h_
-+#define _min_osl_h_
-+
-+#include <typedefs.h>
-+#include <sbconfig.h>
-+#include <mipsinc.h>
-+
-+/* Cache support */
-+extern void caches_on(void);
-+extern void blast_dcache(void);
-+extern void blast_icache(void);
-+
-+/* uart output */
-+extern void putc(int c);
-+
-+/* lib functions */
-+extern int printf(const char *fmt, ...);
-+extern int sprintf(char *buf, const char *fmt, ...);
-+extern int strcmp(const char *s1, const char *s2);
-+extern int strncmp(const char *s1, const char *s2, uint n);
-+extern char *strcpy(char *dest, const char *src);
-+extern char *strncpy(char *dest, const char *src, uint n);
-+extern uint strlen(const char *s);
-+extern char *strchr(const char *str,int c);
-+extern char *strrchr(const char *str, int c);
-+extern char *strcat(char *d, const char *s);
-+extern void *memset(void *dest, int c, uint n);
-+extern void *memcpy(void *dest, const void *src, uint n);
-+extern int memcmp(const void *s1, const void *s2, uint n);
-+#define       bcopy(src, dst, len)    memcpy((dst), (src), (len))
-+#define       bcmp(b1, b2, len)       memcmp((b1), (b2), (len))
-+#define       bzero(b, len)           memset((b), '\0', (len))
++#ifndef       _h_pci_
++#define       _h_pci_
 +
-+/* assert & debugging */
-+#define       ASSERT(exp)             do {} while (0)
++/* The following inside ifndef's so we don't collide with NTDDK.H */
++#ifndef PCI_MAX_BUS
++#define PCI_MAX_BUS           0x100
++#endif
++#ifndef PCI_MAX_DEVICES
++#define PCI_MAX_DEVICES               0x20
++#endif
++#ifndef PCI_MAX_FUNCTION
++#define PCI_MAX_FUNCTION      0x8
++#endif
 +
-+/* PCMCIA attribute space access macros */
-+#define       OSL_PCMCIA_READ_ATTR(osh, offset, buf, size) \
-+      ASSERT(0)
-+#define       OSL_PCMCIA_WRITE_ATTR(osh, offset, buf, size) \
-+      ASSERT(0)
++#ifndef PCI_INVALID_VENDORID
++#define PCI_INVALID_VENDORID  0xffff
++#endif
++#ifndef PCI_INVALID_DEVICEID
++#define PCI_INVALID_DEVICEID  0xffff
++#endif
 +
-+/* PCI configuration space access macros */
-+#define       OSL_PCI_READ_CONFIG(loc, offset, size) \
-+      (offset == 8 ? 0 : 0xffffffff)
-+#define       OSL_PCI_WRITE_CONFIG(loc, offset, size, val) \
-+      do {} while (0)
 +
-+/* PCI device bus # and slot # */
-+#define OSL_PCI_BUS(osh)      (0)
-+#define OSL_PCI_SLOT(osh)     (0)
++/* Convert between bus-slot-function-register and config addresses */
 +
-+/* register access macros */
-+#define wreg32(r, v)          (*(volatile uint32*)(r) = (uint32)(v))
-+#define rreg32(r)             (*(volatile uint32*)(r))
-+#define wreg16(r, v)          (*(volatile uint16*)(r) = (uint16)(v))
-+#define rreg16(r)             (*(volatile uint16*)(r))
-+#define wreg8(r, v)           (*(volatile uint8*)(r) = (uint8)(v))
-+#define rreg8(r)              (*(volatile uint8*)(r))
-+#define R_REG(r) ({ \
-+      __typeof(*(r)) __osl_v; \
-+      switch (sizeof(*(r))) { \
-+      case sizeof(uint8):     __osl_v = rreg8((r)); break; \
-+      case sizeof(uint16):    __osl_v = rreg16((r)); break; \
-+      case sizeof(uint32):    __osl_v = rreg32((r)); break; \
-+      } \
-+      __osl_v; \
-+})
-+#define W_REG(r, v) do { \
-+      switch (sizeof(*(r))) { \
-+      case sizeof(uint8):     wreg8((r), (v)); break; \
-+      case sizeof(uint16):    wreg16((r), (v)); break; \
-+      case sizeof(uint32):    wreg32((r), (v)); break; \
-+      } \
-+} while (0)
-+#define       AND_REG(r, v)           W_REG((r), R_REG(r) & (v))
-+#define       OR_REG(r, v)            W_REG((r), R_REG(r) | (v))
++#define       PCICFG_BUS_SHIFT        16      /* Bus shift */
++#define       PCICFG_SLOT_SHIFT       11      /* Slot shift */
++#define       PCICFG_FUN_SHIFT        8       /* Function shift */
++#define       PCICFG_OFF_SHIFT        0       /* Register shift */
 +
-+/* general purpose memory allocation */
-+#define       MALLOC(osh, size)       malloc(size)
-+#define       MFREE(osh, addr, size)  free(addr)
-+#define       MALLOCED(osh)           0
-+#define       MALLOC_FAILED(osh)      0
-+#define       MALLOC_DUMP(osh, buf, sz)
-+extern int free(void *ptr);
-+extern void *malloc(uint size);
++#define       PCICFG_BUS_MASK         0xff    /* Bus mask */
++#define       PCICFG_SLOT_MASK        0x1f    /* Slot mask */
++#define       PCICFG_FUN_MASK         7       /* Function mask */
++#define       PCICFG_OFF_MASK         0xff    /* Bus mask */
 +
-+/* uncached virtual address */
-+#define       OSL_UNCACHED(va)        ((void*)KSEG1ADDR((ulong)(va)))
++#define       PCI_CONFIG_ADDR(b, s, f, o)                                     \
++              ((((b) & PCICFG_BUS_MASK) << PCICFG_BUS_SHIFT)          \
++               | (((s) & PCICFG_SLOT_MASK) << PCICFG_SLOT_SHIFT)      \
++               | (((f) & PCICFG_FUN_MASK) << PCICFG_FUN_SHIFT)        \
++               | (((o) & PCICFG_OFF_MASK) << PCICFG_OFF_SHIFT))
 +
-+/* host/bus architecture-specific address byte swap */
-+#define BUS_SWAP32(v)         (v)
++#define       PCI_CONFIG_BUS(a)       (((a) >> PCICFG_BUS_SHIFT) & PCICFG_BUS_MASK)
++#define       PCI_CONFIG_SLOT(a)      (((a) >> PCICFG_SLOT_SHIFT) & PCICFG_SLOT_MASK)
++#define       PCI_CONFIG_FUN(a)       (((a) >> PCICFG_FUN_SHIFT) & PCICFG_FUN_MASK)
++#define       PCI_CONFIG_OFF(a)       (((a) >> PCICFG_OFF_SHIFT) & PCICFG_OFF_MASK)
 +
-+/* microsecond delay */
-+#define       OSL_DELAY(usec)         udelay(usec)
-+extern void udelay(uint32 usec);
++/* PCIE Config space accessing MACROS*/
 +
-+/* map/unmap physical to virtual I/O */
-+#define       REG_MAP(pa, size)       ((void*)KSEG1ADDR((ulong)(pa)))
-+#define       REG_UNMAP(va)           do {} while (0)
++#define       PCIECFG_BUS_SHIFT       24      /* Bus shift */
++#define       PCIECFG_SLOT_SHIFT      19      /* Slot/Device shift */
++#define       PCIECFG_FUN_SHIFT       16      /* Function shift */
++#define       PCIECFG_OFF_SHIFT       0       /* Register shift */
 +
-+/* dereference an address that may cause a bus exception */
-+#define       BUSPROBE(val, addr)     (uint32 *)(addr) = (val)
++#define       PCIECFG_BUS_MASK        0xff    /* Bus mask */
++#define       PCIECFG_SLOT_MASK       0x1f    /* Slot/Device mask */
++#define       PCIECFG_FUN_MASK        7       /* Function mask */
++#define       PCIECFG_OFF_MASK        0x3ff   /* Register mask */
 +
-+/* Misc stubs */
-+#define osl_attach(pdev)      ((osl_t*)pdev)
-+#define osl_detach(osh)
-+extern void *osl_init(void);
-+#define OSL_ERROR(bcmerror)   osl_error(bcmerror)
-+extern int osl_error(int);
++#define       PCIE_CONFIG_ADDR(b, s, f, o)                                    \
++              ((((b) & PCIECFG_BUS_MASK) << PCIECFG_BUS_SHIFT)                \
++               | (((s) & PCIECFG_SLOT_MASK) << PCIECFG_SLOT_SHIFT)    \
++               | (((f) & PCIECFG_FUN_MASK) << PCIECFG_FUN_SHIFT)      \
++               | (((o) & PCIECFG_OFF_MASK) << PCIECFG_OFF_SHIFT))
 +
-+#endif        /* _min_osl_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/mipsinc.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/mipsinc.h
---- linux-2.4.32/arch/mips/bcm947xx/include/mipsinc.h  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/mipsinc.h     2005-12-16 23:39:10.748824500 +0100
-@@ -0,0 +1,552 @@
-+/*
-+ * HND Run Time Environment for standalone MIPS programs.
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id$
-+ */
++#define       PCIE_CONFIG_BUS(a)      (((a) >> PCIECFG_BUS_SHIFT) & PCIECFG_BUS_MASK)
++#define       PCIE_CONFIG_SLOT(a)     (((a) >> PCIECFG_SLOT_SHIFT) & PCIECFG_SLOT_MASK)
++#define       PCIE_CONFIG_FUN(a)      (((a) >> PCIECFG_FUN_SHIFT) & PCIECFG_FUN_MASK)
++#define       PCIE_CONFIG_OFF(a)      (((a) >> PCIECFG_OFF_SHIFT) & PCIECFG_OFF_MASK)
 +
-+#ifndef       _MISPINC_H
-+#define _MISPINC_H
++      
++/* The actual config space */
 +
++#define       PCI_BAR_MAX             6
 +
-+/* MIPS defines */
++#define       PCI_ROM_BAR             8
 +
-+#ifdef        _LANGUAGE_ASSEMBLY
++#define       PCR_RSVDA_MAX           2
 +
-+/*
-+ * Symbolic register names for 32 bit ABI
-+ */
-+#define zero  $0      /* wired zero */
-+#define AT    $1      /* assembler temp - uppercase because of ".set at" */
-+#define v0    $2      /* return value */
-+#define v1    $3
-+#define a0    $4      /* argument registers */
-+#define a1    $5
-+#define a2    $6
-+#define a3    $7
-+#define t0    $8      /* caller saved */
-+#define t1    $9
-+#define t2    $10
-+#define t3    $11
-+#define t4    $12
-+#define t5    $13
-+#define t6    $14
-+#define t7    $15
-+#define s0    $16     /* callee saved */
-+#define s1    $17
-+#define s2    $18
-+#define s3    $19
-+#define s4    $20
-+#define s5    $21
-+#define s6    $22
-+#define s7    $23
-+#define t8    $24     /* caller saved */
-+#define t9    $25
-+#define jp    $25     /* PIC jump register */
-+#define k0    $26     /* kernel scratch */
-+#define k1    $27
-+#define gp    $28     /* global pointer */
-+#define sp    $29     /* stack pointer */
-+#define fp    $30     /* frame pointer */
-+#define s8    $30     /* same like fp! */
-+#define ra    $31     /* return address */
++/* pci config status reg has a bit to indicate that capability ptr is present*/
 +
++#define PCI_CAPPTR_PRESENT    0x0010
 +
-+/*
-+ * CP0 Registers 
-+ */
++typedef struct _pci_config_regs {
++    unsigned short    vendor;
++    unsigned short    device;
++    unsigned short    command;
++    unsigned short    status;
++    unsigned char     rev_id;
++    unsigned char     prog_if;
++    unsigned char     sub_class;
++    unsigned char     base_class;
++    unsigned char     cache_line_size;
++    unsigned char     latency_timer;
++    unsigned char     header_type;
++    unsigned char     bist;
++    unsigned long     base[PCI_BAR_MAX];
++    unsigned long     cardbus_cis;
++    unsigned short    subsys_vendor;
++    unsigned short    subsys_id;
++    unsigned long     baserom;
++    unsigned long     rsvd_a[PCR_RSVDA_MAX];
++    unsigned char     int_line;
++    unsigned char     int_pin;
++    unsigned char     min_gnt;
++    unsigned char     max_lat;
++    unsigned char     dev_dep[192];
++} pci_config_regs;
 +
-+#define C0_INX                $0
-+#define C0_RAND               $1
-+#define C0_TLBLO0     $2
-+#define C0_TLBLO      C0_TLBLO0
-+#define C0_TLBLO1     $3
-+#define C0_CTEXT      $4
-+#define C0_PGMASK     $5
-+#define C0_WIRED      $6
-+#define C0_BADVADDR   $8
-+#define C0_COUNT      $9
-+#define C0_TLBHI      $10
-+#define C0_COMPARE    $11
-+#define C0_SR         $12
-+#define C0_STATUS     C0_SR
-+#define C0_CAUSE      $13
-+#define C0_EPC                $14
-+#define C0_PRID               $15
-+#define C0_CONFIG     $16
-+#define C0_LLADDR     $17
-+#define C0_WATCHLO    $18
-+#define C0_WATCHHI    $19
-+#define C0_XCTEXT     $20
-+#define C0_DIAGNOSTIC $22
-+#define C0_BROADCOM   C0_DIAGNOSTIC
-+#define       C0_PERFORMANCE  $25
-+#define C0_ECC                $26
-+#define C0_CACHEERR   $27
-+#define C0_TAGLO      $28
-+#define C0_TAGHI      $29
-+#define C0_ERREPC     $30
-+#define C0_DESAVE     $31
++#define       SZPCR           (sizeof (pci_config_regs))
++#define       MINSZPCR        64              /* offsetof (dev_dep[0] */
 +
-+/*
-+ * LEAF - declare leaf routine
++/* A structure for the config registers is nice, but in most
++ * systems the config space is not memory mapped, so we need
++ * filed offsetts. :-(
 + */
-+#define LEAF(symbol)                          \
-+              .globl  symbol;                 \
-+              .align  2;                      \
-+              .type   symbol,@function;       \
-+              .ent    symbol,0;               \
-+symbol:               .frame  sp,0,ra
++#define       PCI_CFG_VID             0
++#define       PCI_CFG_DID             2
++#define       PCI_CFG_CMD             4
++#define       PCI_CFG_STAT            6
++#define       PCI_CFG_REV             8
++#define       PCI_CFG_PROGIF          9
++#define       PCI_CFG_SUBCL           0xa
++#define       PCI_CFG_BASECL          0xb
++#define       PCI_CFG_CLSZ            0xc
++#define       PCI_CFG_LATTIM          0xd
++#define       PCI_CFG_HDR             0xe
++#define       PCI_CFG_BIST            0xf
++#define       PCI_CFG_BAR0            0x10
++#define       PCI_CFG_BAR1            0x14
++#define       PCI_CFG_BAR2            0x18
++#define       PCI_CFG_BAR3            0x1c
++#define       PCI_CFG_BAR4            0x20
++#define       PCI_CFG_BAR5            0x24
++#define       PCI_CFG_CIS             0x28
++#define       PCI_CFG_SVID            0x2c
++#define       PCI_CFG_SSID            0x2e
++#define       PCI_CFG_ROMBAR          0x30
++#define PCI_CFG_CAPPTR                0x34
++#define       PCI_CFG_INT             0x3c
++#define       PCI_CFG_PIN             0x3d
++#define       PCI_CFG_MINGNT          0x3e
++#define       PCI_CFG_MAXLAT          0x3f
 +
-+/*
-+ * END - mark end of function
-+ */
-+#define END(function)                         \
-+              .end    function;               \
-+              .size   function,.-function
++/* Classes and subclasses */
 +
-+#define _ULCAST_
++typedef enum {
++    PCI_CLASS_OLD = 0,
++    PCI_CLASS_DASDI,
++    PCI_CLASS_NET,
++    PCI_CLASS_DISPLAY,
++    PCI_CLASS_MMEDIA,
++    PCI_CLASS_MEMORY,
++    PCI_CLASS_BRIDGE,
++    PCI_CLASS_COMM,
++    PCI_CLASS_BASE,
++    PCI_CLASS_INPUT,
++    PCI_CLASS_DOCK,
++    PCI_CLASS_CPU,
++    PCI_CLASS_SERIAL,
++    PCI_CLASS_INTELLIGENT = 0xe,
++    PCI_CLASS_SATELLITE,
++    PCI_CLASS_CRYPT,
++    PCI_CLASS_DSP,
++    PCI_CLASS_MAX
++} pci_classes;
 +
-+#else
++typedef enum {
++    PCI_DASDI_SCSI,
++    PCI_DASDI_IDE,
++    PCI_DASDI_FLOPPY,
++    PCI_DASDI_IPI,
++    PCI_DASDI_RAID,
++    PCI_DASDI_OTHER = 0x80
++} pci_dasdi_subclasses;
 +
-+/*
-+ * The following macros are especially useful for __asm__
-+ * inline assembler.
-+ */
-+#ifndef __STR
-+#define __STR(x) #x
-+#endif
-+#ifndef STR
-+#define STR(x) __STR(x)
-+#endif
++typedef enum {
++    PCI_NET_ETHER,
++    PCI_NET_TOKEN,
++    PCI_NET_FDDI,
++    PCI_NET_ATM,
++    PCI_NET_OTHER = 0x80
++} pci_net_subclasses;
 +
-+#define _ULCAST_ (unsigned long)
++typedef enum {
++    PCI_DISPLAY_VGA,
++    PCI_DISPLAY_XGA,
++    PCI_DISPLAY_3D,
++    PCI_DISPLAY_OTHER = 0x80
++} pci_display_subclasses;
 +
++typedef enum {
++    PCI_MMEDIA_VIDEO,
++    PCI_MMEDIA_AUDIO,
++    PCI_MMEDIA_PHONE,
++    PCI_MEDIA_OTHER = 0x80
++} pci_mmedia_subclasses;
 +
-+/*
-+ * CP0 Registers 
-+ */
++typedef enum {
++    PCI_MEMORY_RAM,
++    PCI_MEMORY_FLASH,
++    PCI_MEMORY_OTHER = 0x80
++} pci_memory_subclasses;
 +
-+#define C0_INX                0               /* CP0: TLB Index */
-+#define C0_RAND               1               /* CP0: TLB Random */
-+#define C0_TLBLO0     2               /* CP0: TLB EntryLo0 */
-+#define C0_TLBLO      C0_TLBLO0       /* CP0: TLB EntryLo0 */
-+#define C0_TLBLO1     3               /* CP0: TLB EntryLo1 */
-+#define C0_CTEXT      4               /* CP0: Context */
-+#define C0_PGMASK     5               /* CP0: TLB PageMask */
-+#define C0_WIRED      6               /* CP0: TLB Wired */
-+#define C0_BADVADDR   8               /* CP0: Bad Virtual Address */
-+#define C0_COUNT      9               /* CP0: Count */
-+#define C0_TLBHI      10              /* CP0: TLB EntryHi */
-+#define C0_COMPARE    11              /* CP0: Compare */
-+#define C0_SR         12              /* CP0: Processor Status */
-+#define C0_STATUS     C0_SR           /* CP0: Processor Status */
-+#define C0_CAUSE      13              /* CP0: Exception Cause */
-+#define C0_EPC                14              /* CP0: Exception PC */
-+#define C0_PRID               15              /* CP0: Processor Revision Indentifier */
-+#define C0_CONFIG     16              /* CP0: Config */
-+#define C0_LLADDR     17              /* CP0: LLAddr */
-+#define C0_WATCHLO    18              /* CP0: WatchpointLo */
-+#define C0_WATCHHI    19              /* CP0: WatchpointHi */
-+#define C0_XCTEXT     20              /* CP0: XContext */
-+#define C0_DIAGNOSTIC 22              /* CP0: Diagnostic */
-+#define C0_BROADCOM   C0_DIAGNOSTIC   /* CP0: Broadcom Register */
-+#define       C0_PERFORMANCE  25              /* CP0: Performance Counter/Control Registers */
-+#define C0_ECC                26              /* CP0: ECC */
-+#define C0_CACHEERR   27              /* CP0: CacheErr */
-+#define C0_TAGLO      28              /* CP0: TagLo */
-+#define C0_TAGHI      29              /* CP0: TagHi */
-+#define C0_ERREPC     30              /* CP0: ErrorEPC */
-+#define C0_DESAVE     31              /* CP0: DebugSave */
++typedef enum {
++    PCI_BRIDGE_HOST,
++    PCI_BRIDGE_ISA,
++    PCI_BRIDGE_EISA,
++    PCI_BRIDGE_MC,
++    PCI_BRIDGE_PCI,
++    PCI_BRIDGE_PCMCIA,
++    PCI_BRIDGE_NUBUS,
++    PCI_BRIDGE_CARDBUS,
++    PCI_BRIDGE_RACEWAY,
++    PCI_BRIDGE_OTHER = 0x80
++} pci_bridge_subclasses;
 +
-+#endif        /* _LANGUAGE_ASSEMBLY */
++typedef enum {
++    PCI_COMM_UART,
++    PCI_COMM_PARALLEL,
++    PCI_COMM_MULTIUART,
++    PCI_COMM_MODEM,
++    PCI_COMM_OTHER = 0x80
++} pci_comm_subclasses;
 +
-+/*
-+ * Memory segments (32bit kernel mode addresses)
-+ */
-+#undef KUSEG
-+#undef KSEG0
-+#undef KSEG1
-+#undef KSEG2
-+#undef KSEG3
-+#define KUSEG         0x00000000
-+#define KSEG0         0x80000000
-+#define KSEG1         0xa0000000
-+#define KSEG2         0xc0000000
-+#define KSEG3         0xe0000000
-+#define PHYSADDR_MASK 0x1fffffff
++typedef enum {
++    PCI_BASE_PIC,
++    PCI_BASE_DMA,
++    PCI_BASE_TIMER,
++    PCI_BASE_RTC,
++    PCI_BASE_PCI_HOTPLUG,
++    PCI_BASE_OTHER = 0x80
++} pci_base_subclasses;
 +
-+/*
-+ * Map an address to a certain kernel segment
-+ */
-+#undef PHYSADDR
-+#undef KSEG0ADDR
-+#undef KSEG1ADDR
-+#undef KSEG2ADDR
-+#undef KSEG3ADDR
++typedef enum {
++    PCI_INPUT_KBD,
++    PCI_INPUT_PEN,
++    PCI_INPUT_MOUSE,
++    PCI_INPUT_SCANNER,
++    PCI_INPUT_GAMEPORT,
++    PCI_INPUT_OTHER = 0x80
++} pci_input_subclasses;
 +
-+#define PHYSADDR(a)   (_ULCAST_(a) & PHYSADDR_MASK)
-+#define KSEG0ADDR(a)  ((_ULCAST_(a) & PHYSADDR_MASK) | KSEG0)
-+#define KSEG1ADDR(a)  ((_ULCAST_(a) & PHYSADDR_MASK) | KSEG1)
-+#define KSEG2ADDR(a)  ((_ULCAST_(a) & PHYSADDR_MASK) | KSEG2)
-+#define KSEG3ADDR(a)  ((_ULCAST_(a) & PHYSADDR_MASK) | KSEG3)
++typedef enum {
++    PCI_DOCK_GENERIC,
++    PCI_DOCK_OTHER = 0x80
++} pci_dock_subclasses;
 +
++typedef enum {
++    PCI_CPU_386,
++    PCI_CPU_486,
++    PCI_CPU_PENTIUM,
++    PCI_CPU_ALPHA = 0x10,
++    PCI_CPU_POWERPC = 0x20,
++    PCI_CPU_MIPS = 0x30,
++    PCI_CPU_COPROC = 0x40,
++    PCI_CPU_OTHER = 0x80
++} pci_cpu_subclasses;
 +
-+#ifndef       Index_Invalidate_I
-+/*
-+ * Cache Operations
-+ */
-+#define Index_Invalidate_I    0x00
-+#define Index_Writeback_Inv_D 0x01
-+#define Index_Invalidate_SI   0x02
-+#define Index_Writeback_Inv_SD        0x03
-+#define Index_Load_Tag_I      0x04
-+#define Index_Load_Tag_D      0x05
-+#define Index_Load_Tag_SI     0x06
-+#define Index_Load_Tag_SD     0x07
-+#define Index_Store_Tag_I     0x08
-+#define Index_Store_Tag_D     0x09
-+#define Index_Store_Tag_SI    0x0A
-+#define Index_Store_Tag_SD    0x0B
-+#define Create_Dirty_Excl_D   0x0d
-+#define Create_Dirty_Excl_SD  0x0f
-+#define Hit_Invalidate_I      0x10
-+#define Hit_Invalidate_D      0x11
-+#define Hit_Invalidate_SI     0x12
-+#define Hit_Invalidate_SD     0x13
-+#define Fill_I                        0x14
-+#define Hit_Writeback_Inv_D   0x15
-+                                      /* 0x16 is unused */
-+#define Hit_Writeback_Inv_SD  0x17
-+#define R5K_Page_Invalidate_S 0x17
-+#define Hit_Writeback_I               0x18
-+#define Hit_Writeback_D               0x19
-+                                      /* 0x1a is unused */
-+#define Hit_Writeback_SD      0x1b
-+                                      /* 0x1c is unused */
-+                                      /* 0x1e is unused */
-+#define Hit_Set_Virtual_SI    0x1e
-+#define Hit_Set_Virtual_SD    0x1f
-+#endif
++typedef enum {
++    PCI_SERIAL_IEEE1394,
++    PCI_SERIAL_ACCESS,
++    PCI_SERIAL_SSA,
++    PCI_SERIAL_USB,
++    PCI_SERIAL_FIBER,
++    PCI_SERIAL_SMBUS,
++    PCI_SERIAL_OTHER = 0x80
++} pci_serial_subclasses;
 +
++typedef enum {
++    PCI_INTELLIGENT_I2O,
++} pci_intelligent_subclasses;
 +
-+/*
-+ * R4x00 interrupt enable / cause bits
-+ */
-+#define IE_SW0                        (_ULCAST_(1) <<  8)
-+#define IE_SW1                        (_ULCAST_(1) <<  9)
-+#define IE_IRQ0                       (_ULCAST_(1) << 10)
-+#define IE_IRQ1                       (_ULCAST_(1) << 11)
-+#define IE_IRQ2                       (_ULCAST_(1) << 12)
-+#define IE_IRQ3                       (_ULCAST_(1) << 13)
-+#define IE_IRQ4                       (_ULCAST_(1) << 14)
-+#define IE_IRQ5                       (_ULCAST_(1) << 15)
++typedef enum {
++    PCI_SATELLITE_TV,
++    PCI_SATELLITE_AUDIO,
++    PCI_SATELLITE_VOICE,
++    PCI_SATELLITE_DATA,
++    PCI_SATELLITE_OTHER = 0x80
++} pci_satellite_subclasses;
 +
-+#ifndef       ST0_UM
-+/*
-+ * Bitfields in the mips32 cp0 status register
-+ */
-+#define ST0_IE                        0x00000001
-+#define ST0_EXL                       0x00000002
-+#define ST0_ERL                       0x00000004
-+#define ST0_UM                        0x00000010
-+#define ST0_SWINT0            0x00000100
-+#define ST0_SWINT1            0x00000200
-+#define ST0_HWINT0            0x00000400
-+#define ST0_HWINT1            0x00000800
-+#define ST0_HWINT2            0x00001000
-+#define ST0_HWINT3            0x00002000
-+#define ST0_HWINT4            0x00004000
-+#define ST0_HWINT5            0x00008000
-+#define ST0_IM                        0x0000ff00
-+#define ST0_NMI                       0x00080000
-+#define ST0_SR                        0x00100000
-+#define ST0_TS                        0x00200000
-+#define ST0_BEV                       0x00400000
-+#define ST0_RE                        0x02000000
-+#define ST0_RP                        0x08000000
-+#define ST0_CU                        0xf0000000
-+#define ST0_CU0                       0x10000000
-+#define ST0_CU1                       0x20000000
-+#define ST0_CU2                       0x40000000
-+#define ST0_CU3                       0x80000000
-+#endif
++typedef enum {
++    PCI_CRYPT_NETWORK,
++    PCI_CRYPT_ENTERTAINMENT,
++    PCI_CRYPT_OTHER = 0x80
++} pci_crypt_subclasses;
 +
++typedef enum {
++    PCI_DSP_DPIO,
++    PCI_DSP_OTHER = 0x80
++} pci_dsp_subclasses;
 +
-+/*
-+ * Bitfields in the mips32 cp0 cause register
-+ */
-+#define C_EXC                 0x0000007c
-+#define C_EXC_SHIFT           2
-+#define C_INT                 0x0000ff00
-+#define C_INT_SHIFT           8
-+#define C_SW0                 (_ULCAST_(1) <<  8)
-+#define C_SW1                 (_ULCAST_(1) <<  9)
-+#define C_IRQ0                        (_ULCAST_(1) << 10)
-+#define C_IRQ1                        (_ULCAST_(1) << 11)
-+#define C_IRQ2                        (_ULCAST_(1) << 12)
-+#define C_IRQ3                        (_ULCAST_(1) << 13)
-+#define C_IRQ4                        (_ULCAST_(1) << 14)
-+#define C_IRQ5                        (_ULCAST_(1) << 15)
-+#define C_WP                  0x00400000
-+#define C_IV                  0x00800000
-+#define C_CE                  0x30000000
-+#define C_CE_SHIFT            28
-+#define C_BD                  0x80000000
++/* Header types */
++typedef enum {
++      PCI_HEADER_NORMAL,
++      PCI_HEADER_BRIDGE,
++      PCI_HEADER_CARDBUS
++} pci_header_types;
 +
-+/* Values in C_EXC */
-+#define EXC_INT                       0
-+#define EXC_TLBM              1
-+#define EXC_TLBL              2
-+#define EXC_TLBS              3
-+#define EXC_AEL                       4
-+#define EXC_AES                       5
-+#define EXC_IBE                       6
-+#define EXC_DBE                       7
-+#define EXC_SYS                       8
-+#define EXC_BPT                       9
-+#define EXC_RI                        10
-+#define EXC_CU                        11
-+#define EXC_OV                        12
-+#define EXC_TR                        13
-+#define EXC_WATCH             23
-+#define EXC_MCHK              24
 +
++/* Overlay for a PCI-to-PCI bridge */
 +
-+/*
-+ * Bits in the cp0 config register.
-+ */
-+#define CONF_CM_CACHABLE_NO_WA                0
-+#define CONF_CM_CACHABLE_WA           1
-+#define CONF_CM_UNCACHED              2
-+#define CONF_CM_CACHABLE_NONCOHERENT  3
-+#define CONF_CM_CACHABLE_CE           4
-+#define CONF_CM_CACHABLE_COW          5
-+#define CONF_CM_CACHABLE_CUW          6
-+#define CONF_CM_CACHABLE_ACCELERATED  7
-+#define CONF_CM_CMASK                 7
-+#define CONF_CU                               (_ULCAST_(1) <<  3)
-+#define CONF_DB                               (_ULCAST_(1) <<  4)
-+#define CONF_IB                               (_ULCAST_(1) <<  5)
-+#define CONF_SE                               (_ULCAST_(1) << 12)
-+#define CONF_SC                               (_ULCAST_(1) << 17)
-+#define CONF_AC                               (_ULCAST_(1) << 23)
-+#define CONF_HALT                     (_ULCAST_(1) << 25)
++#define       PPB_RSVDA_MAX           2
++#define       PPB_RSVDD_MAX           8
 +
++typedef struct _ppb_config_regs {
++    unsigned short    vendor;
++    unsigned short    device;
++    unsigned short    command;
++    unsigned short    status;
++    unsigned char     rev_id;
++    unsigned char     prog_if;
++    unsigned char     sub_class;
++    unsigned char     base_class;
++    unsigned char     cache_line_size;
++    unsigned char     latency_timer;
++    unsigned char     header_type;
++    unsigned char     bist;
++    unsigned long     rsvd_a[PPB_RSVDA_MAX];
++    unsigned char     prim_bus;
++    unsigned char     sec_bus;
++    unsigned char     sub_bus;
++    unsigned char     sec_lat;
++    unsigned char     io_base;
++    unsigned char     io_lim;
++    unsigned short    sec_status;
++    unsigned short    mem_base;
++    unsigned short    mem_lim;
++    unsigned short    pf_mem_base;
++    unsigned short    pf_mem_lim;
++    unsigned long     pf_mem_base_hi;
++    unsigned long     pf_mem_lim_hi;
++    unsigned short    io_base_hi;
++    unsigned short    io_lim_hi;
++    unsigned short    subsys_vendor;
++    unsigned short    subsys_id;
++    unsigned long     rsvd_b;
++    unsigned char     rsvd_c;
++    unsigned char     int_pin;
++    unsigned short    bridge_ctrl;
++    unsigned char     chip_ctrl;
++    unsigned char     diag_ctrl;
++    unsigned short    arb_ctrl;
++    unsigned long     rsvd_d[PPB_RSVDD_MAX];
++    unsigned char     dev_dep[192];
++} ppb_config_regs;
 +
-+/*
-+ * Bits in the cp0 config register select 1.
-+ */
-+#define CONF1_FP              0x00000001      /* FPU present */
-+#define CONF1_EP              0x00000002      /* EJTAG present */
-+#define CONF1_CA              0x00000004      /* mips16 implemented */
-+#define CONF1_WR              0x00000008      /* Watch registers present */
-+#define CONF1_PC              0x00000010      /* Performance counters present */
-+#define CONF1_DA_SHIFT                7               /* D$ associativity */
-+#define CONF1_DA_MASK         0x00000380
-+#define CONF1_DA_BASE         1
-+#define CONF1_DL_SHIFT                10              /* D$ line size */
-+#define CONF1_DL_MASK         0x00001c00
-+#define CONF1_DL_BASE         2
-+#define CONF1_DS_SHIFT                13              /* D$ sets/way */
-+#define CONF1_DS_MASK         0x0000e000
-+#define CONF1_DS_BASE         64
-+#define CONF1_IA_SHIFT                16              /* I$ associativity */
-+#define CONF1_IA_MASK         0x00070000
-+#define CONF1_IA_BASE         1
-+#define CONF1_IL_SHIFT                19              /* I$ line size */
-+#define CONF1_IL_MASK         0x00380000
-+#define CONF1_IL_BASE         2
-+#define CONF1_IS_SHIFT                22              /* Instruction cache sets/way */
-+#define CONF1_IS_MASK         0x01c00000
-+#define CONF1_IS_BASE         64
-+#define CONF1_MS_MASK         0x7e000000      /* Number of tlb entries */
-+#define CONF1_MS_SHIFT                25
 +
-+/* PRID register */
-+#define PRID_COPT_MASK                0xff000000
-+#define PRID_COMP_MASK                0x00ff0000
-+#define PRID_IMP_MASK         0x0000ff00
-+#define PRID_REV_MASK         0x000000ff
++/* PCI CAPABILITY DEFINES */
++#define PCI_CAP_POWERMGMTCAP_ID               0x01
++#define PCI_CAP_MSICAP_ID             0x05
++#define PCI_CAP_PCIECAP_ID            0x10
 +
-+#define PRID_COMP_LEGACY      0x000000
-+#define PRID_COMP_MIPS                0x010000
-+#define PRID_COMP_BROADCOM    0x020000
-+#define PRID_COMP_ALCHEMY     0x030000
-+#define PRID_COMP_SIBYTE      0x040000
-+#define PRID_IMP_BCM4710      0x4000
-+#define PRID_IMP_BCM3302      0x9000
-+#define PRID_IMP_BCM3303      0x9100
++/* Data structure to define the Message Signalled Interrupt facility 
++ * Valid for PCI and PCIE configurations */
++typedef struct _pciconfig_cap_msi {
++      unsigned char capID;
++      unsigned char nextptr;
++      unsigned short msgctrl;
++      unsigned int msgaddr;
++} pciconfig_cap_msi;
 +
-+#define PRID_IMP_UNKNOWN      0xff00
++/* Data structure to define the Power managment facility
++ * Valid for PCI and PCIE configurations */
++typedef struct _pciconfig_cap_pwrmgmt {
++      unsigned char capID;
++      unsigned char nextptr;
++      unsigned short pme_cap;
++      unsigned short  pme_sts_ctrl; 
++      unsigned char  pme_bridge_ext;
++      unsigned char  data;
++} pciconfig_cap_pwrmgmt;
 +
-+#define BCM330X(id) \
-+      (((id & (PRID_COMP_MASK | PRID_IMP_MASK)) == (PRID_COMP_BROADCOM | PRID_IMP_BCM3302)) \
-+      || ((id & (PRID_COMP_MASK | PRID_IMP_MASK)) == (PRID_COMP_BROADCOM | PRID_IMP_BCM3303)))
++/* Data structure to define the PCIE capability */
++typedef struct _pciconfig_cap_pcie {
++      unsigned char capID;
++      unsigned char nextptr;
++      unsigned short pcie_cap;
++      unsigned int  dev_cap;
++      unsigned short dev_ctrl;
++      unsigned short dev_status;
++      unsigned int  link_cap;
++      unsigned short link_ctrl;
++      unsigned short link_status;
++} pciconfig_cap_pcie;
 +
-+/* Bits in C0_BROADCOM */
-+#define BRCM_PFC_AVAIL                0x20000000      /* PFC is available */
-+#define BRCM_DC_ENABLE                0x40000000      /* Enable Data $ */
-+#define BRCM_IC_ENABLE                0x80000000      /* Enable Instruction $ */
-+#define BRCM_PFC_ENABLE               0x00400000      /* Obsolete? Enable PFC (at least on 4310) */
++/* PCIE Enhanced CAPABILITY DEFINES */
++#define PCIE_EXTCFG_OFFSET    0x100
++#define PCIE_ADVERRREP_CAPID  0x0001
++#define PCIE_VC_CAPID         0x0002
++#define PCIE_DEVSNUM_CAPID    0x0003
++#define PCIE_PWRBUDGET_CAPID  0x0004
 +
-+/* PreFetch Cache aka Read Ahead Cache */
++/* Header to define the PCIE specific capabilities in the extended config space */
++typedef struct _pcie_enhanced_caphdr {
++      unsigned short capID;
++      unsigned short cap_ver : 4;
++      unsigned short next_ptr : 12;
++} pcie_enhanced_caphdr;
 +
-+#define PFC_CR0                       0xff400000      /* control reg 0 */
-+#define PFC_CR1                       0xff400004      /* control reg 1 */
 +
-+/* PFC operations */
-+#define PFC_I                 0x00000001      /* Enable PFC use for instructions */
-+#define PFC_D                 0x00000002      /* Enable PFC use for data */
-+#define PFC_PFI                       0x00000004      /* Enable seq. prefetch for instructions */
-+#define PFC_PFD                       0x00000008      /* Enable seq. prefetch for data */
-+#define PFC_CINV              0x00000010      /* Enable selective (i/d) cacheop flushing */
-+#define PFC_NCH                       0x00000020      /* Disable flushing based on cacheops */
-+#define PFC_DPF                       0x00000040      /* Enable directional prefetching */
-+#define PFC_FLUSH             0x00000100      /* Flush the PFC */
-+#define PFC_BRR                       0x40000000      /* Bus error indication */
-+#define PFC_PWR                       0x80000000      /* Disable power saving (clock gating) */
++/* Everything below is BRCM HND proprietary */
 +
-+/* Handy defaults */
-+#define PFC_DISABLED          0
-+#define PFC_AUTO                      0xffffffff      /* auto select the default mode */
-+#define PFC_INST              (PFC_I | PFC_PFI | PFC_CINV)
-+#define PFC_INST_NOPF         (PFC_I | PFC_CINV)
-+#define PFC_DATA              (PFC_D | PFC_PFD | PFC_CINV)
-+#define PFC_DATA_NOPF         (PFC_D | PFC_CINV)
-+#define PFC_I_AND_D           (PFC_INST | PFC_DATA)
-+#define PFC_I_AND_D_NOPF      (PFC_INST_NOPF | PFC_DATA_NOPF)
++#define       PCI_BAR0_WIN            0x80    /* backplane addres space accessed by BAR0 */
++#define       PCI_BAR1_WIN            0x84    /* backplane addres space accessed by BAR1 */
++#define       PCI_SPROM_CONTROL       0x88    /* sprom property control */
++#define       PCI_BAR1_CONTROL        0x8c    /* BAR1 region burst control */
++#define       PCI_INT_STATUS          0x90    /* PCI and other cores interrupts */
++#define       PCI_INT_MASK            0x94    /* mask of PCI and other cores interrupts */
++#define PCI_TO_SB_MB          0x98    /* signal backplane interrupts */
++#define PCI_BACKPLANE_ADDR    0xA0    /* address an arbitrary location on the system backplane */
++#define PCI_BACKPLANE_DATA    0xA4    /* data at the location specified by above address register */
++#define       PCI_GPIO_IN             0xb0    /* pci config space gpio input (>=rev3) */
++#define       PCI_GPIO_OUT            0xb4    /* pci config space gpio output (>=rev3) */
++#define       PCI_GPIO_OUTEN          0xb8    /* pci config space gpio output enable (>=rev3) */
 +
++#define       PCI_BAR0_SPROM_OFFSET   (4 * 1024)      /* bar0 + 4K accesses external sprom */
++#define       PCI_BAR0_PCIREGS_OFFSET (6 * 1024)      /* bar0 + 6K accesses pci core registers */
 +
-+/* 
-+ * These are the UART port assignments, expressed as offsets from the base
-+ * register.  These assignments should hold for any serial port based on
-+ * a 8250, 16450, or 16550(A).
-+ */
++/* PCI_INT_STATUS */
++#define       PCI_SBIM_STATUS_SERR    0x4     /* backplane SBErr interrupt status */
 +
-+#define UART_RX               0       /* In:  Receive buffer (DLAB=0) */
-+#define UART_TX               0       /* Out: Transmit buffer (DLAB=0) */
-+#define UART_DLL      0       /* Out: Divisor Latch Low (DLAB=1) */
-+#define UART_DLM      1       /* Out: Divisor Latch High (DLAB=1) */
-+#define UART_LCR      3       /* Out: Line Control Register */
-+#define UART_MCR      4       /* Out: Modem Control Register */
-+#define UART_LSR      5       /* In:  Line Status Register */
-+#define UART_MSR      6       /* In:  Modem Status Register */
-+#define UART_SCR      7       /* I/O: Scratch Register */
-+#define UART_LCR_DLAB 0x80    /* Divisor latch access bit */
-+#define UART_LCR_WLEN8        0x03    /* Wordlength: 8 bits */
-+#define UART_MCR_LOOP 0x10    /* Enable loopback test mode */
-+#define UART_LSR_THRE 0x20    /* Transmit-hold-register empty */
-+#define UART_LSR_RXRDY        0x01    /* Receiver ready */
++/* PCI_INT_MASK */
++#define       PCI_SBIM_SHIFT          8       /* backplane core interrupt mask bits offset */
++#define       PCI_SBIM_MASK           0xff00  /* backplane core interrupt mask */
++#define       PCI_SBIM_MASK_SERR      0x4     /* backplane SBErr interrupt mask */
++
++/* PCI_SPROM_CONTROL */
++#define       SPROM_BLANK             0x04    /* indicating a blank sprom */
++#define SPROM_WRITEEN         0x10    /* sprom write enable */
++#define SPROM_BOOTROM_WE      0x20    /* external bootrom write enable */
 +
++#define       SPROM_SIZE              256     /* sprom size in 16-bit */
++#define SPROM_CRC_RANGE               64      /* crc cover range in 16-bit */
 +
-+#ifndef       _LANGUAGE_ASSEMBLY
++/* PCI_CFG_CMD_STAT */
++#define PCI_CFG_CMD_STAT_TA   0x08000000      /* target abort status */
 +
++#endif
+diff -Naur linux.old/arch/mips/bcm947xx/include/sbchipc.h linux.dev/arch/mips/bcm947xx/include/sbchipc.h
+--- linux.old/arch/mips/bcm947xx/include/sbchipc.h     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/sbchipc.h     2006-04-06 15:34:14.000000000 +0200
+@@ -0,0 +1,440 @@
 +/*
-+ * Macros to access the system control coprocessor
++ * SiliconBackplane Chipcommon core hardware definitions.
++ *
++ * The chipcommon core provides chip identification, SB control,
++ * jtag, 0/1/2 uarts, clock frequency control, a watchdog interrupt timer,
++ * gpio interface, extbus, and support for serial and parallel flashes.
++ *
++ * $Id$
++ * Copyright 2005, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
 + */
 +
-+#define MFC0(source, sel)                                     \
-+({                                                            \
-+      int __res;                                              \
-+      __asm__ __volatile__(                                   \
-+      ".set\tnoreorder\n\t"                                   \
-+      ".set\tnoat\n\t"                                        \
-+      ".word\t"STR(0x40010000 | ((source)<<11) | (sel))"\n\t" \
-+      "move\t%0,$1\n\t"                                       \
-+      ".set\tat\n\t"                                          \
-+      ".set\treorder"                                         \
-+      :"=r" (__res)                                           \
-+      :                                                       \
-+      :"$1");                                                 \
-+      __res;                                                  \
-+})
-+
-+#define MTC0(source, sel, value)                              \
-+do {                                                          \
-+      __asm__ __volatile__(                                   \
-+      ".set\tnoreorder\n\t"                                   \
-+      ".set\tnoat\n\t"                                        \
-+      "move\t$1,%z0\n\t"                                      \
-+      ".word\t"STR(0x40810000 | ((source)<<11) | (sel))"\n\t" \
-+      ".set\tat\n\t"                                          \
-+      ".set\treorder"                                         \
-+      :                                                       \
-+      :"jr" (value)                                           \
-+      :"$1");                                                 \
-+} while (0)
-+
-+#define get_c0_count()                                                \
-+({                                                            \
-+      int __res;                                              \
-+      __asm__ __volatile__(                                   \
-+      ".set\tnoreorder\n\t"                                   \
-+      ".set\tnoat\n\t"                                        \
-+      "mfc0\t%0,$9\n\t"                                       \
-+      ".set\tat\n\t"                                          \
-+      ".set\treorder"                                         \
-+      :"=r" (__res));                                         \
-+      __res;                                                  \
-+})
++#ifndef       _SBCHIPC_H
++#define       _SBCHIPC_H
 +
-+static INLINE void icache_probe(uint32 config1, uint *size, uint *lsize)
-+{
-+      uint lsz, sets, ways;
 +
-+      /* Instruction Cache Size = Associativity * Line Size * Sets Per Way */
-+      if ((lsz = ((config1 & CONF1_IL_MASK) >> CONF1_IL_SHIFT)))
-+              lsz = CONF1_IL_BASE << lsz;
-+      sets = CONF1_IS_BASE << ((config1 & CONF1_IS_MASK) >> CONF1_IS_SHIFT);
-+      ways = CONF1_IA_BASE + ((config1 & CONF1_IA_MASK) >> CONF1_IA_SHIFT);
-+      *size = lsz * sets * ways;
-+      *lsize = lsz;
-+}
++#ifndef _LANGUAGE_ASSEMBLY
 +
-+static INLINE void dcache_probe(uint32 config1, uint *size, uint *lsize)
-+{
-+      uint lsz, sets, ways;
++/* cpp contortions to concatenate w/arg prescan */
++#ifndef PAD
++#define       _PADLINE(line)  pad ## line
++#define       _XSTR(line)     _PADLINE(line)
++#define       PAD             _XSTR(__LINE__)
++#endif        /* PAD */
 +
-+      /* Data Cache Size = Associativity * Line Size * Sets Per Way */
-+      if ((lsz = ((config1 & CONF1_DL_MASK) >> CONF1_DL_SHIFT)))
-+              lsz = CONF1_DL_BASE << lsz;
-+      sets = CONF1_DS_BASE << ((config1 & CONF1_DS_MASK) >> CONF1_DS_SHIFT);
-+      ways = CONF1_DA_BASE + ((config1 & CONF1_DA_MASK) >> CONF1_DA_SHIFT);
-+      *size = lsz * sets * ways;
-+      *lsize = lsz;
-+}
++typedef volatile struct {
++      uint32  chipid;                 /* 0x0 */
++      uint32  capabilities;
++      uint32  corecontrol;            /* corerev >= 1 */
++      uint32  bist;
 +
-+#define cache_op(base, op)                    \
-+      __asm__ __volatile__("                  \
-+              .set noreorder;                 \
-+              .set mips3;                     \
-+              cache %1, (%0);                 \
-+              .set mips0;                     \
-+              .set reorder"                   \
-+              :                               \
-+              : "r" (base),                   \
-+                "i" (op));
++      /* OTP */
++      uint32  otpstatus;              /* 0x10, corerev >= 10 */
++      uint32  otpcontrol;
++      uint32  otpprog;
++      uint32  PAD;
 +
-+#define cache_unroll4(base, delta, op)                \
-+      __asm__ __volatile__("                  \
-+              .set noreorder;                 \
-+              .set mips3;                     \
-+              cache %1,0(%0);                 \
-+              cache %1,delta(%0);             \
-+              cache %1,(2 * delta)(%0);       \
-+              cache %1,(3 * delta)(%0);       \
-+              .set mips0;                     \
-+              .set reorder"                   \
-+              :                               \
-+              : "r" (base),                   \
-+                "i" (op));
++      /* Interrupt control */
++      uint32  intstatus;              /* 0x20 */
++      uint32  intmask;
++      uint32  chipcontrol;            /* 0x28, rev >= 11 */
++      uint32  chipstatus;             /* 0x2c, rev >= 11 */
 +
-+#endif /* !_LANGUAGE_ASSEMBLY */
++      /* Jtag Master */
++      uint32  jtagcmd;                /* 0x30, rev >= 10 */
++      uint32  jtagir;
++      uint32  jtagdr;
++      uint32  jtagctrl;
 +
-+#endif        /* _MISPINC_H */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/nvports.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/nvports.h
---- linux-2.4.32/arch/mips/bcm947xx/include/nvports.h  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/nvports.h     2005-12-16 23:39:10.748824500 +0100
-@@ -0,0 +1,55 @@
-+/*
-+ * BCM53xx RoboSwitch utility functions
-+ *
-+ * Copyright (C) 2002 Broadcom Corporation
-+ * $Id$
-+ */
++      /* serial flash interface registers */
++      uint32  flashcontrol;           /* 0x40 */
++      uint32  flashaddress;
++      uint32  flashdata;
++      uint32  PAD[1];
 +
-+#ifndef _nvports_h_
-+#define _nvports_h_
-+
-+#define uint32 unsigned long
-+#define uint16 unsigned short
-+#define uint unsigned int
-+#define uint8 unsigned char
-+#define uint64 unsigned long long
-+
-+enum FORCE_PORT {
-+      FORCE_OFF,
-+      FORCE_10H,
-+      FORCE_10F,
-+      FORCE_100H,
-+      FORCE_100F,
-+      FORCE_DOWN,
-+      POWER_OFF
-+};
++      /* Silicon backplane configuration broadcast control */
++      uint32  broadcastaddress;       /* 0x50 */
++      uint32  broadcastdata;
++      uint32  PAD[2];
 +
-+typedef struct _PORT_ATTRIBS
-+{
-+      uint    autoneg;
-+      uint    force;
-+      uint    native; 
-+} PORT_ATTRIBS;
++      /* gpio - cleared only by power-on-reset */
++      uint32  gpioin;                 /* 0x60 */
++      uint32  gpioout;
++      uint32  gpioouten;
++      uint32  gpiocontrol;
++      uint32  gpiointpolarity;
++      uint32  gpiointmask;
++      uint32  PAD[2];
 +
-+extern uint
-+nvExistsPortAttrib(char *attrib, uint portno);
++      /* Watchdog timer */
++      uint32  watchdog;               /* 0x80 */
++      uint32  PAD[1];
 +
-+extern int
-+nvExistsAnyForcePortAttrib(uint portno);
++      /*GPIO based LED powersave registers corerev >= 16*/
++      uint32  gpiotimerval;           /*0x88 */
++      uint32  gpiotimeroutmask;
 +
-+extern void
-+nvSetPortAttrib(char *attrib, uint portno);
++      /* clock control */
++      uint32  clockcontrol_n;         /* 0x90 */
++      uint32  clockcontrol_sb;        /* aka m0 */
++      uint32  clockcontrol_pci;       /* aka m1 */
++      uint32  clockcontrol_m2;        /* mii/uart/mipsref */
++      uint32  clockcontrol_mips;      /* aka m3 */
++      uint32  clkdiv;                 /* corerev >= 3 */
++      uint32  PAD[2];
 +
-+extern void
-+nvUnsetPortAttrib(char *attrib, uint portno);
++      /* pll delay registers (corerev >= 4) */
++      uint32  pll_on_delay;           /* 0xb0 */
++      uint32  fref_sel_delay;
++      uint32  slow_clk_ctl;           /* 5 < corerev < 10 */
++      uint32  PAD[1];
 +
-+extern void
-+nvUnsetAllForcePortAttrib(uint portno);
++      /* Instaclock registers (corerev >= 10) */
++      uint32  system_clk_ctl;         /* 0xc0 */
++      uint32  clkstatestretch;
++      uint32  PAD[14];
 +
-+extern PORT_ATTRIBS
-+nvGetSwitchPortAttribs(uint portno);
++      /* ExtBus control registers (corerev >= 3) */
++      uint32  pcmcia_config;          /* 0x100 */
++      uint32  pcmcia_memwait;
++      uint32  pcmcia_attrwait;
++      uint32  pcmcia_iowait;
++      uint32  ide_config;
++      uint32  ide_memwait;
++      uint32  ide_attrwait;
++      uint32  ide_iowait;
++      uint32  prog_config;
++      uint32  prog_waitcount;
++      uint32  flash_config;
++      uint32  flash_waitcount;
++      uint32  PAD[116];
 +
-+#endif /* _nvports_h_ */
++      /* uarts */
++      uint8   uart0data;              /* 0x300 */
++      uint8   uart0imr;
++      uint8   uart0fcr;
++      uint8   uart0lcr;
++      uint8   uart0mcr;
++      uint8   uart0lsr;
++      uint8   uart0msr;
++      uint8   uart0scratch;
++      uint8   PAD[248];               /* corerev >= 1 */
 +
++      uint8   uart1data;              /* 0x400 */
++      uint8   uart1imr;
++      uint8   uart1fcr;
++      uint8   uart1lcr;
++      uint8   uart1mcr;
++      uint8   uart1lsr;
++      uint8   uart1msr;
++      uint8   uart1scratch;
++} chipcregs_t;
 +
++#endif /* _LANGUAGE_ASSEMBLY */
 +
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/osl.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/osl.h
---- linux-2.4.32/arch/mips/bcm947xx/include/osl.h      1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/osl.h 2005-12-16 23:39:10.748824500 +0100
-@@ -0,0 +1,42 @@
-+/*
-+ * OS Abstraction Layer
-+ * 
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.      
-+ *       
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
-+ * $Id$
-+ */
++#define       CC_CHIPID               0
++#define       CC_CAPABILITIES         4
++#define       CC_JTAGCMD              0x30
++#define       CC_JTAGIR               0x34
++#define       CC_JTAGDR               0x38
++#define       CC_JTAGCTRL             0x3c
++#define       CC_WATCHDOG             0x80
++#define       CC_CLKC_N               0x90
++#define       CC_CLKC_M0              0x94
++#define       CC_CLKC_M1              0x98
++#define       CC_CLKC_M2              0x9c
++#define       CC_CLKC_M3              0xa0
++#define       CC_CLKDIV               0xa4
++#define       CC_SYS_CLK_CTL          0xc0
++#define       CC_OTP                  0x800
 +
-+#ifndef _osl_h_
-+#define _osl_h_
++/* chipid */
++#define       CID_ID_MASK             0x0000ffff              /* Chip Id mask */
++#define       CID_REV_MASK            0x000f0000              /* Chip Revision mask */
++#define       CID_REV_SHIFT           16                      /* Chip Revision shift */
++#define       CID_PKG_MASK            0x00f00000              /* Package Option mask */
++#define       CID_PKG_SHIFT           20                      /* Package Option shift */
++#define       CID_CC_MASK             0x0f000000              /* CoreCount (corerev >= 4) */
++#define CID_CC_SHIFT          24
 +
-+/* osl handle type forward declaration */
-+typedef struct os_handle osl_t;
++/* capabilities */
++#define       CAP_UARTS_MASK          0x00000003              /* Number of uarts */
++#define CAP_MIPSEB            0x00000004              /* MIPS is in big-endian mode */
++#define CAP_UCLKSEL           0x00000018              /* UARTs clock select */
++#define CAP_UINTCLK           0x00000008              /* UARTs are driven by internal divided clock */
++#define CAP_UARTGPIO          0x00000020              /* UARTs own Gpio's 15:12 */
++#define CAP_EXTBUS            0x00000040              /* External bus present */
++#define       CAP_FLASH_MASK          0x00000700              /* Type of flash */
++#define       CAP_PLL_MASK            0x00038000              /* Type of PLL */
++#define CAP_PWR_CTL           0x00040000              /* Power control */
++#define CAP_OTPSIZE           0x00380000              /* OTP Size (0 = none) */
++#define CAP_OTPSIZE_SHIFT     19                      /* OTP Size shift */
++#define CAP_OTPSIZE_BASE      5                       /* OTP Size base */
++#define CAP_JTAGP             0x00400000              /* JTAG Master Present */
++#define CAP_ROM                       0x00800000              /* Internal boot rom active */
 +
-+#if defined(linux)
-+#include <linux_osl.h>
-+#elif defined(NDIS)
-+#include <ndis_osl.h>
-+#elif defined(_CFE_)
-+#include <cfe_osl.h>
-+#elif defined(_HNDRTE_)
-+#include <hndrte_osl.h>
-+#elif defined(_MINOSL_)
-+#include <min_osl.h>
-+#elif PMON
-+#include <pmon_osl.h>
-+#elif defined(MACOSX)
-+#include <macosx_osl.h>
-+#else
-+#error "Unsupported OSL requested"
-+#endif
++/* PLL type */
++#define PLL_NONE              0x00000000
++#define PLL_TYPE1             0x00010000              /* 48Mhz base, 3 dividers */
++#define PLL_TYPE2             0x00020000              /* 48Mhz, 4 dividers */
++#define PLL_TYPE3             0x00030000              /* 25Mhz, 2 dividers */
++#define PLL_TYPE4             0x00008000              /* 48Mhz, 4 dividers */
++#define PLL_TYPE5             0x00018000              /* 25Mhz, 4 dividers */
++#define PLL_TYPE6             0x00028000              /* 100/200 or 120/240 only */
++#define PLL_TYPE7             0x00038000              /* 25Mhz, 4 dividers */
 +
-+/* handy */
-+#define       SET_REG(r, mask, val)   W_REG((r), ((R_REG(r) & ~(mask)) | (val)))
-+#define       MAXPRIO         7       /* 0-7 */
++/* corecontrol */
++#define CC_UARTCLKO           0x00000001              /* Drive UART with internal clock */
++#define       CC_SE                   0x00000002              /* sync clk out enable (corerev >= 3) */
 +
-+#endif        /* _osl_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/pcicfg.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/pcicfg.h
---- linux-2.4.32/arch/mips/bcm947xx/include/pcicfg.h   1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/pcicfg.h      2005-12-16 23:39:10.752824750 +0100
-@@ -0,0 +1,451 @@
-+/*
-+ * pcicfg.h: PCI configuration  constants and structures.
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id$
-+ */
++/* Fields in the otpstatus register */
++#define       OTPS_PROGFAIL           0x80000000
++#define       OTPS_PROTECT            0x00000007
++#define       OTPS_HW_PROTECT         0x00000001
++#define       OTPS_SW_PROTECT         0x00000002
++#define       OTPS_CID_PROTECT        0x00000004
 +
-+#ifndef       _h_pci_
-+#define       _h_pci_
++/* Fields in the otpcontrol register */
++#define       OTPC_RECWAIT            0xff000000
++#define       OTPC_PROGWAIT           0x00ffff00
++#define       OTPC_PRW_SHIFT          8
++#define       OTPC_MAXFAIL            0x00000038
++#define       OTPC_VSEL               0x00000006
++#define       OTPC_SELVL              0x00000001
 +
-+/* The following inside ifndef's so we don't collide with NTDDK.H */
-+#ifndef PCI_MAX_BUS
-+#define PCI_MAX_BUS           0x100
-+#endif
-+#ifndef PCI_MAX_DEVICES
-+#define PCI_MAX_DEVICES               0x20
-+#endif
-+#ifndef PCI_MAX_FUNCTION
-+#define PCI_MAX_FUNCTION      0x8
-+#endif
++/* Fields in otpprog */
++#define       OTPP_COL_MASK           0x000000ff
++#define       OTPP_ROW_MASK           0x0000ff00
++#define       OTPP_ROW_SHIFT          8
++#define       OTPP_READERR            0x10000000
++#define       OTPP_VALUE              0x20000000
++#define       OTPP_VALUE_SHIFT                29
++#define       OTPP_READ               0x40000000
++#define       OTPP_START              0x80000000
++#define       OTPP_BUSY               0x80000000
 +
-+#ifndef PCI_INVALID_VENDORID
-+#define PCI_INVALID_VENDORID  0xffff
-+#endif
-+#ifndef PCI_INVALID_DEVICEID
-+#define PCI_INVALID_DEVICEID  0xffff
-+#endif
++/* jtagcmd */
++#define JCMD_START            0x80000000
++#define JCMD_BUSY             0x80000000
++#define JCMD_PAUSE            0x40000000
++#define JCMD0_ACC_MASK                0x0000f000
++#define JCMD0_ACC_IRDR                0x00000000
++#define JCMD0_ACC_DR          0x00001000
++#define JCMD0_ACC_IR          0x00002000
++#define JCMD0_ACC_RESET               0x00003000
++#define JCMD0_ACC_IRPDR               0x00004000
++#define JCMD0_ACC_PDR         0x00005000
++#define JCMD0_IRW_MASK                0x00000f00
++#define JCMD_ACC_MASK         0x000f0000              /* Changes for corerev 11 */
++#define JCMD_ACC_IRDR         0x00000000
++#define JCMD_ACC_DR           0x00010000
++#define JCMD_ACC_IR           0x00020000
++#define JCMD_ACC_RESET                0x00030000
++#define JCMD_ACC_IRPDR                0x00040000
++#define JCMD_ACC_PDR          0x00050000
++#define JCMD_IRW_MASK         0x00001f00
++#define JCMD_IRW_SHIFT                8
++#define JCMD_DRW_MASK         0x0000003f
 +
++/* jtagctrl */
++#define JCTRL_FORCE_CLK               4                       /* Force clock */
++#define JCTRL_EXT_EN          2                       /* Enable external targets */
++#define JCTRL_EN              1                       /* Enable Jtag master */
 +
-+/* Convert between bus-slot-function-register and config addresses */
++/* Fields in clkdiv */
++#define       CLKD_SFLASH             0x0f000000
++#define       CLKD_SFLASH_SHIFT       24
++#define       CLKD_OTP                0x000f0000
++#define       CLKD_OTP_SHIFT          16
++#define       CLKD_JTAG               0x00000f00
++#define       CLKD_JTAG_SHIFT         8               
++#define       CLKD_UART               0x000000ff
 +
-+#define       PCICFG_BUS_SHIFT        16      /* Bus shift */
-+#define       PCICFG_SLOT_SHIFT       11      /* Slot shift */
-+#define       PCICFG_FUN_SHIFT        8       /* Function shift */
-+#define       PCICFG_OFF_SHIFT        0       /* Register shift */
++/* intstatus/intmask */
++#define       CI_GPIO                 0x00000001              /* gpio intr */
++#define       CI_EI                   0x00000002              /* ro: ext intr pin (corerev >= 3) */
++#define       CI_WDRESET              0x80000000              /* watchdog reset occurred */
 +
-+#define       PCICFG_BUS_MASK         0xff    /* Bus mask */
-+#define       PCICFG_SLOT_MASK        0x1f    /* Slot mask */
-+#define       PCICFG_FUN_MASK         7       /* Function mask */
-+#define       PCICFG_OFF_MASK         0xff    /* Bus mask */
++/* slow_clk_ctl */
++#define SCC_SS_MASK           0x00000007              /* slow clock source mask */
++#define       SCC_SS_LPO              0x00000000              /* source of slow clock is LPO */
++#define       SCC_SS_XTAL             0x00000001              /* source of slow clock is crystal */
++#define       SCC_SS_PCI              0x00000002              /* source of slow clock is PCI */
++#define SCC_LF                        0x00000200              /* LPOFreqSel, 1: 160Khz, 0: 32KHz */
++#define SCC_LP                        0x00000400              /* LPOPowerDown, 1: LPO is disabled, 0: LPO is enabled */
++#define SCC_FS                        0x00000800              /* ForceSlowClk, 1: sb/cores running on slow clock, 0: power logic control */
++#define SCC_IP                        0x00001000              /* IgnorePllOffReq, 1/0: power logic ignores/honors PLL clock disable requests from core */
++#define SCC_XC                        0x00002000              /* XtalControlEn, 1/0: power logic does/doesn't disable crystal when appropriate */
++#define SCC_XP                        0x00004000              /* XtalPU (RO), 1/0: crystal running/disabled */
++#define SCC_CD_MASK           0xffff0000              /* ClockDivider (SlowClk = 1/(4+divisor)) */
++#define SCC_CD_SHIFT          16
 +
-+#define       PCI_CONFIG_ADDR(b, s, f, o)                                     \
-+              ((((b) & PCICFG_BUS_MASK) << PCICFG_BUS_SHIFT)          \
-+               | (((s) & PCICFG_SLOT_MASK) << PCICFG_SLOT_SHIFT)      \
-+               | (((f) & PCICFG_FUN_MASK) << PCICFG_FUN_SHIFT)        \
-+               | (((o) & PCICFG_OFF_MASK) << PCICFG_OFF_SHIFT))
++/* system_clk_ctl */
++#define       SYCC_IE                 0x00000001              /* ILPen: Enable Idle Low Power */
++#define       SYCC_AE                 0x00000002              /* ALPen: Enable Active Low Power */
++#define       SYCC_FP                 0x00000004              /* ForcePLLOn */
++#define       SYCC_AR                 0x00000008              /* Force ALP (or HT if ALPen is not set */
++#define       SYCC_HR                 0x00000010              /* Force HT */
++#define SYCC_CD_MASK          0xffff0000              /* ClkDiv  (ILP = 1/(4+divisor)) */
++#define SYCC_CD_SHIFT         16
 +
-+#define       PCI_CONFIG_BUS(a)       (((a) >> PCICFG_BUS_SHIFT) & PCICFG_BUS_MASK)
-+#define       PCI_CONFIG_SLOT(a)      (((a) >> PCICFG_SLOT_SHIFT) & PCICFG_SLOT_MASK)
-+#define       PCI_CONFIG_FUN(a)       (((a) >> PCICFG_FUN_SHIFT) & PCICFG_FUN_MASK)
-+#define       PCI_CONFIG_OFF(a)       (((a) >> PCICFG_OFF_SHIFT) & PCICFG_OFF_MASK)
++/* gpiotimerval*/
++#define GPIO_ONTIME_SHIFT     16
 +
-+/* PCIE Config space accessing MACROS*/
++/* clockcontrol_n */
++#define       CN_N1_MASK              0x3f                    /* n1 control */
++#define       CN_N2_MASK              0x3f00                  /* n2 control */
++#define       CN_N2_SHIFT             8
++#define       CN_PLLC_MASK            0xf0000                 /* pll control */
++#define       CN_PLLC_SHIFT           16
 +
-+#define       PCIECFG_BUS_SHIFT       24      /* Bus shift */
-+#define       PCIECFG_SLOT_SHIFT      19      /* Slot/Device shift */
-+#define       PCIECFG_FUN_SHIFT       16      /* Function shift */
-+#define       PCIECFG_OFF_SHIFT       0       /* Register shift */
++/* clockcontrol_sb/pci/uart */
++#define       CC_M1_MASK              0x3f                    /* m1 control */
++#define       CC_M2_MASK              0x3f00                  /* m2 control */
++#define       CC_M2_SHIFT             8
++#define       CC_M3_MASK              0x3f0000                /* m3 control */
++#define       CC_M3_SHIFT             16
++#define       CC_MC_MASK              0x1f000000              /* mux control */
++#define       CC_MC_SHIFT             24
 +
-+#define       PCIECFG_BUS_MASK        0xff    /* Bus mask */
-+#define       PCIECFG_SLOT_MASK       0x1f    /* Slot/Device mask */
-+#define       PCIECFG_FUN_MASK        7       /* Function mask */
-+#define       PCIECFG_OFF_MASK        0x3ff   /* Register mask */
++/* N3M Clock control magic field values */
++#define       CC_F6_2                 0x02                    /* A factor of 2 in */
++#define       CC_F6_3                 0x03                    /* 6-bit fields like */
++#define       CC_F6_4                 0x05                    /* N1, M1 or M3 */
++#define       CC_F6_5                 0x09
++#define       CC_F6_6                 0x11
++#define       CC_F6_7                 0x21
 +
-+#define       PCIE_CONFIG_ADDR(b, s, f, o)                                    \
-+              ((((b) & PCIECFG_BUS_MASK) << PCIECFG_BUS_SHIFT)                \
-+               | (((s) & PCIECFG_SLOT_MASK) << PCIECFG_SLOT_SHIFT)    \
-+               | (((f) & PCIECFG_FUN_MASK) << PCIECFG_FUN_SHIFT)      \
-+               | (((o) & PCIECFG_OFF_MASK) << PCIECFG_OFF_SHIFT))
++#define       CC_F5_BIAS              5                       /* 5-bit fields get this added */
 +
-+#define       PCIE_CONFIG_BUS(a)      (((a) >> PCIECFG_BUS_SHIFT) & PCIECFG_BUS_MASK)
-+#define       PCIE_CONFIG_SLOT(a)     (((a) >> PCIECFG_SLOT_SHIFT) & PCIECFG_SLOT_MASK)
-+#define       PCIE_CONFIG_FUN(a)      (((a) >> PCIECFG_FUN_SHIFT) & PCIECFG_FUN_MASK)
-+#define       PCIE_CONFIG_OFF(a)      (((a) >> PCIECFG_OFF_SHIFT) & PCIECFG_OFF_MASK)
++#define       CC_MC_BYPASS            0x08
++#define       CC_MC_M1                0x04
++#define       CC_MC_M1M2              0x02
++#define       CC_MC_M1M2M3            0x01
++#define       CC_MC_M1M3              0x11
 +
-+      
-+/* The actual config space */
++/* Type 2 Clock control magic field values */
++#define       CC_T2_BIAS              2                       /* n1, n2, m1 & m3 bias */
++#define       CC_T2M2_BIAS            3                       /* m2 bias */
 +
-+#define       PCI_BAR_MAX             6
++#define       CC_T2MC_M1BYP           1
++#define       CC_T2MC_M2BYP           2
++#define       CC_T2MC_M3BYP           4
 +
-+#define       PCI_ROM_BAR             8
++/* Type 6 Clock control magic field values */
++#define       CC_T6_MMASK             1                       /* bits of interest in m */
++#define       CC_T6_M0                120000000               /* sb clock for m = 0 */
++#define       CC_T6_M1                100000000               /* sb clock for m = 1 */
++#define       SB2MIPS_T6(sb)          (2 * (sb))
 +
-+#define       PCR_RSVDA_MAX           2
++/* Common clock base */
++#define       CC_CLOCK_BASE1          24000000                /* Half the clock freq */
++#define CC_CLOCK_BASE2                12500000                /* Alternate crystal on some PLL's */
 +
-+/* pci config status reg has a bit to indicate that capability ptr is present*/
++/* Clock control values for 200Mhz in 5350 */
++#define       CLKC_5350_N             0x0311
++#define       CLKC_5350_M             0x04020009
 +
-+#define PCI_CAPPTR_PRESENT    0x0010
++/* Flash types in the chipcommon capabilities register */
++#define FLASH_NONE            0x000           /* No flash */
++#define SFLASH_ST             0x100           /* ST serial flash */
++#define SFLASH_AT             0x200           /* Atmel serial flash */
++#define       PFLASH                  0x700           /* Parallel flash */
 +
-+typedef struct _pci_config_regs {
-+    unsigned short    vendor;
-+    unsigned short    device;
-+    unsigned short    command;
-+    unsigned short    status;
-+    unsigned char     rev_id;
-+    unsigned char     prog_if;
-+    unsigned char     sub_class;
-+    unsigned char     base_class;
-+    unsigned char     cache_line_size;
-+    unsigned char     latency_timer;
-+    unsigned char     header_type;
-+    unsigned char     bist;
-+    unsigned long     base[PCI_BAR_MAX];
-+    unsigned long     cardbus_cis;
-+    unsigned short    subsys_vendor;
-+    unsigned short    subsys_id;
-+    unsigned long     baserom;
-+    unsigned long     rsvd_a[PCR_RSVDA_MAX];
-+    unsigned char     int_line;
-+    unsigned char     int_pin;
-+    unsigned char     min_gnt;
-+    unsigned char     max_lat;
-+    unsigned char     dev_dep[192];
-+} pci_config_regs;
++/* Bits in the config registers */
++#define       CC_CFG_EN               0x0001          /* Enable */
++#define       CC_CFG_EM_MASK          0x000e          /* Extif Mode */
++#define       CC_CFG_EM_ASYNC         0x0002          /*   Async/Parallel flash */
++#define       CC_CFG_EM_SYNC          0x0004          /*   Synchronous */
++#define       CC_CFG_EM_PCMCIA        0x0008          /*   PCMCIA */
++#define       CC_CFG_EM_IDE           0x000a          /*   IDE */
++#define       CC_CFG_DS               0x0010          /* Data size, 0=8bit, 1=16bit */
++#define       CC_CFG_CD_MASK          0x0060          /* Sync: Clock divisor */
++#define       CC_CFG_CE               0x0080          /* Sync: Clock enable */
++#define       CC_CFG_SB               0x0100          /* Sync: Size/Bytestrobe */
 +
-+#define       SZPCR           (sizeof (pci_config_regs))
-+#define       MINSZPCR        64              /* offsetof (dev_dep[0] */
++/* Start/busy bit in flashcontrol */
++#define SFLASH_START          0x80000000
++#define SFLASH_BUSY           SFLASH_START
 +
-+/* A structure for the config registers is nice, but in most
-+ * systems the config space is not memory mapped, so we need
-+ * filed offsetts. :-(
-+ */
-+#define       PCI_CFG_VID             0
-+#define       PCI_CFG_DID             2
-+#define       PCI_CFG_CMD             4
-+#define       PCI_CFG_STAT            6
-+#define       PCI_CFG_REV             8
-+#define       PCI_CFG_PROGIF          9
-+#define       PCI_CFG_SUBCL           0xa
-+#define       PCI_CFG_BASECL          0xb
-+#define       PCI_CFG_CLSZ            0xc
-+#define       PCI_CFG_LATTIM          0xd
-+#define       PCI_CFG_HDR             0xe
-+#define       PCI_CFG_BIST            0xf
-+#define       PCI_CFG_BAR0            0x10
-+#define       PCI_CFG_BAR1            0x14
-+#define       PCI_CFG_BAR2            0x18
-+#define       PCI_CFG_BAR3            0x1c
-+#define       PCI_CFG_BAR4            0x20
-+#define       PCI_CFG_BAR5            0x24
-+#define       PCI_CFG_CIS             0x28
-+#define       PCI_CFG_SVID            0x2c
-+#define       PCI_CFG_SSID            0x2e
-+#define       PCI_CFG_ROMBAR          0x30
-+#define PCI_CFG_CAPPTR                0x34
-+#define       PCI_CFG_INT             0x3c
-+#define       PCI_CFG_PIN             0x3d
-+#define       PCI_CFG_MINGNT          0x3e
-+#define       PCI_CFG_MAXLAT          0x3f
++/* flashcontrol opcodes for ST flashes */
++#define SFLASH_ST_WREN                0x0006          /* Write Enable */
++#define SFLASH_ST_WRDIS               0x0004          /* Write Disable */
++#define SFLASH_ST_RDSR                0x0105          /* Read Status Register */
++#define SFLASH_ST_WRSR                0x0101          /* Write Status Register */
++#define SFLASH_ST_READ                0x0303          /* Read Data Bytes */
++#define SFLASH_ST_PP          0x0302          /* Page Program */
++#define SFLASH_ST_SE          0x02d8          /* Sector Erase */
++#define SFLASH_ST_BE          0x00c7          /* Bulk Erase */
++#define SFLASH_ST_DP          0x00b9          /* Deep Power-down */
++#define SFLASH_ST_RES         0x03ab          /* Read Electronic Signature */
 +
-+/* Classes and subclasses */
++/* Status register bits for ST flashes */
++#define SFLASH_ST_WIP         0x01            /* Write In Progress */
++#define SFLASH_ST_WEL         0x02            /* Write Enable Latch */
++#define SFLASH_ST_BP_MASK     0x1c            /* Block Protect */
++#define SFLASH_ST_BP_SHIFT    2
++#define SFLASH_ST_SRWD                0x80            /* Status Register Write Disable */
 +
-+typedef enum {
-+    PCI_CLASS_OLD = 0,
-+    PCI_CLASS_DASDI,
-+    PCI_CLASS_NET,
-+    PCI_CLASS_DISPLAY,
-+    PCI_CLASS_MMEDIA,
-+    PCI_CLASS_MEMORY,
-+    PCI_CLASS_BRIDGE,
-+    PCI_CLASS_COMM,
-+    PCI_CLASS_BASE,
-+    PCI_CLASS_INPUT,
-+    PCI_CLASS_DOCK,
-+    PCI_CLASS_CPU,
-+    PCI_CLASS_SERIAL,
-+    PCI_CLASS_INTELLIGENT = 0xe,
-+    PCI_CLASS_SATELLITE,
-+    PCI_CLASS_CRYPT,
-+    PCI_CLASS_DSP,
-+    PCI_CLASS_MAX
-+} pci_classes;
++/* flashcontrol opcodes for Atmel flashes */
++#define SFLASH_AT_READ                                0x07e8
++#define SFLASH_AT_PAGE_READ                   0x07d2
++#define SFLASH_AT_BUF1_READ
++#define SFLASH_AT_BUF2_READ
++#define SFLASH_AT_STATUS                      0x01d7
++#define SFLASH_AT_BUF1_WRITE                  0x0384
++#define SFLASH_AT_BUF2_WRITE                  0x0387
++#define SFLASH_AT_BUF1_ERASE_PROGRAM          0x0283
++#define SFLASH_AT_BUF2_ERASE_PROGRAM          0x0286
++#define SFLASH_AT_BUF1_PROGRAM                        0x0288
++#define SFLASH_AT_BUF2_PROGRAM                        0x0289
++#define SFLASH_AT_PAGE_ERASE                  0x0281
++#define SFLASH_AT_BLOCK_ERASE                 0x0250
++#define SFLASH_AT_BUF1_WRITE_ERASE_PROGRAM    0x0382
++#define SFLASH_AT_BUF2_WRITE_ERASE_PROGRAM    0x0385
++#define SFLASH_AT_BUF1_LOAD                   0x0253
++#define SFLASH_AT_BUF2_LOAD                   0x0255
++#define SFLASH_AT_BUF1_COMPARE                        0x0260
++#define SFLASH_AT_BUF2_COMPARE                        0x0261
++#define SFLASH_AT_BUF1_REPROGRAM              0x0258
++#define SFLASH_AT_BUF2_REPROGRAM              0x0259
 +
-+typedef enum {
-+    PCI_DASDI_SCSI,
-+    PCI_DASDI_IDE,
-+    PCI_DASDI_FLOPPY,
-+    PCI_DASDI_IPI,
-+    PCI_DASDI_RAID,
-+    PCI_DASDI_OTHER = 0x80
-+} pci_dasdi_subclasses;
++/* Status register bits for Atmel flashes */
++#define SFLASH_AT_READY                               0x80
++#define SFLASH_AT_MISMATCH                    0x40
++#define SFLASH_AT_ID_MASK                     0x38
++#define SFLASH_AT_ID_SHIFT                    3
 +
-+typedef enum {
-+    PCI_NET_ETHER,
-+    PCI_NET_TOKEN,
-+    PCI_NET_FDDI,
-+    PCI_NET_ATM,
-+    PCI_NET_OTHER = 0x80
-+} pci_net_subclasses;
++/* OTP regions */
++#define       OTP_HW_REGION   OTPS_HW_PROTECT
++#define       OTP_SW_REGION   OTPS_SW_PROTECT
++#define       OTP_CID_REGION  OTPS_CID_PROTECT
 +
-+typedef enum {
-+    PCI_DISPLAY_VGA,
-+    PCI_DISPLAY_XGA,
-+    PCI_DISPLAY_3D,
-+    PCI_DISPLAY_OTHER = 0x80
-+} pci_display_subclasses;
++/* OTP regions (Byte offsets from otp size) */
++#define       OTP_SWLIM_OFF   (-8)
++#define       OTP_CIDBASE_OFF 0
++#define       OTP_CIDLIM_OFF  8
 +
-+typedef enum {
-+    PCI_MMEDIA_VIDEO,
-+    PCI_MMEDIA_AUDIO,
-+    PCI_MMEDIA_PHONE,
-+    PCI_MEDIA_OTHER = 0x80
-+} pci_mmedia_subclasses;
++/* Predefined OTP words (Word offset from otp size) */
++#define       OTP_BOUNDARY_OFF (-4)
++#define       OTP_HWSIGN_OFF  (-3)
++#define       OTP_SWSIGN_OFF  (-2)
++#define       OTP_CIDSIGN_OFF (-1)
 +
-+typedef enum {
-+    PCI_MEMORY_RAM,
-+    PCI_MEMORY_FLASH,
-+    PCI_MEMORY_OTHER = 0x80
-+} pci_memory_subclasses;
++#define       OTP_CID_OFF     0
++#define       OTP_PKG_OFF     1
++#define       OTP_FID_OFF     2
++#define       OTP_RSV_OFF     3
++#define       OTP_LIM_OFF     4
 +
-+typedef enum {
-+    PCI_BRIDGE_HOST,
-+    PCI_BRIDGE_ISA,
-+    PCI_BRIDGE_EISA,
-+    PCI_BRIDGE_MC,
-+    PCI_BRIDGE_PCI,
-+    PCI_BRIDGE_PCMCIA,
-+    PCI_BRIDGE_NUBUS,
-+    PCI_BRIDGE_CARDBUS,
-+    PCI_BRIDGE_RACEWAY,
-+    PCI_BRIDGE_OTHER = 0x80
-+} pci_bridge_subclasses;
++#define       OTP_SIGNATURE   0x578a
++#define       OTP_MAGIC       0x4e56
 +
-+typedef enum {
-+    PCI_COMM_UART,
-+    PCI_COMM_PARALLEL,
-+    PCI_COMM_MULTIUART,
-+    PCI_COMM_MODEM,
-+    PCI_COMM_OTHER = 0x80
-+} pci_comm_subclasses;
++#endif        /* _SBCHIPC_H */
+diff -Naur linux.old/arch/mips/bcm947xx/include/sbconfig.h linux.dev/arch/mips/bcm947xx/include/sbconfig.h
+--- linux.old/arch/mips/bcm947xx/include/sbconfig.h    1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/sbconfig.h    2006-04-06 15:34:14.000000000 +0200
+@@ -0,0 +1,342 @@
++/*
++ * Broadcom SiliconBackplane hardware register definitions.
++ *
++ * Copyright 2005, Broadcom Corporation      
++ * All Rights Reserved.      
++ *       
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
++ * $Id$
++ */
 +
-+typedef enum {
-+    PCI_BASE_PIC,
-+    PCI_BASE_DMA,
-+    PCI_BASE_TIMER,
-+    PCI_BASE_RTC,
-+    PCI_BASE_PCI_HOTPLUG,
-+    PCI_BASE_OTHER = 0x80
-+} pci_base_subclasses;
++#ifndef       _SBCONFIG_H
++#define       _SBCONFIG_H
 +
-+typedef enum {
-+    PCI_INPUT_KBD,
-+    PCI_INPUT_PEN,
-+    PCI_INPUT_MOUSE,
-+    PCI_INPUT_SCANNER,
-+    PCI_INPUT_GAMEPORT,
-+    PCI_INPUT_OTHER = 0x80
-+} pci_input_subclasses;
++/* cpp contortions to concatenate w/arg prescan */
++#ifndef PAD
++#define       _PADLINE(line)  pad ## line
++#define       _XSTR(line)     _PADLINE(line)
++#define       PAD             _XSTR(__LINE__)
++#endif
 +
-+typedef enum {
-+    PCI_DOCK_GENERIC,
-+    PCI_DOCK_OTHER = 0x80
-+} pci_dock_subclasses;
++/*
++ * SiliconBackplane Address Map.
++ * All regions may not exist on all chips.
++ */
++#define SB_SDRAM_BASE         0x00000000      /* Physical SDRAM */
++#define SB_PCI_MEM            0x08000000      /* Host Mode sb2pcitranslation0 (64 MB) */
++#define SB_PCI_CFG            0x0c000000      /* Host Mode sb2pcitranslation1 (64 MB) */
++#define       SB_SDRAM_SWAPPED        0x10000000      /* Byteswapped Physical SDRAM */
++#define SB_ENUM_BASE          0x18000000      /* Enumeration space base */
++#define       SB_ENUM_LIM             0x18010000      /* Enumeration space limit */
 +
-+typedef enum {
-+    PCI_CPU_386,
-+    PCI_CPU_486,
-+    PCI_CPU_PENTIUM,
-+    PCI_CPU_ALPHA = 0x10,
-+    PCI_CPU_POWERPC = 0x20,
-+    PCI_CPU_MIPS = 0x30,
-+    PCI_CPU_COPROC = 0x40,
-+    PCI_CPU_OTHER = 0x80
-+} pci_cpu_subclasses;
++#define       SB_FLASH2               0x1c000000      /* Flash Region 2 (region 1 shadowed here) */
++#define       SB_FLASH2_SZ            0x02000000      /* Size of Flash Region 2 */
 +
-+typedef enum {
-+    PCI_SERIAL_IEEE1394,
-+    PCI_SERIAL_ACCESS,
-+    PCI_SERIAL_SSA,
-+    PCI_SERIAL_USB,
-+    PCI_SERIAL_FIBER,
-+    PCI_SERIAL_SMBUS,
-+    PCI_SERIAL_OTHER = 0x80
-+} pci_serial_subclasses;
++#define       SB_EXTIF_BASE           0x1f000000      /* External Interface region base address */
++#define       SB_FLASH1               0x1fc00000      /* Flash Region 1 */
++#define       SB_FLASH1_SZ            0x00400000      /* Size of Flash Region 1 */
 +
-+typedef enum {
-+    PCI_INTELLIGENT_I2O,
-+} pci_intelligent_subclasses;
++#define SB_PCI_DMA            0x40000000      /* Client Mode sb2pcitranslation2 (1 GB) */
++#define SB_PCI_DMA_SZ         0x40000000      /* Client Mode sb2pcitranslation2 size in bytes */
++#define SB_PCIE_DMA_L32               0x00000000      /* PCIE Client Mode sb2pcitranslation2 (2 ZettaBytes), low 32 bits */
++#define SB_PCIE_DMA_H32               0x80000000      /* PCIE Client Mode sb2pcitranslation2 (2 ZettaBytes), high 32 bits */
++#define       SB_EUART                (SB_EXTIF_BASE + 0x00800000)
++#define       SB_LED                  (SB_EXTIF_BASE + 0x00900000)
 +
-+typedef enum {
-+    PCI_SATELLITE_TV,
-+    PCI_SATELLITE_AUDIO,
-+    PCI_SATELLITE_VOICE,
-+    PCI_SATELLITE_DATA,
-+    PCI_SATELLITE_OTHER = 0x80
-+} pci_satellite_subclasses;
 +
-+typedef enum {
-+    PCI_CRYPT_NETWORK,
-+    PCI_CRYPT_ENTERTAINMENT,
-+    PCI_CRYPT_OTHER = 0x80
-+} pci_crypt_subclasses;
++/* enumeration space related defs */
++#define SB_CORE_SIZE          0x1000          /* each core gets 4Kbytes for registers */
++#define       SB_MAXCORES             ((SB_ENUM_LIM - SB_ENUM_BASE)/SB_CORE_SIZE)
++#define       SBCONFIGOFF             0xf00           /* core sbconfig regs are top 256bytes of regs */
++#define       SBCONFIGSIZE            256             /* sizeof (sbconfig_t) */
 +
-+typedef enum {
-+    PCI_DSP_DPIO,
-+    PCI_DSP_OTHER = 0x80
-+} pci_dsp_subclasses;
++/* mips address */
++#define       SB_EJTAG                0xff200000      /* MIPS EJTAG space (2M) */
 +
-+/* Header types */
-+typedef enum {
-+      PCI_HEADER_NORMAL,
-+      PCI_HEADER_BRIDGE,
-+      PCI_HEADER_CARDBUS
-+} pci_header_types;
++/*
++ * Sonics Configuration Space Registers.
++ */
++#define SBIPSFLAG             0x08
++#define SBTPSFLAG             0x18
++#define       SBTMERRLOGA             0x48            /* sonics >= 2.3 */
++#define       SBTMERRLOG              0x50            /* sonics >= 2.3 */
++#define SBADMATCH3            0x60
++#define SBADMATCH2            0x68
++#define SBADMATCH1            0x70
++#define SBIMSTATE             0x90
++#define SBINTVEC              0x94
++#define SBTMSTATELOW          0x98
++#define SBTMSTATEHIGH         0x9c
++#define SBBWA0                        0xa0
++#define SBIMCONFIGLOW         0xa8
++#define SBIMCONFIGHIGH                0xac
++#define SBADMATCH0            0xb0
++#define SBTMCONFIGLOW         0xb8
++#define SBTMCONFIGHIGH                0xbc
++#define SBBCONFIG             0xc0
++#define SBBSTATE              0xc8
++#define SBACTCNFG             0xd8
++#define       SBFLAGST                0xe8
++#define SBIDLOW                       0xf8
++#define SBIDHIGH              0xfc
 +
++#ifndef _LANGUAGE_ASSEMBLY
 +
-+/* Overlay for a PCI-to-PCI bridge */
++typedef volatile struct _sbconfig {
++      uint32  PAD[2];
++      uint32  sbipsflag;              /* initiator port ocp slave flag */
++      uint32  PAD[3];
++      uint32  sbtpsflag;              /* target port ocp slave flag */
++      uint32  PAD[11];
++      uint32  sbtmerrloga;            /* (sonics >= 2.3) */
++      uint32  PAD;
++      uint32  sbtmerrlog;             /* (sonics >= 2.3) */
++      uint32  PAD[3];
++      uint32  sbadmatch3;             /* address match3 */
++      uint32  PAD;
++      uint32  sbadmatch2;             /* address match2 */
++      uint32  PAD;
++      uint32  sbadmatch1;             /* address match1 */
++      uint32  PAD[7];
++      uint32  sbimstate;              /* initiator agent state */
++      uint32  sbintvec;               /* interrupt mask */
++      uint32  sbtmstatelow;           /* target state */
++      uint32  sbtmstatehigh;          /* target state */
++      uint32  sbbwa0;                 /* bandwidth allocation table0 */
++      uint32  PAD;
++      uint32  sbimconfiglow;          /* initiator configuration */
++      uint32  sbimconfighigh;         /* initiator configuration */
++      uint32  sbadmatch0;             /* address match0 */
++      uint32  PAD;
++      uint32  sbtmconfiglow;          /* target configuration */
++      uint32  sbtmconfighigh;         /* target configuration */
++      uint32  sbbconfig;              /* broadcast configuration */
++      uint32  PAD;
++      uint32  sbbstate;               /* broadcast state */
++      uint32  PAD[3];
++      uint32  sbactcnfg;              /* activate configuration */
++      uint32  PAD[3];
++      uint32  sbflagst;               /* current sbflags */
++      uint32  PAD[3];
++      uint32  sbidlow;                /* identification */
++      uint32  sbidhigh;               /* identification */
++} sbconfig_t;
 +
-+#define       PPB_RSVDA_MAX           2
-+#define       PPB_RSVDD_MAX           8
++#endif /* _LANGUAGE_ASSEMBLY */
 +
-+typedef struct _ppb_config_regs {
-+    unsigned short    vendor;
-+    unsigned short    device;
-+    unsigned short    command;
-+    unsigned short    status;
-+    unsigned char     rev_id;
-+    unsigned char     prog_if;
-+    unsigned char     sub_class;
-+    unsigned char     base_class;
-+    unsigned char     cache_line_size;
-+    unsigned char     latency_timer;
-+    unsigned char     header_type;
-+    unsigned char     bist;
-+    unsigned long     rsvd_a[PPB_RSVDA_MAX];
-+    unsigned char     prim_bus;
-+    unsigned char     sec_bus;
-+    unsigned char     sub_bus;
-+    unsigned char     sec_lat;
-+    unsigned char     io_base;
-+    unsigned char     io_lim;
-+    unsigned short    sec_status;
-+    unsigned short    mem_base;
-+    unsigned short    mem_lim;
-+    unsigned short    pf_mem_base;
-+    unsigned short    pf_mem_lim;
-+    unsigned long     pf_mem_base_hi;
-+    unsigned long     pf_mem_lim_hi;
-+    unsigned short    io_base_hi;
-+    unsigned short    io_lim_hi;
-+    unsigned short    subsys_vendor;
-+    unsigned short    subsys_id;
-+    unsigned long     rsvd_b;
-+    unsigned char     rsvd_c;
-+    unsigned char     int_pin;
-+    unsigned short    bridge_ctrl;
-+    unsigned char     chip_ctrl;
-+    unsigned char     diag_ctrl;
-+    unsigned short    arb_ctrl;
-+    unsigned long     rsvd_d[PPB_RSVDD_MAX];
-+    unsigned char     dev_dep[192];
-+} ppb_config_regs;
++/* sbipsflag */
++#define       SBIPS_INT1_MASK         0x3f            /* which sbflags get routed to mips interrupt 1 */
++#define       SBIPS_INT1_SHIFT        0
++#define       SBIPS_INT2_MASK         0x3f00          /* which sbflags get routed to mips interrupt 2 */
++#define       SBIPS_INT2_SHIFT        8
++#define       SBIPS_INT3_MASK         0x3f0000        /* which sbflags get routed to mips interrupt 3 */
++#define       SBIPS_INT3_SHIFT        16
++#define       SBIPS_INT4_MASK         0x3f000000      /* which sbflags get routed to mips interrupt 4 */
++#define       SBIPS_INT4_SHIFT        24
 +
++/* sbtpsflag */
++#define       SBTPS_NUM0_MASK         0x3f            /* interrupt sbFlag # generated by this core */
++#define       SBTPS_F0EN0             0x40            /* interrupt is always sent on the backplane */
 +
-+/* PCI CAPABILITY DEFINES */
-+#define PCI_CAP_POWERMGMTCAP_ID               0x01
-+#define PCI_CAP_MSICAP_ID             0x05
-+#define PCI_CAP_PCIECAP_ID            0x10
++/* sbtmerrlog */
++#define       SBTMEL_CM               0x00000007      /* command */
++#define       SBTMEL_CI               0x0000ff00      /* connection id */
++#define       SBTMEL_EC               0x0f000000      /* error code */
++#define       SBTMEL_ME               0x80000000      /* multiple error */
 +
-+/* Data structure to define the Message Signalled Interrupt facility 
-+ * Valid for PCI and PCIE configurations */
-+typedef struct _pciconfig_cap_msi {
-+      unsigned char capID;
-+      unsigned char nextptr;
-+      unsigned short msgctrl;
-+      unsigned int msgaddr;
-+} pciconfig_cap_msi;
++/* sbimstate */
++#define       SBIM_PC                 0xf             /* pipecount */
++#define       SBIM_AP_MASK            0x30            /* arbitration policy */
++#define       SBIM_AP_BOTH            0x00            /* use both timeslaces and token */
++#define       SBIM_AP_TS              0x10            /* use timesliaces only */
++#define       SBIM_AP_TK              0x20            /* use token only */
++#define       SBIM_AP_RSV             0x30            /* reserved */
++#define       SBIM_IBE                0x20000         /* inbanderror */
++#define       SBIM_TO                 0x40000         /* timeout */
++#define       SBIM_BY                 0x01800000      /* busy (sonics >= 2.3) */
++#define       SBIM_RJ                 0x02000000      /* reject (sonics >= 2.3) */
 +
-+/* Data structure to define the Power managment facility
-+ * Valid for PCI and PCIE configurations */
-+typedef struct _pciconfig_cap_pwrmgmt {
-+      unsigned char capID;
-+      unsigned char nextptr;
-+      unsigned short pme_cap;
-+      unsigned short  pme_sts_ctrl; 
-+      unsigned char  pme_bridge_ext;
-+      unsigned char  data;
-+} pciconfig_cap_pwrmgmt;
++/* sbtmstatelow */
++#define       SBTML_RESET             0x1             /* reset */
++#define       SBTML_REJ_MASK          0x6             /* reject */
++#define       SBTML_REJ_SHIFT         1
++#define       SBTML_CLK               0x10000         /* clock enable */
++#define       SBTML_FGC               0x20000         /* force gated clocks on */
++#define       SBTML_FL_MASK           0x3ffc0000      /* core-specific flags */
++#define       SBTML_PE                0x40000000      /* pme enable */
++#define       SBTML_BE                0x80000000      /* bist enable */
 +
-+/* Data structure to define the PCIE capability */
-+typedef struct _pciconfig_cap_pcie {
-+      unsigned char capID;
-+      unsigned char nextptr;
-+      unsigned short pcie_cap;
-+      unsigned int  dev_cap;
-+      unsigned short dev_ctrl;
-+      unsigned short dev_status;
-+      unsigned int  link_cap;
-+      unsigned short link_ctrl;
-+      unsigned short link_status;
-+} pciconfig_cap_pcie;
++/* sbtmstatehigh */
++#define       SBTMH_SERR              0x1             /* serror */
++#define       SBTMH_INT               0x2             /* interrupt */
++#define       SBTMH_BUSY              0x4             /* busy */
++#define       SBTMH_TO                0x00000020      /* timeout (sonics >= 2.3) */
++#define       SBTMH_FL_MASK           0x1fff0000      /* core-specific flags */
++#define SBTMH_DMA64           0x10000000      /* supports DMA with 64-bit addresses */
++#define       SBTMH_GCR               0x20000000      /* gated clock request */
++#define       SBTMH_BISTF             0x40000000      /* bist failed */
++#define       SBTMH_BISTD             0x80000000      /* bist done */
 +
-+/* PCIE Enhanced CAPABILITY DEFINES */
-+#define PCIE_EXTCFG_OFFSET    0x100
-+#define PCIE_ADVERRREP_CAPID  0x0001
-+#define PCIE_VC_CAPID         0x0002
-+#define PCIE_DEVSNUM_CAPID    0x0003
-+#define PCIE_PWRBUDGET_CAPID  0x0004
 +
-+/* Header to define the PCIE specific capabilities in the extended config space */
-+typedef struct _pcie_enhanced_caphdr {
-+      unsigned short capID;
-+      unsigned short cap_ver : 4;
-+      unsigned short next_ptr : 12;
-+} pcie_enhanced_caphdr;
++/* sbbwa0 */
++#define       SBBWA_TAB0_MASK         0xffff          /* lookup table 0 */
++#define       SBBWA_TAB1_MASK         0xffff          /* lookup table 1 */
++#define       SBBWA_TAB1_SHIFT        16
 +
++/* sbimconfiglow */
++#define       SBIMCL_STO_MASK         0x7             /* service timeout */
++#define       SBIMCL_RTO_MASK         0x70            /* request timeout */
++#define       SBIMCL_RTO_SHIFT        4
++#define       SBIMCL_CID_MASK         0xff0000        /* connection id */
++#define       SBIMCL_CID_SHIFT        16
 +
-+/* Everything below is BRCM HND proprietary */
-+
-+#define       PCI_BAR0_WIN            0x80    /* backplane addres space accessed by BAR0 */
-+#define       PCI_BAR1_WIN            0x84    /* backplane addres space accessed by BAR1 */
-+#define       PCI_SPROM_CONTROL       0x88    /* sprom property control */
-+#define       PCI_BAR1_CONTROL        0x8c    /* BAR1 region burst control */
-+#define       PCI_INT_STATUS          0x90    /* PCI and other cores interrupts */
-+#define       PCI_INT_MASK            0x94    /* mask of PCI and other cores interrupts */
-+#define PCI_TO_SB_MB          0x98    /* signal backplane interrupts */
-+#define PCI_BACKPLANE_ADDR    0xA0    /* address an arbitrary location on the system backplane */
-+#define PCI_BACKPLANE_DATA    0xA4    /* data at the location specified by above address register */
-+#define       PCI_GPIO_IN             0xb0    /* pci config space gpio input (>=rev3) */
-+#define       PCI_GPIO_OUT            0xb4    /* pci config space gpio output (>=rev3) */
-+#define       PCI_GPIO_OUTEN          0xb8    /* pci config space gpio output enable (>=rev3) */
-+
-+#define       PCI_BAR0_SPROM_OFFSET   (4 * 1024)      /* bar0 + 4K accesses external sprom */
-+#define       PCI_BAR0_PCIREGS_OFFSET (6 * 1024)      /* bar0 + 6K accesses pci core registers */
-+
-+/* PCI_INT_STATUS */
-+#define       PCI_SBIM_STATUS_SERR    0x4     /* backplane SBErr interrupt status */
-+
-+/* PCI_INT_MASK */
-+#define       PCI_SBIM_SHIFT          8       /* backplane core interrupt mask bits offset */
-+#define       PCI_SBIM_MASK           0xff00  /* backplane core interrupt mask */
-+#define       PCI_SBIM_MASK_SERR      0x4     /* backplane SBErr interrupt mask */
-+
-+/* PCI_SPROM_CONTROL */
-+#define       SPROM_BLANK             0x04    /* indicating a blank sprom */
-+#define SPROM_WRITEEN         0x10    /* sprom write enable */
-+#define SPROM_BOOTROM_WE      0x20    /* external bootrom write enable */
-+
-+#define       SPROM_SIZE              256     /* sprom size in 16-bit */
-+#define SPROM_CRC_RANGE               64      /* crc cover range in 16-bit */
-+
-+/* PCI_CFG_CMD_STAT */
-+#define PCI_CFG_CMD_STAT_TA   0x08000000      /* target abort status */
-+
-+#endif
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/pmon_osl.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/pmon_osl.h
---- linux-2.4.32/arch/mips/bcm947xx/include/pmon_osl.h 1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/pmon_osl.h    2005-12-16 23:39:10.752824750 +0100
-@@ -0,0 +1,126 @@
-+/*
-+ * MIPS PMON boot loader OS Abstraction Layer.
-+ *
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.                      
-+ *                                           
-+ * This is UNPUBLISHED PROPRIETARY SOURCE CODE of Broadcom Corporation;         
-+ * the contents of this file may not be disclosed to third parties, copied      
-+ * or duplicated in any form, in whole or in part, without the prior            
-+ * written permission of Broadcom Corporation.                                  
-+ * $Id$
-+ */
++/* sbimconfighigh */
++#define       SBIMCH_IEM_MASK         0xc             /* inband error mode */
++#define       SBIMCH_TEM_MASK         0x30            /* timeout error mode */
++#define       SBIMCH_TEM_SHIFT        4
++#define       SBIMCH_BEM_MASK         0xc0            /* bus error mode */
++#define       SBIMCH_BEM_SHIFT        6
 +
-+#ifndef _pmon_osl_h_
-+#define _pmon_osl_h_
++/* sbadmatch0 */
++#define       SBAM_TYPE_MASK          0x3             /* address type */
++#define       SBAM_AD64               0x4             /* reserved */
++#define       SBAM_ADINT0_MASK        0xf8            /* type0 size */
++#define       SBAM_ADINT0_SHIFT       3
++#define       SBAM_ADINT1_MASK        0x1f8           /* type1 size */
++#define       SBAM_ADINT1_SHIFT       3
++#define       SBAM_ADINT2_MASK        0x1f8           /* type2 size */
++#define       SBAM_ADINT2_SHIFT       3
++#define       SBAM_ADEN               0x400           /* enable */
++#define       SBAM_ADNEG              0x800           /* negative decode */
++#define       SBAM_BASE0_MASK         0xffffff00      /* type0 base address */
++#define       SBAM_BASE0_SHIFT        8
++#define       SBAM_BASE1_MASK         0xfffff000      /* type1 base address for the core */
++#define       SBAM_BASE1_SHIFT        12
++#define       SBAM_BASE2_MASK         0xffff0000      /* type2 base address for the core */
++#define       SBAM_BASE2_SHIFT        16
 +
-+#include <typedefs.h>
-+#include <mips.h>
-+#include <string.h>
-+#include <utypes.h>
++/* sbtmconfiglow */
++#define       SBTMCL_CD_MASK          0xff            /* clock divide */
++#define       SBTMCL_CO_MASK          0xf800          /* clock offset */
++#define       SBTMCL_CO_SHIFT         11
++#define       SBTMCL_IF_MASK          0xfc0000        /* interrupt flags */
++#define       SBTMCL_IF_SHIFT         18
++#define       SBTMCL_IM_MASK          0x3000000       /* interrupt mode */
++#define       SBTMCL_IM_SHIFT         24
 +
-+extern int printf(char *fmt,...);
-+extern int sprintf(char *dst,char *fmt,...);
++/* sbtmconfighigh */
++#define       SBTMCH_BM_MASK          0x3             /* busy mode */
++#define       SBTMCH_RM_MASK          0x3             /* retry mode */
++#define       SBTMCH_RM_SHIFT         2
++#define       SBTMCH_SM_MASK          0x30            /* stop mode */
++#define       SBTMCH_SM_SHIFT         4
++#define       SBTMCH_EM_MASK          0x300           /* sb error mode */
++#define       SBTMCH_EM_SHIFT         8
++#define       SBTMCH_IM_MASK          0xc00           /* int mode */
++#define       SBTMCH_IM_SHIFT         10
 +
-+#define       OSL_UNCACHED(va)        phy2k1(log2phy((va)))
-+#define       REG_MAP(pa, size)       phy2k1((pa))
-+#define       REG_UNMAP(va)           /* nop */
++/* sbbconfig */
++#define       SBBC_LAT_MASK           0x3             /* sb latency */
++#define       SBBC_MAX0_MASK          0xf0000         /* maxccntr0 */
++#define       SBBC_MAX0_SHIFT         16
++#define       SBBC_MAX1_MASK          0xf00000        /* maxccntr1 */
++#define       SBBC_MAX1_SHIFT         20
 +
-+/* Common macros */
++/* sbbstate */
++#define       SBBS_SRD                0x1             /* st reg disable */
++#define       SBBS_HRD                0x2             /* hold reg disable */
 +
-+#define BUSPROBE(val, addr) ((val) = *(addr))
++/* sbidlow */
++#define       SBIDL_CS_MASK           0x3             /* config space */
++#define       SBIDL_AR_MASK           0x38            /* # address ranges supported */
++#define       SBIDL_AR_SHIFT          3
++#define       SBIDL_SYNCH             0x40            /* sync */
++#define       SBIDL_INIT              0x80            /* initiator */
++#define       SBIDL_MINLAT_MASK       0xf00           /* minimum backplane latency */
++#define       SBIDL_MINLAT_SHIFT      8
++#define       SBIDL_MAXLAT            0xf000          /* maximum backplane latency */
++#define       SBIDL_MAXLAT_SHIFT      12
++#define       SBIDL_FIRST             0x10000         /* this initiator is first */
++#define       SBIDL_CW_MASK           0xc0000         /* cycle counter width */
++#define       SBIDL_CW_SHIFT          18
++#define       SBIDL_TP_MASK           0xf00000        /* target ports */
++#define       SBIDL_TP_SHIFT          20
++#define       SBIDL_IP_MASK           0xf000000       /* initiator ports */
++#define       SBIDL_IP_SHIFT          24
++#define       SBIDL_RV_MASK           0xf0000000      /* sonics backplane revision code */
++#define       SBIDL_RV_SHIFT          28
++#define       SBIDL_RV_2_2            0x00000000      /* version 2.2 or earlier */
++#define       SBIDL_RV_2_3            0x10000000      /* version 2.3 */
 +
-+#define       ASSERT(exp)
++/* sbidhigh */
++#define       SBIDH_RC_MASK           0x000f          /* revision code */
++#define       SBIDH_RCE_MASK          0x7000          /* revision code extension field */
++#define       SBIDH_RCE_SHIFT         8
++#define       SBCOREREV(sbidh) \
++      ((((sbidh) & SBIDH_RCE_MASK) >> SBIDH_RCE_SHIFT) | ((sbidh) & SBIDH_RC_MASK))
++#define       SBIDH_CC_MASK           0x8ff0          /* core code */
++#define       SBIDH_CC_SHIFT          4
++#define       SBIDH_VC_MASK           0xffff0000      /* vendor code */
++#define       SBIDH_VC_SHIFT          16
 +
-+#define       OSL_PCMCIA_READ_ATTR(osh, offset, buf, size) bzero(buf, size)
-+#define       OSL_PCMCIA_WRITE_ATTR(osh, offset, buf, size)
++#define       SB_COMMIT               0xfd8           /* update buffered registers value */
 +
-+/* kludge */
-+#define       OSL_PCI_READ_CONFIG(loc, offset, size)  ((offset == 8)? 0: 0xffffffff)
-+#define       OSL_PCI_WRITE_CONFIG(loc, offset, size, val)    ASSERT(0)
++/* vendor codes */
++#define       SB_VEND_BCM             0x4243          /* Broadcom's SB vendor code */
 +
-+#define wreg32(r,v)   (*(volatile uint32 *)(r) = (v))
-+#define rreg32(r)     (*(volatile uint32 *)(r))
-+#ifdef IL_BIGENDIAN
-+#define wreg16(r,v)   (*(volatile uint16 *)((uint32)r^2) = (v))
-+#define rreg16(r)     (*(volatile uint16 *)((uint32)r^2))
-+#else
-+#define wreg16(r,v)   (*(volatile uint16 *)(r) = (v))
-+#define rreg16(r)     (*(volatile uint16 *)(r))
-+#endif
++/* core codes */
++#define       SB_CC                   0x800           /* chipcommon core */
++#define       SB_ILINE20              0x801           /* iline20 core */
++#define       SB_SDRAM                0x803           /* sdram core */
++#define       SB_PCI                  0x804           /* pci core */
++#define       SB_MIPS                 0x805           /* mips core */
++#define       SB_ENET                 0x806           /* enet mac core */
++#define       SB_CODEC                0x807           /* v90 codec core */
++#define       SB_USB                  0x808           /* usb 1.1 host/device core */
++#define       SB_ADSL                 0x809           /* ADSL core */
++#define       SB_ILINE100             0x80a           /* iline100 core */
++#define       SB_IPSEC                0x80b           /* ipsec core */
++#define       SB_PCMCIA               0x80d           /* pcmcia core */
++#define       SB_SOCRAM               0x80e           /* internal memory core */
++#define       SB_MEMC                 0x80f           /* memc sdram core */
++#define       SB_EXTIF                0x811           /* external interface core */
++#define       SB_D11                  0x812           /* 802.11 MAC core */
++#define       SB_MIPS33               0x816           /* mips3302 core */
++#define       SB_USB11H               0x817           /* usb 1.1 host core */
++#define       SB_USB11D               0x818           /* usb 1.1 device core */
++#define       SB_USB20H               0x819           /* usb 2.0 host core */
++#define       SB_USB20D               0x81a           /* usb 2.0 device core */
++#define       SB_SDIOH                0x81b           /* sdio host core */
++#define       SB_ROBO                 0x81c           /* roboswitch core */
++#define       SB_ATA100               0x81d           /* parallel ATA core */
++#define       SB_SATAXOR              0x81e           /* serial ATA & XOR DMA core */
++#define       SB_GIGETH               0x81f           /* gigabit ethernet core */
++#define       SB_PCIE                 0x820           /* pci express core */
++#define       SB_SRAMC                0x822           /* SRAM controller core */
++#define       SB_MINIMAC              0x823           /* MINI MAC/phy core */
 +
-+#include <memory.h>
-+#define       bcopy(src, dst, len)    memcpy(dst, src, len)
-+#define       bcmp(b1, b2, len)       memcmp(b1, b2, len)
-+#define       bzero(b, len)           memset(b, '\0', len)
++#define       SB_CC_IDX               0               /* chipc, when present, is always core 0 */
 +
-+/* register access macros */
-+#define       R_REG(r)        ((sizeof *(r) == sizeof (uint32))? rreg32(r): rreg16(r))
-+#define       W_REG(r,v)      ((sizeof *(r) == sizeof (uint32))? wreg32(r,(uint32)v): wreg16(r,(uint16)v))
-+#define       AND_REG(r, v)   W_REG((r), R_REG(r) & (v))
-+#define       OR_REG(r, v)    W_REG((r), R_REG(r) | (v))
++/* Not really related to Silicon Backplane, but a couple of software
++ * conventions for the use the flash space:
++ */
 +
-+#define       R_SM(r)                 *(r)
-+#define       W_SM(r, v)              (*(r) = (v))
-+#define       BZERO_SM(r, len)        memset(r, '\0', len)
-+
-+/* Host/Bus architecture specific swap. Noop for little endian systems, possible swap on big endian */
-+#define BUS_SWAP32(v) (v)
-+
-+#define       OSL_DELAY(usec)         delay_us(usec)
-+extern void delay_us(uint usec);
-+
-+#define OSL_GETCYCLES(x) ((x) = 0)
-+
-+#define osl_attach(pdev)      (pdev)
-+#define osl_detach(osh)
-+
-+#define       MALLOC(osh, size)       malloc(size)
-+#define       MFREE(osh, addr, size)  free(addr)
-+#define       MALLOCED(osh)           (0)
-+#define       MALLOC_DUMP(osh, buf, sz)
-+#define       MALLOC_FAILED(osh)
-+extern void *malloc();
-+extern void free(void *addr);
-+
-+#define       DMA_CONSISTENT_ALIGN    sizeof (int)
-+#define       DMA_ALLOC_CONSISTENT(osh, size, pap)    et_dma_alloc_consistent(osh, size, pap)
-+#define       DMA_FREE_CONSISTENT(osh, va, size, pa)
-+extern void* et_dma_alloc_consistent(void *osh, uint size, ulong *pap);
-+#define       DMA_TX 0
-+#define       DMA_RX 1
-+
-+#define       DMA_MAP(osh, va, size, direction, p)    osl_dma_map(osh, (void*)va, size, direction)
-+#define       DMA_UNMAP(osh, pa, size, direction, p)  /* nop */
-+extern void* osl_dma_map(void *osh, void *va, uint size, uint direction);
-+
-+struct lbuf {
-+      struct lbuf *next;      /* pointer to next lbuf on freelist */
-+      uchar *buf;             /* pointer to buffer */
-+      uint len;               /* nbytes of data */
-+};
++/* Minumum amount of flash we support */
++#define FLASH_MIN             0x00020000      /* Minimum flash size */
 +
-+/* the largest reasonable packet buffer driver uses for ethernet MTU in bytes */
-+#define       PKTBUFSZ        2048
++/* A boot/binary may have an embedded block that describes its size  */
++#define       BISZ_OFFSET             0x3e0           /* At this offset into the binary */
++#define       BISZ_MAGIC              0x4249535a      /* Marked with this value: 'BISZ' */
++#define       BISZ_MAGIC_IDX          0               /* Word 0: magic */
++#define       BISZ_TXTST_IDX          1               /*      1: text start */
++#define       BISZ_TXTEND_IDX         2               /*      2: text start */
++#define       BISZ_DATAST_IDX         3               /*      3: text start */
++#define       BISZ_DATAEND_IDX        4               /*      4: text start */
++#define       BISZ_BSSST_IDX          5               /*      5: text start */
++#define       BISZ_BSSEND_IDX         6               /*      6: text start */
++#define BISZ_SIZE             7               /* descriptor size in 32-bit intergers */
 +
-+/* packet primitives */
-+#define       PKTGET(drv, len, send)          et_pktget(drv, len, send)
-+#define       PKTFREE(drv, lb, send)          et_pktfree(drv, (struct lbuf*)lb, send)
-+#define       PKTDATA(drv, lb)                ((uchar*)OSL_UNCACHED(((struct lbuf*)lb)->buf))
-+#define       PKTLEN(drv, lb)                 ((struct lbuf*)lb)->len
-+#define PKTHEADROOM(drv, lb)          (0)
-+#define PKTTAILROOM(drv, lb)          (0)
-+#define       PKTNEXT(drv, lb)                NULL
-+#define       PKTSETNEXT(lb, x)               ASSERT(0)
-+#define       PKTSETLEN(drv, lb, bytes)       ((struct lbuf*)lb)->len = bytes
-+#define       PKTPUSH(drv, lb, bytes)         ASSERT(0)
-+#define       PKTPULL(drv, lb, bytes)         ASSERT(0)
-+#define       PKTDUP(drv, lb)                 ASSERT(0)
-+#define       PKTLINK(lb)                     ((struct lbuf*)lb)->next
-+#define       PKTSETLINK(lb, x)               ((struct lbuf*)lb)->next = (struct lbuf*)x
-+#define       PKTPRIO(lb)                     (0)
-+#define       PKTSETPRIO(lb, x)               do {} while (0)
-+extern void *et_pktget(void *drv, uint len, bool send);
-+extern void et_pktfree(void *drv, struct lbuf *lb, bool send);
-+
-+#endif        /* _pmon_osl_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/proto/802.11.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/proto/802.11.h
---- linux-2.4.32/arch/mips/bcm947xx/include/proto/802.11.h     1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/proto/802.11.h        2005-12-16 23:39:10.752824750 +0100
-@@ -0,0 +1,930 @@
++#endif        /* _SBCONFIG_H */
+diff -Naur linux.old/arch/mips/bcm947xx/include/sbextif.h linux.dev/arch/mips/bcm947xx/include/sbextif.h
+--- linux.old/arch/mips/bcm947xx/include/sbextif.h     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/sbextif.h     2006-04-06 15:34:14.000000000 +0200
+@@ -0,0 +1,242 @@
 +/*
++ * Hardware-specific External Interface I/O core definitions
++ * for the BCM47xx family of SiliconBackplane-based chips.
++ *
++ * The External Interface core supports a total of three external chip selects
++ * supporting external interfaces. One of the external chip selects is
++ * used for Flash, one is used for PCMCIA, and the other may be
++ * programmed to support either a synchronous interface or an
++ * asynchronous interface. The asynchronous interface can be used to
++ * support external devices such as UARTs and the BCM2019 Bluetooth
++ * baseband processor.
++ * The external interface core also contains 2 on-chip 16550 UARTs, clock
++ * frequency control, a watchdog interrupt timer, and a GPIO interface.
++ *
 + * Copyright 2005, Broadcom Corporation      
 + * All Rights Reserved.      
 + *       
@@ -5128,1087 +4389,234 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/proto/802.11.h linux-2.4.32-br
 + * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
-+ *
-+ * Fundamental types and constants relating to 802.11 
-+ *
 + * $Id$
 + */
 +
-+#ifndef _802_11_H_
-+#define _802_11_H_
-+
-+#ifndef _TYPEDEFS_H_
-+#include <typedefs.h>
-+#endif
-+
-+#ifndef _NET_ETHERNET_H_
-+#include <proto/ethernet.h>
-+#endif
-+
-+#include <proto/wpa.h>
-+
-+
-+/* enable structure packing */
-+#if defined(__GNUC__)
-+#define       PACKED  __attribute__((packed))
-+#else
-+#pragma pack(1)
-+#define       PACKED
-+#endif
++#ifndef       _SBEXTIF_H
++#define       _SBEXTIF_H
 +
-+#define DOT11_TU_TO_US                        1024    /* 802.11 Time Unit is 1024 microseconds */
-+
-+/* Generic 802.11 frame constants */
-+#define DOT11_A3_HDR_LEN              24
-+#define DOT11_A4_HDR_LEN              30
-+#define DOT11_MAC_HDR_LEN             DOT11_A3_HDR_LEN
-+#define DOT11_FCS_LEN                 4
-+#define DOT11_ICV_LEN                 4
-+#define DOT11_ICV_AES_LEN             8
-+#define DOT11_QOS_LEN                 2
-+
-+#define DOT11_KEY_INDEX_SHIFT         6
-+#define DOT11_IV_LEN                  4
-+#define DOT11_IV_TKIP_LEN             8
-+#define DOT11_IV_AES_OCB_LEN          4
-+#define DOT11_IV_AES_CCM_LEN          8
-+
-+/* Includes MIC */
-+#define DOT11_MAX_MPDU_BODY_LEN               2304
-+/* A4 header + QoS + CCMP + PDU + ICV + FCS = 2352 */
-+#define DOT11_MAX_MPDU_LEN            (DOT11_A4_HDR_LEN + \
-+                                       DOT11_QOS_LEN + \
-+                                       DOT11_IV_AES_CCM_LEN + \
-+                                       DOT11_MAX_MPDU_BODY_LEN + \
-+                                       DOT11_ICV_LEN + \
-+                                       DOT11_FCS_LEN)
-+
-+#define DOT11_MAX_SSID_LEN            32
-+
-+/* dot11RTSThreshold */
-+#define DOT11_DEFAULT_RTS_LEN         2347
-+#define DOT11_MAX_RTS_LEN             2347
-+
-+/* dot11FragmentationThreshold */
-+#define DOT11_MIN_FRAG_LEN            256
-+#define DOT11_MAX_FRAG_LEN            2346    /* Max frag is also limited by aMPDUMaxLength of the attached PHY */
-+#define DOT11_DEFAULT_FRAG_LEN                2346
-+
-+/* dot11BeaconPeriod */
-+#define DOT11_MIN_BEACON_PERIOD               1
-+#define DOT11_MAX_BEACON_PERIOD               0xFFFF
-+
-+/* dot11DTIMPeriod */
-+#define DOT11_MIN_DTIM_PERIOD         1
-+#define DOT11_MAX_DTIM_PERIOD         0xFF
-+
-+/* 802.2 LLC/SNAP header used by 802.11 per 802.1H */
-+#define DOT11_LLC_SNAP_HDR_LEN        8
-+#define DOT11_OUI_LEN                 3
-+struct dot11_llc_snap_header {
-+      uint8   dsap;                           /* always 0xAA */
-+      uint8   ssap;                           /* always 0xAA */
-+      uint8   ctl;                            /* always 0x03 */
-+      uint8   oui[DOT11_OUI_LEN];             /* RFC1042: 0x00 0x00 0x00
-+                                                 Bridge-Tunnel: 0x00 0x00 0xF8 */
-+      uint16  type;                           /* ethertype */
-+} PACKED;
++/* external interface address space */
++#define       EXTIF_PCMCIA_MEMBASE(x) (x)
++#define       EXTIF_PCMCIA_IOBASE(x)  ((x) + 0x100000)
++#define       EXTIF_PCMCIA_CFGBASE(x) ((x) + 0x200000)
++#define       EXTIF_CFGIF_BASE(x)     ((x) + 0x800000)
++#define       EXTIF_FLASH_BASE(x)     ((x) + 0xc00000)
 +
-+/* RFC1042 header used by 802.11 per 802.1H */
-+#define RFC1042_HDR_LEN                       (ETHER_HDR_LEN + DOT11_LLC_SNAP_HDR_LEN)
++/* cpp contortions to concatenate w/arg prescan */
++#ifndef PAD
++#define       _PADLINE(line)  pad ## line
++#define       _XSTR(line)     _PADLINE(line)
++#define       PAD             _XSTR(__LINE__)
++#endif        /* PAD */
 +
-+/* Generic 802.11 MAC header */
 +/*
-+ * N.B.: This struct reflects the full 4 address 802.11 MAC header.
-+ *             The fields are defined such that the shorter 1, 2, and 3
-+ *             address headers just use the first k fields.
++ * The multiple instances of output and output enable registers
++ * are present to allow driver software for multiple cores to control
++ * gpio outputs without needing to share a single register pair.
 + */
-+struct dot11_header {
-+      uint16                  fc;             /* frame control */
-+      uint16                  durid;          /* duration/ID */
-+      struct ether_addr       a1;             /* address 1 */
-+      struct ether_addr       a2;             /* address 2 */
-+      struct ether_addr       a3;             /* address 3 */
-+      uint16                  seq;            /* sequence control */
-+      struct ether_addr       a4;             /* address 4 */
-+} PACKED;
-+
-+/* Control frames */
++struct gpiouser {
++      uint32  out;
++      uint32  outen;
++};
++#define       NGPIOUSER       5
 +
-+struct dot11_rts_frame {
-+      uint16                  fc;             /* frame control */
-+      uint16                  durid;          /* duration/ID */
-+      struct ether_addr       ra;             /* receiver address */
-+      struct ether_addr       ta;             /* transmitter address */
-+} PACKED;
-+#define       DOT11_RTS_LEN           16
++typedef volatile struct {
++      uint32  corecontrol;
++      uint32  extstatus;
++      uint32  PAD[2];
 +
-+struct dot11_cts_frame {
-+      uint16                  fc;             /* frame control */
-+      uint16                  durid;          /* duration/ID */
-+      struct ether_addr       ra;             /* receiver address */
-+} PACKED;
-+#define       DOT11_CTS_LEN           10
++      /* pcmcia control registers */
++      uint32  pcmcia_config;
++      uint32  pcmcia_memwait;
++      uint32  pcmcia_attrwait;
++      uint32  pcmcia_iowait;
 +
-+struct dot11_ack_frame {
-+      uint16                  fc;             /* frame control */
-+      uint16                  durid;          /* duration/ID */
-+      struct ether_addr       ra;             /* receiver address */
-+} PACKED;
-+#define       DOT11_ACK_LEN           10
-+
-+struct dot11_ps_poll_frame {
-+      uint16                  fc;             /* frame control */
-+      uint16                  durid;          /* AID */
-+      struct ether_addr       bssid;          /* receiver address, STA in AP */
-+      struct ether_addr       ta;             /* transmitter address */
-+} PACKED;
-+#define       DOT11_PS_POLL_LEN       16
-+
-+struct dot11_cf_end_frame {
-+      uint16                  fc;             /* frame control */
-+      uint16                  durid;          /* duration/ID */
-+      struct ether_addr       ra;             /* receiver address */
-+      struct ether_addr       bssid;          /* transmitter address, STA in AP */
-+} PACKED;
-+#define       DOT11_CS_END_LEN        16
-+
-+/* Management frame header */
-+struct dot11_management_header {
-+      uint16                  fc;             /* frame control */
-+      uint16                  durid;          /* duration/ID */
-+      struct ether_addr       da;             /* receiver address */
-+      struct ether_addr       sa;             /* transmitter address */
-+      struct ether_addr       bssid;          /* BSS ID */
-+      uint16                  seq;            /* sequence control */
-+} PACKED;
-+#define       DOT11_MGMT_HDR_LEN      24
-+
-+/* Management frame payloads */
-+
-+struct dot11_bcn_prb {
-+      uint32                  timestamp[2];
-+      uint16                  beacon_interval;
-+      uint16                  capability;
-+} PACKED;
-+#define       DOT11_BCN_PRB_LEN       12
-+
-+struct dot11_auth {
-+      uint16                  alg;            /* algorithm */
-+      uint16                  seq;            /* sequence control */
-+      uint16                  status;         /* status code */
-+} PACKED;
-+#define DOT11_AUTH_FIXED_LEN  6               /* length of auth frame without challenge info elt */
-+
-+struct dot11_assoc_req {
-+      uint16                  capability;     /* capability information */
-+      uint16                  listen;         /* listen interval */
-+} PACKED;
-+#define DOT11_ASSOC_REQ_FIXED_LEN     4       /* length of assoc frame without info elts */
-+
-+struct dot11_reassoc_req {
-+      uint16                  capability;     /* capability information */
-+      uint16                  listen;         /* listen interval */
-+      struct ether_addr       ap;             /* Current AP address */
-+} PACKED;
-+#define DOT11_REASSOC_REQ_FIXED_LEN   10      /* length of assoc frame without info elts */
-+
-+struct dot11_assoc_resp {
-+      uint16                  capability;     /* capability information */
-+      uint16                  status;         /* status code */
-+      uint16                  aid;            /* association ID */
-+} PACKED;
-+
-+struct dot11_action_measure {
-+      uint8   category;
-+      uint8   action;
-+      uint8   token;
-+      uint8   data[1];
-+} PACKED;
-+#define DOT11_ACTION_MEASURE_LEN      3
-+
-+struct dot11_action_switch_channel {
-+      uint8   category;
-+      uint8   action;
-+      uint8   data[5]; /* for switch IE */
-+} PACKED;
-+
-+/**************
-+  802.11h related definitions.
-+**************/
-+typedef struct {
-+      uint8 id;
-+      uint8 len;
-+      uint8 power;
-+} dot11_power_cnst_t;
-+
-+typedef struct {
-+      uint8 min;
-+      uint8 max;
-+} dot11_power_cap_t;
-+
-+typedef struct {
-+      uint8 id;
-+      uint8 len;
-+      uint8 tx_pwr;
-+      uint8 margin;
-+} dot11_tpc_rep_t;
-+#define DOT11_MNG_IE_TPC_REPORT_LEN   2       /* length of IE data, not including 2 byte header */
-+
-+typedef struct {
-+      uint8 id;
-+      uint8 len;
-+      uint8 first_channel;
-+      uint8 num_channels;
-+} dot11_supp_channels_t;
-+
-+/* csa mode type */
-+#define DOT11_CSA_MODE_ADVISORY               0
-+#define DOT11_CSA_MODE_NO_TX          1
-+struct dot11_channel_switch {
-+      uint8 id;
-+      uint8 len;
-+      uint8 mode;
-+      uint8 channel;
-+      uint8 count;
-+}  PACKED;
-+typedef struct dot11_channel_switch dot11_channel_switch_t;
-+
-+/* length of IE data, not including 2 byte header */
-+#define DOT11_SWITCH_IE_LEN             3 
-+
-+/* 802.11h Measurement Request/Report IEs */
-+/* Measurement Type field */
-+#define DOT11_MEASURE_TYPE_BASIC      0
-+#define DOT11_MEASURE_TYPE_CCA                1
-+#define DOT11_MEASURE_TYPE_RPI                2
-+
-+/* Measurement Mode field */
-+
-+/* Measurement Request Modes */
-+#define DOT11_MEASURE_MODE_ENABLE     (1<<1)
-+#define DOT11_MEASURE_MODE_REQUEST    (1<<2)
-+#define DOT11_MEASURE_MODE_REPORT     (1<<3)
-+/* Measurement Report Modes */
-+#define DOT11_MEASURE_MODE_LATE       (1<<0)
-+#define DOT11_MEASURE_MODE_INCAPABLE  (1<<1)
-+#define DOT11_MEASURE_MODE_REFUSED    (1<<2)
-+/* Basic Measurement Map bits */
-+#define DOT11_MEASURE_BASIC_MAP_BSS   ((uint8)(1<<0))
-+#define DOT11_MEASURE_BASIC_MAP_OFDM  ((uint8)(1<<1))
-+#define DOT11_MEASURE_BASIC_MAP_UKNOWN        ((uint8)(1<<2))
-+#define DOT11_MEASURE_BASIC_MAP_RADAR ((uint8)(1<<3))
-+#define DOT11_MEASURE_BASIC_MAP_UNMEAS        ((uint8)(1<<4))
++      /* programmable interface control registers */
++      uint32  prog_config;
++      uint32  prog_waitcount;
 +
-+typedef struct {
-+      uint8 id;
-+      uint8 len;
-+      uint8 token;
-+      uint8 mode;
-+      uint8 type;
-+      uint8 channel;
-+      uint8 start_time[8];
-+      uint16 duration;
-+} dot11_meas_req_t;
-+#define DOT11_MNG_IE_MREQ_LEN 14
-+/* length of Measure Request IE data not including variable len */
-+#define DOT11_MNG_IE_MREQ_FIXED_LEN 3
-+
-+struct dot11_meas_rep {
-+      uint8 id;
-+      uint8 len;
-+      uint8 token;
-+      uint8 mode;
-+      uint8 type;
-+      union 
-+      {
-+              struct {
-+                      uint8 channel;
-+                      uint8 start_time[8];
-+                      uint16 duration;
-+                      uint8 map;
-+              } PACKED basic;
-+              uint8 data[1];
-+      } PACKED rep;
-+} PACKED;
-+typedef struct dot11_meas_rep dot11_meas_rep_t;
++      /* flash control registers */
++      uint32  flash_config;
++      uint32  flash_waitcount;
++      uint32  PAD[4];
 +
-+/* length of Measure Report IE data not including variable len */
-+#define DOT11_MNG_IE_MREP_FIXED_LEN   3
++      uint32  watchdog;
 +
-+struct dot11_meas_rep_basic {
-+      uint8 channel;
-+      uint8 start_time[8];
-+      uint16 duration;
-+      uint8 map;
-+} PACKED;
-+typedef struct dot11_meas_rep_basic dot11_meas_rep_basic_t;
-+#define DOT11_MEASURE_BASIC_REP_LEN   12
-+
-+struct dot11_quiet {
-+      uint8 id;
-+      uint8 len;
-+      uint8 count;    /* TBTTs until beacon interval in quiet starts */
-+      uint8 period;   /* Beacon intervals between periodic quiet periods ? */
-+      uint16 duration;/* Length of quiet period, in TU's */
-+      uint16 offset;  /* TU's offset from TBTT in Count field */
-+} PACKED;
-+typedef struct dot11_quiet dot11_quiet_t;
++      /* clock control */
++      uint32  clockcontrol_n;
++      uint32  clockcontrol_sb;
++      uint32  clockcontrol_pci;
++      uint32  clockcontrol_mii;
++      uint32  PAD[3];
 +
-+typedef struct {
-+      uint8 channel;
-+      uint8 map;
-+} chan_map_tuple_t;
++      /* gpio */
++      uint32  gpioin;
++      struct gpiouser gpio[NGPIOUSER];
++      uint32  PAD;
++      uint32  ejtagouten;
++      uint32  gpiointpolarity;
++      uint32  gpiointmask;
++      uint32  PAD[153];
 +
-+typedef struct {
-+      uint8 id;
-+      uint8 len;
-+      uint8 eaddr[ETHER_ADDR_LEN];
-+      uint8 interval;
-+      chan_map_tuple_t map[1];
-+} dot11_ibss_dfs_t;
-+
-+/* WME Elements */
-+#define WME_OUI                       "\x00\x50\xf2"
-+#define WME_VER                       1
-+#define WME_TYPE              2
-+#define WME_SUBTYPE_IE                0       /* Information Element */
-+#define WME_SUBTYPE_PARAM_IE  1       /* Parameter Element */
-+#define WME_SUBTYPE_TSPEC     2       /* Traffic Specification */
-+
-+/* WME Access Category Indices (ACIs) */
-+#define AC_BE                 0       /* Best Effort */
-+#define AC_BK                 1       /* Background */
-+#define AC_VI                 2       /* Video */
-+#define AC_VO                 3       /* Voice */
-+#define AC_MAX                        4
-+
-+/* WME Information Element (IE) */
-+struct wme_ie {
-+      uint8 oui[3];
-+      uint8 type;
-+      uint8 subtype;
-+      uint8 version;
-+      uint8 acinfo;
-+} PACKED;
-+typedef struct wme_ie wme_ie_t;
-+#define WME_IE_LEN 7
++      uint8   uartdata;
++      uint8   PAD[3];
++      uint8   uartimer;
++      uint8   PAD[3];
++      uint8   uartfcr;
++      uint8   PAD[3];
++      uint8   uartlcr;
++      uint8   PAD[3];
++      uint8   uartmcr;
++      uint8   PAD[3];
++      uint8   uartlsr;
++      uint8   PAD[3];
++      uint8   uartmsr;
++      uint8   PAD[3];
++      uint8   uartscratch;
++      uint8   PAD[3];
++} extifregs_t;
 +
-+struct wme_acparam {
-+      uint8   ACI;
-+      uint8   ECW;
-+      uint16  TXOP;           /* stored in network order (ls octet first) */
-+} PACKED;
-+typedef struct wme_acparam wme_acparam_t;
-+
-+/* WME Parameter Element (PE) */
-+struct wme_params {
-+      uint8 oui[3];
-+      uint8 type;
-+      uint8 subtype;
-+      uint8 version;
-+      uint8 acinfo;
-+      uint8 rsvd;
-+      wme_acparam_t acparam[4];
-+} PACKED;
-+typedef struct wme_params wme_params_t;
-+#define WME_PARAMS_IE_LEN     24
-+
-+/* acinfo */
-+#define WME_COUNT_MASK        0x0f
-+/* ACI */
-+#define WME_AIFS_MASK         0x0f
-+#define WME_ACM_MASK  0x10
-+#define WME_ACI_MASK  0x60
-+#define WME_ACI_SHIFT         5
-+/* ECW */
-+#define WME_CWMIN_MASK        0x0f
-+#define WME_CWMAX_MASK        0xf0
-+#define WME_CWMAX_SHIFT       4
-+
-+#define WME_TXOP_UNITS        32
-+
-+/* AP: default params to be announced in the Beacon Frames/Probe Responses Table 12 WME Draft*/
-+/* AP:  default params to be Used in the AP Side Table 14 WME Draft January 2004 802.11-03-504r5 */
-+#define WME_AC_BK_ACI_STA       0x27
-+#define WME_AC_BK_ECW_STA       0xA4
-+#define WME_AC_BK_TXOP_STA      0x0000
-+#define WME_AC_BE_ACI_STA       0x03
-+#define WME_AC_BE_ECW_STA       0xA4
-+#define WME_AC_BE_TXOP_STA      0x0000
-+#define WME_AC_VI_ACI_STA       0x42
-+#define WME_AC_VI_ECW_STA       0x43
-+#define WME_AC_VI_TXOP_STA      0x005e
-+#define WME_AC_VO_ACI_STA       0x62
-+#define WME_AC_VO_ECW_STA       0x32
-+#define WME_AC_VO_TXOP_STA      0x002f
-+                                                                                                             
-+#define WME_AC_BK_ACI_AP        0x27
-+#define WME_AC_BK_ECW_AP        0xA4
-+#define WME_AC_BK_TXOP_AP       0x0000
-+#define WME_AC_BE_ACI_AP        0x03
-+#define WME_AC_BE_ECW_AP        0x64
-+#define WME_AC_BE_TXOP_AP       0x0000
-+#define WME_AC_VI_ACI_AP        0x41
-+#define WME_AC_VI_ECW_AP        0x43
-+#define WME_AC_VI_TXOP_AP       0x005e
-+#define WME_AC_VO_ACI_AP        0x61
-+#define WME_AC_VO_ECW_AP        0x32
-+#define WME_AC_VO_TXOP_AP       0x002f
-+
-+/* WME Traffic Specification (TSPEC) element */
-+#define WME_SUBTYPE_TSPEC 2
-+#define WME_TSPEC_HDR_LEN             2
-+#define WME_TSPEC_BODY_OFF            2
-+struct wme_tspec {
-+      uint8 oui[DOT11_OUI_LEN];       /* WME_OUI */
-+      uint8 type;                     /* WME_TYPE */
-+      uint8 subtype;                  /* WME_SUBTYPE_TSPEC */
-+      uint8 version;                  /* WME_VERSION */
-+      uint16 ts_info;                 /* TS Info */
-+      uint16 nom_msdu_size;           /* (Nominal or fixed) MSDU Size (bytes) */
-+      uint16 max_msdu_size;           /* Maximum MSDU Size (bytes) */
-+      uint32 min_service_interval;    /* Minimum Service Interval (us) */
-+      uint32 max_service_interval;    /* Maximum Service Interval (us) */
-+      uint32 inactivity_interval;     /* Inactivity Interval (us) */
-+      uint32 service_start;           /* Service Start Time (us) */
-+      uint32 min_rate;                /* Minimum Data Rate (bps) */
-+      uint32 mean_rate;               /* Mean Data Rate (bps) */
-+      uint32 max_burst_size;          /* Maximum Burst Size (bytes) */
-+      uint32 min_phy_rate;            /* Minimum PHY Rate (bps) */
-+      uint32 peak_rate;               /* Peak Data Rate (bps) */
-+      uint32 delay_bound;             /* Delay Bound (us) */
-+      uint16 surplus_bandwidth;       /* Surplus Bandwidth Allowance Factor */
-+      uint16 medium_time;             /* Medium Time (32 us/s periods) */
-+} PACKED;
-+typedef struct wme_tspec wme_tspec_t;
-+#define WME_TSPEC_LEN 56              /* not including 2-byte header */
-+
-+/* ts_info */
-+/* 802.1D priority is duplicated - bits 13-11 AND bits 3-1 */
-+#define TS_INFO_PRIO_SHIFT_HI         11
-+#define TS_INFO_PRIO_MASK_HI          (0x7 << TS_INFO_PRIO_SHIFT_HI)
-+#define TS_INFO_PRIO_SHIFT_LO         1
-+#define TS_INFO_PRIO_MASK_LO          (0x7 << TS_INFO_PRIO_SHIFT_LO)
-+#define TS_INFO_CONTENTION_SHIFT      7
-+#define TS_INFO_CONTENTION_MASK               (0x1 << TS_INFO_CONTENTION_SHIFT)
-+#define TS_INFO_DIRECTION_SHIFT               5
-+#define TS_INFO_DIRECTION_MASK                (0x3 << TS_INFO_DIRECTION_SHIFT)
-+#define TS_INFO_UPLINK                        (0 << TS_INFO_DIRECTION_SHIFT)
-+#define TS_INFO_DOWNLINK              (1 << TS_INFO_DIRECTION_SHIFT)
-+#define TS_INFO_BIDIRECTIONAL         (3 << TS_INFO_DIRECTION_SHIFT)
-+
-+/* nom_msdu_size */
-+#define FIXED_MSDU_SIZE 0x8000                /* MSDU size is fixed */
-+#define MSDU_SIZE_MASK        0x7fff          /* (Nominal or fixed) MSDU size */
-+
-+/* surplus_bandwidth */
-+/* Represented as 3 bits of integer, binary point, 13 bits fraction */
-+#define       INTEGER_SHIFT   13
-+#define FRACTION_MASK 0x1FFF
-+
-+/* Management Notification Frame */
-+struct dot11_management_notification {
-+      uint8 category;                 /* DOT11_ACTION_NOTIFICATION */
-+      uint8 action;
-+      uint8 token;
-+      uint8 status;
-+      uint8 data[1];                  /* Elements */
-+} PACKED;
-+#define DOT11_MGMT_NOTIFICATION_LEN 4 /* Fixed length */
++/* corecontrol */
++#define       CC_UE           (1 << 0)                /* uart enable */
 +
-+/* WME Action Codes */
-+#define WME_SETUP_REQUEST     0
-+#define WME_SETUP_RESPONSE    1
-+#define WME_TEARDOWN          2
++/* extstatus */
++#define       ES_EM           (1 << 0)                /* endian mode (ro) */
++#define       ES_EI           (1 << 1)                /* external interrupt pin (ro) */
++#define       ES_GI           (1 << 2)                /* gpio interrupt pin (ro) */
 +
-+/* WME Setup Response Status Codes */
-+#define WME_ADMISSION_ACCEPTED        0
-+#define WME_INVALID_PARAMETERS        1
-+#define WME_ADMISSION_REFUSED 3
++/* gpio bit mask */
++#define GPIO_BIT0     (1 << 0)
++#define GPIO_BIT1     (1 << 1)
++#define GPIO_BIT2     (1 << 2)
++#define GPIO_BIT3     (1 << 3)
++#define GPIO_BIT4     (1 << 4)
++#define GPIO_BIT5     (1 << 5)
++#define GPIO_BIT6     (1 << 6)
++#define GPIO_BIT7     (1 << 7)
 +
-+/* Macro to take a pointer to a beacon or probe response
-+ * header and return the char* pointer to the SSID info element
-+ */
-+#define BCN_PRB_SSID(hdr) ((char*)(hdr) + DOT11_MGMT_HDR_LEN + DOT11_BCN_PRB_LEN)
-+
-+/* Authentication frame payload constants */
-+#define DOT11_OPEN_SYSTEM     0
-+#define DOT11_SHARED_KEY      1
-+#define DOT11_CHALLENGE_LEN   128
-+
-+/* Frame control macros */
-+#define FC_PVER_MASK          0x3
-+#define FC_PVER_SHIFT         0
-+#define FC_TYPE_MASK          0xC
-+#define FC_TYPE_SHIFT         2
-+#define FC_SUBTYPE_MASK               0xF0
-+#define FC_SUBTYPE_SHIFT      4
-+#define FC_TODS                       0x100
-+#define FC_TODS_SHIFT         8
-+#define FC_FROMDS             0x200
-+#define FC_FROMDS_SHIFT               9
-+#define FC_MOREFRAG           0x400
-+#define FC_MOREFRAG_SHIFT     10
-+#define FC_RETRY              0x800
-+#define FC_RETRY_SHIFT                11
-+#define FC_PM                 0x1000
-+#define FC_PM_SHIFT           12
-+#define FC_MOREDATA           0x2000
-+#define FC_MOREDATA_SHIFT     13
-+#define FC_WEP                        0x4000
-+#define FC_WEP_SHIFT          14
-+#define FC_ORDER              0x8000
-+#define FC_ORDER_SHIFT                15
-+
-+/* sequence control macros */
-+#define SEQNUM_SHIFT          4
-+#define FRAGNUM_MASK          0xF
-+
-+/* Frame Control type/subtype defs */
-+
-+/* FC Types */
-+#define FC_TYPE_MNG           0
-+#define FC_TYPE_CTL           1
-+#define FC_TYPE_DATA          2
-+
-+/* Management Subtypes */
-+#define FC_SUBTYPE_ASSOC_REQ          0
-+#define FC_SUBTYPE_ASSOC_RESP         1
-+#define FC_SUBTYPE_REASSOC_REQ                2
-+#define FC_SUBTYPE_REASSOC_RESP               3
-+#define FC_SUBTYPE_PROBE_REQ          4
-+#define FC_SUBTYPE_PROBE_RESP         5
-+#define FC_SUBTYPE_BEACON             8
-+#define FC_SUBTYPE_ATIM                       9
-+#define FC_SUBTYPE_DISASSOC           10
-+#define FC_SUBTYPE_AUTH                       11
-+#define FC_SUBTYPE_DEAUTH             12
-+#define FC_SUBTYPE_ACTION             13
-+
-+/* Control Subtypes */
-+#define FC_SUBTYPE_PS_POLL            10
-+#define FC_SUBTYPE_RTS                        11
-+#define FC_SUBTYPE_CTS                        12
-+#define FC_SUBTYPE_ACK                        13
-+#define FC_SUBTYPE_CF_END             14
-+#define FC_SUBTYPE_CF_END_ACK         15
-+
-+/* Data Subtypes */
-+#define FC_SUBTYPE_DATA                       0
-+#define FC_SUBTYPE_DATA_CF_ACK                1
-+#define FC_SUBTYPE_DATA_CF_POLL               2
-+#define FC_SUBTYPE_DATA_CF_ACK_POLL   3
-+#define FC_SUBTYPE_NULL                       4
-+#define FC_SUBTYPE_CF_ACK             5
-+#define FC_SUBTYPE_CF_POLL            6
-+#define FC_SUBTYPE_CF_ACK_POLL                7
-+#define FC_SUBTYPE_QOS_DATA           8
-+#define FC_SUBTYPE_QOS_NULL           12
-+
-+/* type-subtype combos */
-+#define FC_KIND_MASK          (FC_TYPE_MASK | FC_SUBTYPE_MASK)
-+
-+#define FC_KIND(t, s) (((t) << FC_TYPE_SHIFT) | ((s) << FC_SUBTYPE_SHIFT))
-+
-+#define FC_ASSOC_REQ  FC_KIND(FC_TYPE_MNG, FC_SUBTYPE_ASSOC_REQ)
-+#define FC_ASSOC_RESP FC_KIND(FC_TYPE_MNG, FC_SUBTYPE_ASSOC_RESP)
-+#define FC_REASSOC_REQ        FC_KIND(FC_TYPE_MNG, FC_SUBTYPE_REASSOC_REQ)
-+#define FC_REASSOC_RESP       FC_KIND(FC_TYPE_MNG, FC_SUBTYPE_REASSOC_RESP)
-+#define FC_PROBE_REQ  FC_KIND(FC_TYPE_MNG, FC_SUBTYPE_PROBE_REQ)
-+#define FC_PROBE_RESP FC_KIND(FC_TYPE_MNG, FC_SUBTYPE_PROBE_RESP)
-+#define FC_BEACON     FC_KIND(FC_TYPE_MNG, FC_SUBTYPE_BEACON)
-+#define FC_DISASSOC   FC_KIND(FC_TYPE_MNG, FC_SUBTYPE_DISASSOC)
-+#define FC_AUTH               FC_KIND(FC_TYPE_MNG, FC_SUBTYPE_AUTH)
-+#define FC_DEAUTH     FC_KIND(FC_TYPE_MNG, FC_SUBTYPE_DEAUTH)
-+#define FC_ACTION     FC_KIND(FC_TYPE_MNG, FC_SUBTYPE_ACTION)
-+
-+#define FC_PS_POLL    FC_KIND(FC_TYPE_CTL, FC_SUBTYPE_PS_POLL)
-+#define FC_RTS                FC_KIND(FC_TYPE_CTL, FC_SUBTYPE_RTS)
-+#define FC_CTS                FC_KIND(FC_TYPE_CTL, FC_SUBTYPE_CTS)
-+#define FC_ACK                FC_KIND(FC_TYPE_CTL, FC_SUBTYPE_ACK)
-+#define FC_CF_END     FC_KIND(FC_TYPE_CTL, FC_SUBTYPE_CF_END)
-+#define FC_CF_END_ACK FC_KIND(FC_TYPE_CTL, FC_SUBTYPE_CF_END_ACK)
-+
-+#define FC_DATA               FC_KIND(FC_TYPE_DATA, FC_SUBTYPE_DATA)
-+#define FC_NULL_DATA  FC_KIND(FC_TYPE_DATA, FC_SUBTYPE_NULL)
-+#define FC_DATA_CF_ACK        FC_KIND(FC_TYPE_DATA, FC_SUBTYPE_DATA_CF_ACK)
-+#define FC_QOS_DATA   FC_KIND(FC_TYPE_DATA, FC_SUBTYPE_QOS_DATA)
-+#define FC_QOS_NULL   FC_KIND(FC_TYPE_DATA, FC_SUBTYPE_QOS_NULL)
-+
-+/* QoS Control Field */
-+
-+/* 802.1D Tag */
-+#define QOS_PRIO_SHIFT                0
-+#define QOS_PRIO_MASK         0x0007
-+#define QOS_PRIO(qos)         (((qos) & QOS_PRIO_MASK) >> QOS_PRIO_SHIFT)
-+
-+#define QOS_TID_SHIFT         0
-+#define QOS_TID_MASK          0x000f
-+#define QOS_TID(qos)          (((qos) & QOS_TID_MASK) >> QOS_TID_SHIFT)
-+
-+/* Ack Policy (0 means Acknowledge) */
-+#define QOS_ACK_SHIFT         5
-+#define QOS_ACK_MASK          0x0060
-+#define QOS_ACK(qos)          (((qos) & QOS_ACK_MASK) >> QOS_ACK_SHIFT)
-+
-+/* Management Frames */
-+
-+/* Management Frame Constants */
-+
-+/* Fixed fields */
-+#define DOT11_MNG_AUTH_ALGO_LEN               2
-+#define DOT11_MNG_AUTH_SEQ_LEN                2
-+#define DOT11_MNG_BEACON_INT_LEN      2
-+#define DOT11_MNG_CAP_LEN             2
-+#define DOT11_MNG_AP_ADDR_LEN         6
-+#define DOT11_MNG_LISTEN_INT_LEN      2
-+#define DOT11_MNG_REASON_LEN          2
-+#define DOT11_MNG_AID_LEN             2
-+#define DOT11_MNG_STATUS_LEN          2
-+#define DOT11_MNG_TIMESTAMP_LEN               8
-+
-+/* DUR/ID field in assoc resp is 0xc000 | AID */
-+#define DOT11_AID_MASK                        0x3fff
-+
-+/* Reason Codes */
-+#define DOT11_RC_RESERVED                     0
-+#define DOT11_RC_UNSPECIFIED                  1       /* Unspecified reason */
-+#define DOT11_RC_AUTH_INVAL                   2       /* Previous authentication no longer valid */
-+#define DOT11_RC_DEAUTH_LEAVING                       3       /* Deauthenticated because sending station is
-+                                                         leaving (or has left) IBSS or ESS */
-+#define DOT11_RC_INACTIVITY                   4       /* Disassociated due to inactivity */
-+#define DOT11_RC_BUSY                         5       /* Disassociated because AP is unable to handle
-+                                                         all currently associated stations */
-+#define DOT11_RC_INVAL_CLASS_2                        6       /* Class 2 frame received from
-+                                                         nonauthenticated station */
-+#define DOT11_RC_INVAL_CLASS_3                        7       /* Class 3 frame received from
-+                                                         nonassociated station */
-+#define DOT11_RC_DISASSOC_LEAVING             8       /* Disassociated because sending station is
-+                                                         leaving (or has left) BSS */
-+#define DOT11_RC_NOT_AUTH                     9       /* Station requesting (re)association is
-+                                                         not authenticated with responding station */
-+#define DOT11_RC_MAX                          23      /* Reason codes > 23 are reserved */
-+
-+/* Status Codes */
-+#define DOT11_STATUS_SUCCESS                  0       /* Successful */
-+#define DOT11_STATUS_FAILURE                  1       /* Unspecified failure */
-+#define DOT11_STATUS_CAP_MISMATCH             10      /* Cannot support all requested capabilities
-+                                                         in the Capability Information field */
-+#define DOT11_STATUS_REASSOC_FAIL             11      /* Reassociation denied due to inability to
-+                                                         confirm that association exists */
-+#define DOT11_STATUS_ASSOC_FAIL                       12      /* Association denied due to reason outside
-+                                                         the scope of this standard */
-+#define DOT11_STATUS_AUTH_MISMATCH            13      /* Responding station does not support the
-+                                                         specified authentication algorithm */
-+#define DOT11_STATUS_AUTH_SEQ                 14      /* Received an Authentication frame with
-+                                                         authentication transaction sequence number
-+                                                         out of expected sequence */
-+#define DOT11_STATUS_AUTH_CHALLENGE_FAIL      15      /* Authentication rejected because of challenge failure */
-+#define DOT11_STATUS_AUTH_TIMEOUT             16      /* Authentication rejected due to timeout waiting
-+                                                         for next frame in sequence */
-+#define DOT11_STATUS_ASSOC_BUSY_FAIL          17      /* Association denied because AP is unable to
-+                                                         handle additional associated stations */
-+#define DOT11_STATUS_ASSOC_RATE_MISMATCH      18      /* Association denied due to requesting station
-+                                                         not supporting all of the data rates in the
-+                                                         BSSBasicRateSet parameter */
-+#define DOT11_STATUS_ASSOC_SHORT_REQUIRED     19      /* Association denied due to requesting station
-+                                                         not supporting the Short Preamble option */
-+#define DOT11_STATUS_ASSOC_PBCC_REQUIRED      20      /* Association denied due to requesting station
-+                                                         not supporting the PBCC Modulation option */
-+#define DOT11_STATUS_ASSOC_AGILITY_REQUIRED   21      /* Association denied due to requesting station
-+                                                         not supporting the Channel Agility option */
-+#define DOT11_STATUS_ASSOC_SPECTRUM_REQUIRED  22      /* Association denied because Spectrum Management 
-+                                                         capability is required. */
-+#define DOT11_STATUS_ASSOC_BAD_POWER_CAP      23      /* Association denied because the info in the 
-+                                                         Power Cap element is unacceptable. */
-+#define DOT11_STATUS_ASSOC_BAD_SUP_CHANNELS   24      /* Association denied because the info in the 
-+                                                         Supported Channel element is unacceptable */
-+#define DOT11_STATUS_ASSOC_SHORTSLOT_REQUIRED 25      /* Association denied due to requesting station
-+                                                         not supporting the Short Slot Time option */
-+#define DOT11_STATUS_ASSOC_ERPBCC_REQUIRED    26      /* Association denied due to requesting station
-+                                                         not supporting the ER-PBCC Modulation option */
-+#define DOT11_STATUS_ASSOC_DSSOFDM_REQUIRED   27      /* Association denied due to requesting station
-+                                                         not supporting the DSS-OFDM option */
-+
-+/* Info Elts, length of INFORMATION portion of Info Elts */
-+#define DOT11_MNG_DS_PARAM_LEN                        1
-+#define DOT11_MNG_IBSS_PARAM_LEN              2
-+
-+/* TIM Info element has 3 bytes fixed info in INFORMATION field,
-+ * followed by 1 to 251 bytes of Partial Virtual Bitmap */
-+#define DOT11_MNG_TIM_FIXED_LEN                       3
-+#define DOT11_MNG_TIM_DTIM_COUNT              0
-+#define DOT11_MNG_TIM_DTIM_PERIOD             1
-+#define DOT11_MNG_TIM_BITMAP_CTL              2
-+#define DOT11_MNG_TIM_PVB                     3
-+
-+/* TLV defines */
-+#define TLV_TAG_OFF           0
-+#define TLV_LEN_OFF           1
-+#define TLV_HDR_LEN           2
-+#define TLV_BODY_OFF          2
-+
-+/* Management Frame Information Element IDs */
-+#define DOT11_MNG_SSID_ID                     0
-+#define DOT11_MNG_RATES_ID                    1
-+#define DOT11_MNG_FH_PARMS_ID                 2
-+#define DOT11_MNG_DS_PARMS_ID                 3
-+#define DOT11_MNG_CF_PARMS_ID                 4
-+#define DOT11_MNG_TIM_ID                      5
-+#define DOT11_MNG_IBSS_PARMS_ID                       6
-+#define DOT11_MNG_COUNTRY_ID                  7
-+#define DOT11_MNG_HOPPING_PARMS_ID            8
-+#define DOT11_MNG_HOPPING_TABLE_ID            9
-+#define DOT11_MNG_REQUEST_ID                  10
-+#define DOT11_MNG_CHALLENGE_ID                        16
-+#define DOT11_MNG_PWR_CONSTRAINT_ID           32    /* 11H PowerConstraint    */
-+#define DOT11_MNG_PWR_CAP_ID                  33    /* 11H PowerCapability    */
-+#define DOT11_MNG_TPC_REQUEST_ID              34    /* 11H TPC Request        */
-+#define DOT11_MNG_TPC_REPORT_ID                       35    /* 11H TPC Report         */
-+#define DOT11_MNG_SUPP_CHANNELS_ID            36    /* 11H Supported Channels */
-+#define DOT11_MNG_CHANNEL_SWITCH_ID           37    /* 11H ChannelSwitch Announcement*/
-+#define DOT11_MNG_MEASURE_REQUEST_ID          38    /* 11H MeasurementRequest */
-+#define DOT11_MNG_MEASURE_REPORT_ID           39    /* 11H MeasurementReport  */
-+#define DOT11_MNG_QUIET_ID                    40    /* 11H Quiet              */
-+#define DOT11_MNG_IBSS_DFS_ID                 41    /* 11H IBSS_DFS           */
-+#define DOT11_MNG_ERP_ID                      42
-+#define DOT11_MNG_NONERP_ID                   47
-+#ifdef BCMWPA2
-+#define DOT11_MNG_RSN_ID                      48
-+#endif /* BCMWPA2 */
-+#define DOT11_MNG_EXT_RATES_ID                        50
-+#define DOT11_MNG_WPA_ID                      221
-+#define DOT11_MNG_PROPR_ID                    221
-+
-+/* ERP info element bit values */
-+#define DOT11_MNG_ERP_LEN                     1       /* ERP is currently 1 byte long */
-+#define DOT11_MNG_NONERP_PRESENT              0x01    /* NonERP (802.11b) STAs are present in the BSS */
-+#define DOT11_MNG_USE_PROTECTION              0x02    /* Use protection mechanisms for ERP-OFDM frames */
-+#define DOT11_MNG_BARKER_PREAMBLE             0x04    /* Short Preambles: 0 == allowed, 1 == not allowed */
-+
-+/* Capability Information Field */
-+#define DOT11_CAP_ESS                         0x0001
-+#define DOT11_CAP_IBSS                                0x0002
-+#define DOT11_CAP_POLLABLE                    0x0004
-+#define DOT11_CAP_POLL_RQ                     0x0008
-+#define DOT11_CAP_PRIVACY                     0x0010
-+#define DOT11_CAP_SHORT                               0x0020
-+#define DOT11_CAP_PBCC                                0x0040
-+#define DOT11_CAP_AGILITY                     0x0080
-+#define DOT11_CAP_SPECTRUM                    0x0100
-+#define DOT11_CAP_SHORTSLOT                   0x0400
-+#define DOT11_CAP_CCK_OFDM                    0x2000
-+
-+/* Action Frame Constants */
-+#define DOT11_ACTION_CAT_ERR_MASK     0x80
-+#define DOT11_ACTION_CAT_SPECT_MNG    0x00
-+#define DOT11_ACTION_NOTIFICATION     0x11    /* 17 */
-+
-+#define DOT11_ACTION_ID_M_REQ         0
-+#define DOT11_ACTION_ID_M_REP         1
-+#define DOT11_ACTION_ID_TPC_REQ               2
-+#define DOT11_ACTION_ID_TPC_REP               3
-+#define DOT11_ACTION_ID_CHANNEL_SWITCH        4
-+
-+/* MLME Enumerations */
-+#define DOT11_BSSTYPE_INFRASTRUCTURE          0
-+#define DOT11_BSSTYPE_INDEPENDENT             1
-+#define DOT11_BSSTYPE_ANY                     2
-+#define DOT11_SCANTYPE_ACTIVE                 0
-+#define DOT11_SCANTYPE_PASSIVE                        1
-+
-+/* 802.11 A PHY constants */
-+#define APHY_SLOT_TIME                9
-+#define APHY_SIFS_TIME                16
-+#define APHY_DIFS_TIME                (APHY_SIFS_TIME + (2 * APHY_SLOT_TIME))
-+#define APHY_PREAMBLE_TIME    16
-+#define APHY_SIGNAL_TIME      4
-+#define APHY_SYMBOL_TIME      4
-+#define APHY_SERVICE_NBITS    16
-+#define APHY_TAIL_NBITS               6
-+#define       APHY_CWMIN              15
-+
-+/* 802.11 B PHY constants */
-+#define BPHY_SLOT_TIME                20
-+#define BPHY_SIFS_TIME                10
-+#define BPHY_DIFS_TIME                50
-+#define BPHY_PLCP_TIME                192
-+#define BPHY_PLCP_SHORT_TIME  96
-+#define       BPHY_CWMIN              31
-+
-+/* 802.11 G constants */
-+#define DOT11_OFDM_SIGNAL_EXTENSION   6
-+
-+#define PHY_CWMAX             1023
-+
-+#define       DOT11_MAXNUMFRAGS       16      /* max # fragments per MSDU */
-+
-+/* dot11Counters Table - 802.11 spec., Annex D */
-+typedef struct d11cnt {
-+      uint32          txfrag;         /* dot11TransmittedFragmentCount */
-+      uint32          txmulti;        /* dot11MulticastTransmittedFrameCount */
-+      uint32          txfail;         /* dot11FailedCount */
-+      uint32          txretry;        /* dot11RetryCount */
-+      uint32          txretrie;       /* dot11MultipleRetryCount */
-+      uint32          rxdup;          /* dot11FrameduplicateCount */
-+      uint32          txrts;          /* dot11RTSSuccessCount */
-+      uint32          txnocts;        /* dot11RTSFailureCount */
-+      uint32          txnoack;        /* dot11ACKFailureCount */
-+      uint32          rxfrag;         /* dot11ReceivedFragmentCount */
-+      uint32          rxmulti;        /* dot11MulticastReceivedFrameCount */
-+      uint32          rxcrc;          /* dot11FCSErrorCount */
-+      uint32          txfrmsnt;       /* dot11TransmittedFrameCount */
-+      uint32          rxundec;        /* dot11WEPUndecryptableCount */
-+} d11cnt_t;
-+
-+/* BRCM OUI */
-+#define BRCM_OUI              "\x00\x10\x18"
-+
-+/* BRCM info element */
-+struct brcm_ie {
-+      uchar   id;             /* 221, DOT11_MNG_PROPR_ID */
-+      uchar   len;   
-+      uchar   oui[3];
-+      uchar   ver;
-+      uchar   assoc;          /*  # of assoc STAs */
-+      uchar   flags;          /* misc flags */
-+} PACKED;
-+#define BRCM_IE_LEN           8
-+typedef       struct brcm_ie brcm_ie_t;
-+#define BRCM_IE_VER           2
-+#define BRCM_IE_LEGACY_AES_VER        1
-+
-+/* brcm_ie flags */
-+#define       BRF_ABCAP               0x1     /* afterburner capable */
-+#define       BRF_ABRQRD              0x2     /* afterburner requested */
-+#define       BRF_LZWDS               0x4     /* lazy wds enabled */
-+#define BRF_ABCOUNTER_MASK    0xf0  /* afterburner wds "state" counter */
-+#define BRF_ABCOUNTER_SHIFT   4
-+
-+#define AB_WDS_TIMEOUT_MAX    15              /* afterburner wds Max count indicating not locally capable */
-+#define AB_WDS_TIMEOUT_MIN    1               /* afterburner wds, use zero count as indicating "downrev" */
-+
-+
-+/* OUI for BRCM proprietary IE */
-+#define BRCM_PROP_OUI         "\x00\x90\x4C"
-+
-+/* Vendor IE structure */
-+struct vndr_ie {
-+      uchar id;
-+      uchar len;
-+      uchar oui [3];
-+      uchar data [1];         /* Variable size data */
-+}PACKED;
-+typedef struct vndr_ie vndr_ie_t;
-+
-+#define VNDR_IE_HDR_LEN               2       /* id + len field */
-+#define VNDR_IE_MIN_LEN               3       /* size of the oui field */
-+#define VNDR_IE_MAX_LEN               256
-+
-+/* WPA definitions */
-+#define WPA_VERSION           1
-+#define WPA_OUI                       "\x00\x50\xF2"
-+
-+#ifdef BCMWPA2
-+#define WPA2_VERSION          1
-+#define WPA2_VERSION_LEN      2
-+#define WPA2_OUI              "\x00\x0F\xAC"
-+#endif /* BCMWPA2 */
-+
-+#define WPA_OUI_LEN   3
-+
-+/* RSN authenticated key managment suite */
-+#define RSN_AKM_NONE          0       /* None (IBSS) */
-+#define RSN_AKM_UNSPECIFIED   1       /* Over 802.1x */
-+#define RSN_AKM_PSK           2       /* Pre-shared Key */
-+
-+
-+/* Key related defines */
-+#define DOT11_MAX_DEFAULT_KEYS        4       /* number of default keys */
-+#define DOT11_MAX_KEY_SIZE    32      /* max size of any key */
-+#define DOT11_MAX_IV_SIZE     16      /* max size of any IV */
-+#define DOT11_EXT_IV_FLAG     (1<<5)  /* flag to indicate IV is > 4 bytes */
-+
-+#define WEP1_KEY_SIZE         5       /* max size of any WEP key */
-+#define WEP1_KEY_HEX_SIZE     10      /* size of WEP key in hex. */
-+#define WEP128_KEY_SIZE               13      /* max size of any WEP key */
-+#define WEP128_KEY_HEX_SIZE   26      /* size of WEP key in hex. */
-+#define TKIP_MIC_SIZE         8       /* size of TKIP MIC */
-+#define TKIP_EOM_SIZE         7       /* max size of TKIP EOM */
-+#define TKIP_EOM_FLAG         0x5a    /* TKIP EOM flag byte */
-+#define TKIP_KEY_SIZE         32      /* size of any TKIP key */
-+#define TKIP_MIC_AUTH_TX      16      /* offset to Authenticator MIC TX key */
-+#define TKIP_MIC_AUTH_RX      24      /* offset to Authenticator MIC RX key */
-+#define TKIP_MIC_SUP_RX               16      /* offset to Supplicant MIC RX key */
-+#define TKIP_MIC_SUP_TX               24      /* offset to Supplicant MIC TX key */
-+#define AES_KEY_SIZE          16      /* size of AES key */
-+
-+#undef PACKED
-+#if !defined(__GNUC__)
-+#pragma pack()
-+#endif
 +
-+#endif /* _802_11_H_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/proto/bcmeth.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/proto/bcmeth.h
---- linux-2.4.32/arch/mips/bcm947xx/include/proto/bcmeth.h     1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/proto/bcmeth.h        2005-12-16 23:39:10.756825000 +0100
-@@ -0,0 +1,103 @@
-+/*
-+ * Broadcom Ethernettype  protocol definitions
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ */
++/* pcmcia/prog/flash_config */
++#define       CF_EN           (1 << 0)                /* enable */
++#define       CF_EM_MASK      0xe                     /* mode */
++#define       CF_EM_SHIFT     1
++#define       CF_EM_FLASH     0x0                     /* flash/asynchronous mode */
++#define       CF_EM_SYNC      0x2                     /* synchronous mode */
++#define       CF_EM_PCMCIA    0x4                     /* pcmcia mode */
++#define       CF_DS           (1 << 4)                /* destsize:  0=8bit, 1=16bit */
++#define       CF_BS           (1 << 5)                /* byteswap */
++#define       CF_CD_MASK      0xc0                    /* clock divider */
++#define       CF_CD_SHIFT     6
++#define       CF_CD_DIV2      0x0                     /* backplane/2 */
++#define       CF_CD_DIV3      0x40                    /* backplane/3 */
++#define       CF_CD_DIV4      0x80                    /* backplane/4 */
++#define       CF_CE           (1 << 8)                /* clock enable */
++#define       CF_SB           (1 << 9)                /* size/bytestrobe (synch only) */
 +
-+/*
-+ * Broadcom Ethernet protocol defines 
-+ *
-+ */
++/* pcmcia_memwait */
++#define       PM_W0_MASK      0x3f                    /* waitcount0 */
++#define       PM_W1_MASK      0x1f00                  /* waitcount1 */
++#define       PM_W1_SHIFT     8
++#define       PM_W2_MASK      0x1f0000                /* waitcount2 */
++#define       PM_W2_SHIFT     16
++#define       PM_W3_MASK      0x1f000000              /* waitcount3 */
++#define       PM_W3_SHIFT     24
 +
-+#ifndef _BCMETH_H_
-+#define _BCMETH_H_
++/* pcmcia_attrwait */
++#define       PA_W0_MASK      0x3f                    /* waitcount0 */
++#define       PA_W1_MASK      0x1f00                  /* waitcount1 */
++#define       PA_W1_SHIFT     8
++#define       PA_W2_MASK      0x1f0000                /* waitcount2 */
++#define       PA_W2_SHIFT     16
++#define       PA_W3_MASK      0x1f000000              /* waitcount3 */
++#define       PA_W3_SHIFT     24
 +
-+/* enable structure packing */
-+#if defined(__GNUC__)
-+#define       PACKED  __attribute__((packed))
-+#else
-+#pragma pack(1)
-+#define       PACKED
-+#endif
++/* pcmcia_iowait */
++#define       PI_W0_MASK      0x3f                    /* waitcount0 */
++#define       PI_W1_MASK      0x1f00                  /* waitcount1 */
++#define       PI_W1_SHIFT     8
++#define       PI_W2_MASK      0x1f0000                /* waitcount2 */
++#define       PI_W2_SHIFT     16
++#define       PI_W3_MASK      0x1f000000              /* waitcount3 */
++#define       PI_W3_SHIFT     24
 +
-+/* ETHER_TYPE_BRCM is defined in ethernet.h */
++/* prog_waitcount */
++#define       PW_W0_MASK      0x0000001f                      /* waitcount0 */
++#define       PW_W1_MASK      0x00001f00                      /* waitcount1 */
++#define       PW_W1_SHIFT     8
++#define       PW_W2_MASK      0x001f0000              /* waitcount2 */
++#define       PW_W2_SHIFT     16
++#define       PW_W3_MASK      0x1f000000              /* waitcount3 */
++#define       PW_W3_SHIFT     24
 +
-+/*
-+ * Following the 2byte BRCM ether_type is a 16bit BRCM subtype field
-+ * in one of two formats: (only subtypes 32768-65535 are in use now)
-+ *
-+ * subtypes 0-32767:
-+ *     8 bit subtype (0-127)
-+ *     8 bit length in bytes (0-255)
-+ *
-+ * subtypes 32768-65535:
-+ *     16 bit big-endian subtype
-+ *     16 bit big-endian length in bytes (0-65535)
-+ *
-+ * length is the number of additional bytes beyond the 4 or 6 byte header
-+ *
-+ * Reserved values:
-+ * 0 reserved
-+ * 5-15 reserved for iLine protocol assignments
-+ * 17-126 reserved, assignable
-+ * 127 reserved
-+ * 32768 reserved
-+ * 32769-65534 reserved, assignable
-+ * 65535 reserved
-+ */
++#define PW_W0       0x0000000c
++#define PW_W1       0x00000a00
++#define PW_W2       0x00020000
++#define PW_W3       0x01000000
 +
-+/* 
-+ * While adding the subtypes and their specific processing code make sure 
-+ * bcmeth_bcm_hdr_t is the first data structure in the user specific data structure definition 
-+ */
++/* flash_waitcount */
++#define       FW_W0_MASK      0x1f                    /* waitcount0 */
++#define       FW_W1_MASK      0x1f00                  /* waitcount1 */
++#define       FW_W1_SHIFT     8
++#define       FW_W2_MASK      0x1f0000                /* waitcount2 */
++#define       FW_W2_SHIFT     16
++#define       FW_W3_MASK      0x1f000000              /* waitcount3 */
++#define       FW_W3_SHIFT     24
 +
-+#define       BCMILCP_SUBTYPE_RATE            1
-+#define       BCMILCP_SUBTYPE_LINK            2
-+#define       BCMILCP_SUBTYPE_CSA             3
-+#define       BCMILCP_SUBTYPE_LARQ            4
-+#define BCMILCP_SUBTYPE_VENDOR                5
-+#define       BCMILCP_SUBTYPE_FLH             17
++/* watchdog */
++#define WATCHDOG_CLOCK        48000000                /* Hz */
 +
-+#define BCMILCP_SUBTYPE_VENDOR_LONG   32769
-+#define BCMILCP_SUBTYPE_CERT          32770
-+#define BCMILCP_SUBTYPE_SES           32771
++/* clockcontrol_n */
++#define       CN_N1_MASK      0x3f                    /* n1 control */
++#define       CN_N2_MASK      0x3f00                  /* n2 control */
++#define       CN_N2_SHIFT     8
 +
++/* clockcontrol_sb/pci/mii */
++#define       CC_M1_MASK      0x3f                    /* m1 control */
++#define       CC_M2_MASK      0x3f00                  /* m2 control */
++#define       CC_M2_SHIFT     8
++#define       CC_M3_MASK      0x3f0000                /* m3 control */
++#define       CC_M3_SHIFT     16
++#define       CC_MC_MASK      0x1f000000              /* mux control */
++#define       CC_MC_SHIFT     24
 +
-+#define BCMILCP_BCM_SUBTYPE_RESERVED  0
-+#define BCMILCP_BCM_SUBTYPE_EVENT             1
-+#define BCMILCP_BCM_SUBTYPE_SES                       2
-+/*
-+The EAPOL type is not used anymore. Instead EAPOL messages are now embedded
-+within BCMILCP_BCM_SUBTYPE_EVENT type messages
-+*/
-+/*#define BCMILCP_BCM_SUBTYPE_EAPOL           3*/
++/* Clock control default values */
++#define CC_DEF_N      0x0009                  /* Default values for bcm4710 */
++#define CC_DEF_100    0x04020011
++#define CC_DEF_33     0x11030011
++#define CC_DEF_25     0x11050011
 +
-+#define BCMILCP_BCM_SUBTYPEHDR_MINLENGTH      8
-+#define BCMILCP_BCM_SUBTYPEHDR_VERSION                0
++/* Clock control values for 125Mhz */
++#define       CC_125_N        0x0802
++#define       CC_125_M        0x04020009
++#define       CC_125_M25      0x11090009
++#define       CC_125_M33      0x11090005
 +
-+/* These fields are stored in network order */
-+typedef  struct bcmeth_hdr
-+{
-+      uint16  subtype; /* Vendor specific..32769*/
-+      uint16  length; 
-+      uint8   version; /* Version is 0*/
-+      uint8   oui[3]; /* Broadcom OUI*/
-+      /* user specific Data */
-+      uint16  usr_subtype;
-+} PACKED bcmeth_hdr_t;
++/* Clock control magic field values */
++#define       CC_F6_2         0x02                    /* A factor of 2 in */
++#define       CC_F6_3         0x03                    /*  6-bit fields like */
++#define       CC_F6_4         0x05                    /*  N1, M1 or M3 */
++#define       CC_F6_5         0x09
++#define       CC_F6_6         0x11
++#define       CC_F6_7         0x21
 +
++#define       CC_F5_BIAS      5                       /* 5-bit fields get this added */
 +
++#define       CC_MC_BYPASS    0x08
++#define       CC_MC_M1        0x04
++#define       CC_MC_M1M2      0x02
++#define       CC_MC_M1M2M3    0x01
++#define       CC_MC_M1M3      0x11
 +
-+#undef PACKED
-+#if !defined(__GNUC__)
-+#pragma pack()
-+#endif
++#define       CC_CLOCK_BASE   24000000        /* Half the clock freq. in the 4710 */
 +
-+#endif
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/proto/bcmip.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/proto/bcmip.h
---- linux-2.4.32/arch/mips/bcm947xx/include/proto/bcmip.h      1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/proto/bcmip.h 2005-12-16 23:39:10.756825000 +0100
-@@ -0,0 +1,42 @@
++#endif        /* _SBEXTIF_H */
+diff -Naur linux.old/arch/mips/bcm947xx/include/sbmemc.h linux.dev/arch/mips/bcm947xx/include/sbmemc.h
+--- linux.old/arch/mips/bcm947xx/include/sbmemc.h      1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/sbmemc.h      2006-04-06 15:34:14.000000000 +0200
+@@ -0,0 +1,148 @@
 +/*
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.                      
-+ *                                           
-+ * This is UNPUBLISHED PROPRIETARY SOURCE CODE of Broadcom Corporation;         
-+ * the contents of this file may not be disclosed to third parties, copied      
-+ * or duplicated in any form, in whole or in part, without the prior            
-+ * written permission of Broadcom Corporation.                                  
-+ *
-+ * Fundamental constants relating to IP Protocol
++ * BCM47XX Sonics SiliconBackplane DDR/SDRAM controller core hardware definitions.
 + *
-+ * $Id$
-+ */
-+
-+#ifndef _bcmip_h_
-+#define _bcmip_h_
-+
-+/* IP header */
-+#define IPV4_VERIHL_OFFSET    0       /* version and ihl byte offset */
-+#define IPV4_TOS_OFFSET               1       /* TOS offset */
-+#define IPV4_PROT_OFFSET      9       /* protocol type offset */
-+#define IPV4_CHKSUM_OFFSET    10      /* IP header checksum offset */
-+#define IPV4_SRC_IP_OFFSET    12      /* src IP addr offset */
-+#define IPV4_DEST_IP_OFFSET   16      /* dest IP addr offset */
-+
-+#define IPV4_VER_MASK 0xf0
-+#define IPV4_IHL_MASK 0x0f
-+
-+#define IPV4_PROT_UDP 17      /* UDP protocol type */
-+
-+#define IPV4_ADDR_LEN 4       /* IP v4 address length */
-+
-+#define IPV4_VER_NUM  0x40    /* IP v4 version number */
-+
-+/* NULL IP address check */
-+#define IPV4_ISNULLADDR(a)    ((((uint8 *)(a))[0] + ((uint8 *)(a))[1] + \
-+                              ((uint8 *)(a))[2] + ((uint8 *)(a))[3]) == 0)
-+
-+#define IPV4_ADDR_STR_LEN     16
-+
-+#endif        /* #ifndef _bcmip_h_ */
-+
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/proto/ethernet.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/proto/ethernet.h
---- linux-2.4.32/arch/mips/bcm947xx/include/proto/ethernet.h   1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/proto/ethernet.h      2005-12-16 23:39:10.756825000 +0100
-@@ -0,0 +1,169 @@
-+/*******************************************************************************
-+ * $Id$
 + * Copyright 2005, Broadcom Corporation      
 + * All Rights Reserved.      
 + *       
@@ -6216,172 +4624,156 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/proto/ethernet.h linux-2.4.32-
 + * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
-+ * From FreeBSD 2.2.7: Fundamental constants relating to ethernet.
-+ ******************************************************************************/
++ *
++ * $Id$
++ */
 +
-+#ifndef _NET_ETHERNET_H_          /* use native BSD ethernet.h when available */
-+#define _NET_ETHERNET_H_
++#ifndef       _SBMEMC_H
++#define       _SBMEMC_H
 +
-+#ifndef _TYPEDEFS_H_
-+#include "typedefs.h"
-+#endif
++#ifdef _LANGUAGE_ASSEMBLY
 +
-+/* enable structure packing */
-+#if defined(__GNUC__)
-+#define       PACKED  __attribute__((packed))
-+#else
-+#pragma pack(1)
-+#define       PACKED
-+#endif
-+
-+/*
-+ * The number of bytes in an ethernet (MAC) address.
-+ */
-+#define       ETHER_ADDR_LEN          6
-+
-+/*
-+ * The number of bytes in the type field.
-+ */
-+#define       ETHER_TYPE_LEN          2
-+
-+/*
-+ * The number of bytes in the trailing CRC field.
-+ */
-+#define       ETHER_CRC_LEN           4
-+
-+/*
-+ * The length of the combined header.
-+ */
-+#define       ETHER_HDR_LEN           (ETHER_ADDR_LEN*2+ETHER_TYPE_LEN)
-+
-+/*
-+ * The minimum packet length.
-+ */
-+#define       ETHER_MIN_LEN           64
-+
-+/*
-+ * The minimum packet user data length.
-+ */
-+#define       ETHER_MIN_DATA          46
-+
-+/*
-+ * The maximum packet length.
-+ */
-+#define       ETHER_MAX_LEN           1518
-+
-+/*
-+ * The maximum packet user data length.
-+ */
-+#define       ETHER_MAX_DATA          1500
++#define       MEMC_CONTROL            0x00
++#define       MEMC_CONFIG             0x04
++#define       MEMC_REFRESH            0x08
++#define       MEMC_BISTSTAT           0x0c
++#define       MEMC_MODEBUF            0x10
++#define       MEMC_BKCLS              0x14
++#define       MEMC_PRIORINV           0x18
++#define       MEMC_DRAMTIM            0x1c
++#define       MEMC_INTSTAT            0x20
++#define       MEMC_INTMASK            0x24
++#define       MEMC_INTINFO            0x28
++#define       MEMC_NCDLCTL            0x30
++#define       MEMC_RDNCDLCOR          0x34
++#define       MEMC_WRNCDLCOR          0x38
++#define       MEMC_MISCDLYCTL         0x3c
++#define       MEMC_DQSGATENCDL        0x40
++#define       MEMC_SPARE              0x44
++#define       MEMC_TPADDR             0x48
++#define       MEMC_TPDATA             0x4c
++#define       MEMC_BARRIER            0x50
++#define       MEMC_CORE               0x54
 +
-+/* ether types */
-+#define       ETHER_TYPE_IP           0x0800          /* IP */
-+#define ETHER_TYPE_ARP                0x0806          /* ARP */
-+#define ETHER_TYPE_8021Q      0x8100          /* 802.1Q */
-+#define       ETHER_TYPE_BRCM         0x886c          /* Broadcom Corp. */
-+#define       ETHER_TYPE_802_1X       0x888e          /* 802.1x */
-+#define       ETHER_TYPE_802_1X_PREAUTH       0x88c7  /* 802.1x preauthentication*/
 +
-+/* Broadcom subtype follows ethertype;  First 2 bytes are reserved; Next 2 are subtype; */
-+#define       ETHER_BRCM_SUBTYPE_LEN  4               /* Broadcom 4 byte subtype */
-+#define       ETHER_BRCM_CRAM         0x1             /* Broadcom subtype cram protocol */
++#else
 +
-+/* ether header */
-+#define ETHER_DEST_OFFSET     0               /* dest address offset */
-+#define ETHER_SRC_OFFSET      6               /* src address offset */
-+#define ETHER_TYPE_OFFSET     12              /* ether type offset */
++/* Sonics side: MEMC core registers */
++typedef volatile struct sbmemcregs {
++      uint32  control;
++      uint32  config;
++      uint32  refresh;
++      uint32  biststat;
++      uint32  modebuf;
++      uint32  bkcls;
++      uint32  priorinv;
++      uint32  dramtim;
++      uint32  intstat;
++      uint32  intmask;
++      uint32  intinfo;
++      uint32  reserved1;
++      uint32  ncdlctl;
++      uint32  rdncdlcor;
++      uint32  wrncdlcor;
++      uint32  miscdlyctl;
++      uint32  dqsgatencdl;
++      uint32  spare;
++      uint32  tpaddr;
++      uint32  tpdata;
++      uint32  barrier;
++      uint32  core;
++} sbmemcregs_t;
 +
-+/*
-+ * A macro to validate a length with
-+ */
-+#define       ETHER_IS_VALID_LEN(foo) \
-+      ((foo) >= ETHER_MIN_LEN && (foo) <= ETHER_MAX_LEN)
++#endif
 +
++/* MEMC Core Init values (OCP ID 0x80f) */
 +
-+#ifndef __INCif_etherh     /* Quick and ugly hack for VxWorks */
-+/*
-+ * Structure of a 10Mb/s Ethernet header.
-+ */
-+struct        ether_header {
-+      uint8   ether_dhost[ETHER_ADDR_LEN];
-+      uint8   ether_shost[ETHER_ADDR_LEN];
-+      uint16  ether_type;
-+} PACKED;
++/* For sdr: */
++#define MEMC_SD_CONFIG_INIT   0x00048000
++#define MEMC_SD_DRAMTIM2_INIT 0x000754d8
++#define MEMC_SD_DRAMTIM3_INIT 0x000754da
++#define MEMC_SD_RDNCDLCOR_INIT        0x00000000
++#define MEMC_SD_WRNCDLCOR_INIT        0x49351200
++#define MEMC_SD1_WRNCDLCOR_INIT       0x14500200      /* For corerev 1 (4712) */
++#define MEMC_SD_MISCDLYCTL_INIT       0x00061c1b
++#define MEMC_SD1_MISCDLYCTL_INIT 0x00021416   /* For corerev 1 (4712) */
++#define MEMC_SD_CONTROL_INIT0 0x00000002
++#define MEMC_SD_CONTROL_INIT1 0x00000008
++#define MEMC_SD_CONTROL_INIT2 0x00000004
++#define MEMC_SD_CONTROL_INIT3 0x00000010
++#define MEMC_SD_CONTROL_INIT4 0x00000001
++#define MEMC_SD_MODEBUF_INIT  0x00000000
++#define MEMC_SD_REFRESH_INIT  0x0000840f
 +
-+/*
-+ * Structure of a 48-bit Ethernet address.
-+ */
-+struct        ether_addr {
-+      uint8 octet[ETHER_ADDR_LEN];
-+} PACKED;
-+#endif
 +
-+/*
-+ * Takes a pointer, sets locally admininistered 
-+ * address bit in the 48-bit Ethernet address.
-+ */
-+#define ETHER_SET_LOCALADDR(ea) ( ((uint8 *)(ea))[0] = \
-+                              (((uint8 *)(ea))[0] | 2) )
++/* This is for SDRM8X8X4 */
++#define       MEMC_SDR_INIT           0x0008
++#define       MEMC_SDR_MODE           0x32
++#define       MEMC_SDR_NCDL           0x00020032
++#define       MEMC_SDR1_NCDL          0x0002020f      /* For corerev 1 (4712) */
 +
-+/*
-+ * Takes a pointer, returns true if a 48-bit multicast address
-+ * (including broadcast, since it is all ones)
-+ */
-+#define ETHER_ISMULTI(ea) (((uint8 *)(ea))[0] & 1)
++/* For ddr: */
++#define MEMC_CONFIG_INIT      0x00048000
++#define MEMC_DRAMTIM2_INIT    0x000754d8
++#define MEMC_DRAMTIM25_INIT   0x000754d9
++#define MEMC_RDNCDLCOR_INIT   0x00000000
++#define MEMC_RDNCDLCOR_SIMINIT        0xf6f6f6f6      /* For hdl sim */
++#define MEMC_WRNCDLCOR_INIT   0x49351200
++#define MEMC_1_WRNCDLCOR_INIT 0x14500200
++#define MEMC_DQSGATENCDL_INIT 0x00030000
++#define MEMC_MISCDLYCTL_INIT  0x21061c1b
++#define MEMC_1_MISCDLYCTL_INIT        0x21021400
++#define MEMC_NCDLCTL_INIT     0x00002001
++#define MEMC_CONTROL_INIT0    0x00000002
++#define MEMC_CONTROL_INIT1    0x00000008
++#define MEMC_MODEBUF_INIT0    0x00004000
++#define MEMC_CONTROL_INIT2    0x00000010
++#define MEMC_MODEBUF_INIT1    0x00000100
++#define MEMC_CONTROL_INIT3    0x00000010
++#define MEMC_CONTROL_INIT4    0x00000008
++#define MEMC_REFRESH_INIT     0x0000840f
++#define MEMC_CONTROL_INIT5    0x00000004
++#define MEMC_MODEBUF_INIT2    0x00000000
++#define MEMC_CONTROL_INIT6    0x00000010
++#define MEMC_CONTROL_INIT7    0x00000001
 +
 +
-+/* compare two ethernet addresses - assumes the pointers can be referenced as shorts */
-+#define       ether_cmp(a, b) ( \
-+      !(((short*)a)[0] == ((short*)b)[0]) | \
-+      !(((short*)a)[1] == ((short*)b)[1]) | \
-+      !(((short*)a)[2] == ((short*)b)[2]))
++/* This is for DDRM16X16X2 */
++#define       MEMC_DDR_INIT           0x0009
++#define       MEMC_DDR_MODE           0x62
++#define       MEMC_DDR_NCDL           0x0005050a
++#define       MEMC_DDR1_NCDL          0x00000a0a      /* For corerev 1 (4712) */
 +
-+/* copy an ethernet address - assumes the pointers can be referenced as shorts */
-+#define       ether_copy(s, d) { \
-+      ((short*)d)[0] = ((short*)s)[0]; \
-+      ((short*)d)[1] = ((short*)s)[1]; \
-+      ((short*)d)[2] = ((short*)s)[2]; }
++/* mask for sdr/ddr calibration registers */
++#define MEMC_RDNCDLCOR_RD_MASK        0x000000ff
++#define MEMC_WRNCDLCOR_WR_MASK        0x000000ff
++#define MEMC_DQSGATENCDL_G_MASK       0x000000ff
 +
-+/*
-+ * Takes a pointer, returns true if a 48-bit broadcast (all ones)
-+ */
-+#define ETHER_ISBCAST(ea) ((((uint8 *)(ea))[0] &              \
-+                          ((uint8 *)(ea))[1] &                \
-+                          ((uint8 *)(ea))[2] &                \
-+                          ((uint8 *)(ea))[3] &                \
-+                          ((uint8 *)(ea))[4] &                \
-+                          ((uint8 *)(ea))[5]) == 0xff)
++/* masks for miscdlyctl registers */
++#define MEMC_MISC_SM_MASK     0x30000000
++#define MEMC_MISC_SM_SHIFT    28
++#define MEMC_MISC_SD_MASK     0x0f000000
++#define MEMC_MISC_SD_SHIFT    24
 +
-+static const struct ether_addr ether_bcast = {{255, 255, 255, 255, 255, 255}};
++/* hw threshhold for calculating wr/rd for sdr memc */
++#define MEMC_CD_THRESHOLD     128
 +
-+/*
-+ * Takes a pointer, returns true if a 48-bit null address (all zeros)
-+ */
-+#define ETHER_ISNULLADDR(ea) ((((uint8 *)(ea))[0] |           \
-+                          ((uint8 *)(ea))[1] |                \
-+                          ((uint8 *)(ea))[2] |                \
-+                          ((uint8 *)(ea))[3] |                \
-+                          ((uint8 *)(ea))[4] |                \
-+                          ((uint8 *)(ea))[5]) == 0)
-+
-+/* Differentiated Services Codepoint - upper 6 bits of tos in iphdr */
-+#define       DSCP_MASK               0xFC            /* upper 6 bits */
-+#define       DSCP_SHIFT              2
-+#define       DSCP_WME_PRI_MASK       0xE0            /* upper 3 bits */
-+#define       DSCP_WME_PRI_SHIFT      5
-+
-+#undef PACKED
-+#if !defined(__GNUC__)
-+#pragma pack()
-+#endif
++/* Low bit of init register says if memc is ddr or sdr */
++#define MEMC_CONFIG_DDR               0x00000001
 +
-+#endif /* _NET_ETHERNET_H_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/proto/vlan.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/proto/vlan.h
---- linux-2.4.32/arch/mips/bcm947xx/include/proto/vlan.h       1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/proto/vlan.h  2005-12-16 23:39:10.756825000 +0100
-@@ -0,0 +1,50 @@
++#endif        /* _SBMEMC_H */
+diff -Naur linux.old/arch/mips/bcm947xx/include/sbmips.h linux.dev/arch/mips/bcm947xx/include/sbmips.h
+--- linux.old/arch/mips/bcm947xx/include/sbmips.h      1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/sbmips.h      2006-04-06 15:34:14.000000000 +0200
+@@ -0,0 +1,62 @@
 +/*
-+ * 802.1Q VLAN protocol definitions
++ * Broadcom SiliconBackplane MIPS definitions
++ *
++ * SB MIPS cores are custom MIPS32 processors with SiliconBackplane
++ * OCP interfaces. The CP0 processor ID is 0x00024000, where bits
++ * 23:16 mean Broadcom and bits 15:8 mean a MIPS core with an OCP
++ * interface. The core revision is stored in the SB ID register in SB
++ * configuration space.
 + *
 + * Copyright 2005, Broadcom Corporation
 + * All Rights Reserved.
@@ -6394,49 +4786,56 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/proto/vlan.h linux-2.4.32-brcm
 + * $Id$
 + */
 +
-+#ifndef _vlan_h_
-+#define _vlan_h_
++#ifndef       _SBMIPS_H
++#define       _SBMIPS_H
 +
-+/* enable structure packing */
-+#if defined(__GNUC__)
-+#define       PACKED  __attribute__((packed))
-+#else
-+#pragma pack(1)
-+#define       PACKED
-+#endif
++#include <mipsinc.h>
 +
-+#define VLAN_VID_MASK         0xfff   /* low 12 bits are vlan id */
-+#define       VLAN_CFI_SHIFT          12      /* canonical format indicator bit */
-+#define VLAN_PRI_SHIFT                13      /* user priority */
++#ifndef _LANGUAGE_ASSEMBLY
 +
-+#define VLAN_PRI_MASK         7       /* 3 bits of priority */
++/* cpp contortions to concatenate w/arg prescan */
++#ifndef PAD
++#define       _PADLINE(line)  pad ## line
++#define       _XSTR(line)     _PADLINE(line)
++#define       PAD             _XSTR(__LINE__)
++#endif        /* PAD */
 +
-+#define       VLAN_TAG_LEN            4
-+#define       VLAN_TAG_OFFSET         (2 * ETHER_ADDR_LEN)
++typedef volatile struct {
++      uint32  corecontrol;
++      uint32  PAD[2];
++      uint32  biststatus;
++      uint32  PAD[4];
++      uint32  intstatus;
++      uint32  intmask;
++      uint32  timer;
++} mipsregs_t;
 +
-+struct ethervlan_header {
-+      uint8   ether_dhost[ETHER_ADDR_LEN];
-+      uint8   ether_shost[ETHER_ADDR_LEN];
-+      uint16  vlan_type;              /* 0x8100 */
-+      uint16  vlan_tag;               /* priority, cfi and vid */
-+      uint16  ether_type;
-+};
++extern uint32 sb_flag(sb_t *sbh);
++extern uint sb_irq(sb_t *sbh);
 +
-+#define       ETHERVLAN_HDR_LEN       (ETHER_HDR_LEN + VLAN_TAG_LEN)
++extern void BCMINIT(sb_serial_init)(sb_t *sbh, void (*add)(void *regs, uint irq, uint baud_base, uint reg_shift));
 +
-+#undef PACKED
-+#if !defined(__GNUC__)
-+#pragma pack()
-+#endif
++extern void *sb_jtagm_init(sb_t *sbh, uint clkd, bool exttap);
++extern void sb_jtagm_disable(void *h);
++extern uint32 jtag_rwreg(void *h, uint32 ir, uint32 dr);
++extern void BCMINIT(sb_mips_init)(sb_t *sbh);
++extern uint32 BCMINIT(sb_mips_clock)(sb_t *sbh);
++extern bool BCMINIT(sb_mips_setclock)(sb_t *sbh, uint32 mipsclock, uint32 sbclock, uint32 pciclock);
++extern void BCMINIT(enable_pfc)(uint32 mode);
++extern uint32 BCMINIT(sb_memc_get_ncdl)(sb_t *sbh);
 +
-+#endif /* _vlan_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/proto/wpa.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/proto/wpa.h
---- linux-2.4.32/arch/mips/bcm947xx/include/proto/wpa.h        1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/proto/wpa.h   2005-12-16 23:39:10.756825000 +0100
-@@ -0,0 +1,140 @@
++
++#endif /* _LANGUAGE_ASSEMBLY */
++
++#endif        /* _SBMIPS_H */
+diff -Naur linux.old/arch/mips/bcm947xx/include/sbpci.h linux.dev/arch/mips/bcm947xx/include/sbpci.h
+--- linux.old/arch/mips/bcm947xx/include/sbpci.h       1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/sbpci.h       2006-04-06 15:34:14.000000000 +0200
+@@ -0,0 +1,122 @@
 +/*
-+ * Fundamental types and constants relating to WPA
++ * BCM47XX Sonics SiliconBackplane PCI core hardware definitions.
 + *
++ * $Id$
 + * Copyright 2005, Broadcom Corporation      
 + * All Rights Reserved.      
 + *       
@@ -6444,659 +4843,476 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/proto/wpa.h linux-2.4.32-brcm/
 + * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
-+ *
-+ * $Id$
 + */
 +
-+#ifndef _proto_wpa_h_
-+#define _proto_wpa_h_
-+
-+#include <typedefs.h>
-+#include <proto/ethernet.h>
++#ifndef       _SBPCI_H
++#define       _SBPCI_H
 +
-+/* enable structure packing */
-+#if defined(__GNUC__)
-+#define       PACKED  __attribute__((packed))
-+#else
-+#pragma pack(1)
-+#define       PACKED
++/* cpp contortions to concatenate w/arg prescan */
++#ifndef PAD
++#define       _PADLINE(line)  pad ## line
++#define       _XSTR(line)     _PADLINE(line)
++#define       PAD             _XSTR(__LINE__)
 +#endif
 +
-+/* Reason Codes */
-+
-+/* 10 and 11 are from TGh. */
-+#define DOT11_RC_BAD_PC                               10      /* Unacceptable power capability element */
-+#define DOT11_RC_BAD_CHANNELS                 11      /* Unacceptable supported channels element */
-+/* 12 is unused */
-+/* 13 through 23 taken from P802.11i/D3.0, November 2002 */
-+#define DOT11_RC_INVALID_WPA_IE                       13      /* Invalid info. element */
-+#define DOT11_RC_MIC_FAILURE                  14      /* Michael failure */
-+#define DOT11_RC_4WH_TIMEOUT                  15      /* 4-way handshake timeout */
-+#define DOT11_RC_GTK_UPDATE_TIMEOUT           16      /* Group key update timeout */
-+#define DOT11_RC_WPA_IE_MISMATCH              17      /* WPA IE in 4-way handshake differs from (re-)assoc. request/probe response */
-+#define DOT11_RC_INVALID_MC_CIPHER            18      /* Invalid multicast cipher */
-+#define DOT11_RC_INVALID_UC_CIPHER            19      /* Invalid unicast cipher */
-+#define DOT11_RC_INVALID_AKMP                 20      /* Invalid authenticated key management protocol */
-+#define DOT11_RC_BAD_WPA_VERSION              21      /* Unsupported WPA version */
-+#define DOT11_RC_INVALID_WPA_CAP              22      /* Invalid WPA IE capabilities */
-+#define DOT11_RC_8021X_AUTH_FAIL              23      /* 802.1X authentication failure */
-+
-+#define WPA2_PMKID_LEN        16
-+
-+/* WPA IE fixed portion */
-+typedef struct
-+{
-+      uint8 tag;      /* TAG */
-+      uint8 length;   /* TAG length */
-+      uint8 oui[3];   /* IE OUI */
-+      uint8 oui_type; /* OUI type */
-+      struct {
-+              uint8 low;
-+              uint8 high;
-+      } PACKED version;       /* IE version */
-+} PACKED wpa_ie_fixed_t;
-+#define WPA_IE_OUITYPE_LEN    4
-+#define WPA_IE_FIXED_LEN      8
-+#define WPA_IE_TAG_FIXED_LEN  6
++/* Sonics side: PCI core and host control registers */
++typedef struct sbpciregs {
++      uint32 control;         /* PCI control */
++      uint32 PAD[3];
++      uint32 arbcontrol;      /* PCI arbiter control */
++      uint32 PAD[3];
++      uint32 intstatus;       /* Interrupt status */
++      uint32 intmask;         /* Interrupt mask */
++      uint32 sbtopcimailbox;  /* Sonics to PCI mailbox */
++      uint32 PAD[9];
++      uint32 bcastaddr;       /* Sonics broadcast address */
++      uint32 bcastdata;       /* Sonics broadcast data */
++      uint32 PAD[2];
++      uint32 gpioin;          /* ro: gpio input (>=rev2) */
++      uint32 gpioout;         /* rw: gpio output (>=rev2) */
++      uint32 gpioouten;       /* rw: gpio output enable (>= rev2) */
++      uint32 gpiocontrol;     /* rw: gpio control (>= rev2) */
++      uint32 PAD[36];
++      uint32 sbtopci0;        /* Sonics to PCI translation 0 */
++      uint32 sbtopci1;        /* Sonics to PCI translation 1 */
++      uint32 sbtopci2;        /* Sonics to PCI translation 2 */
++      uint32 PAD[445];
++      uint16 sprom[36];       /* SPROM shadow Area */
++      uint32 PAD[46];
++} sbpciregs_t;
 +
-+typedef struct {
-+      uint8 tag;      /* TAG */
-+      uint8 length;   /* TAG length */
-+      struct {
-+              uint8 low;
-+              uint8 high;
-+      } PACKED version;       /* IE version */
-+} PACKED wpa_rsn_ie_fixed_t;
-+#define WPA_RSN_IE_FIXED_LEN  4
-+#define WPA_RSN_IE_TAG_FIXED_LEN      2
-+typedef uint8 wpa_pmkid_t[WPA2_PMKID_LEN];
-+
-+/* WPA suite/multicast suite */
-+typedef struct
-+{
-+      uint8 oui[3];
-+      uint8 type;
-+} PACKED wpa_suite_t, wpa_suite_mcast_t;
-+#define WPA_SUITE_LEN 4
-+
-+/* WPA unicast suite list/key management suite list */
-+typedef struct
-+{
-+      struct {
-+              uint8 low;
-+              uint8 high;
-+      } PACKED count;
-+      wpa_suite_t list[1];
-+} PACKED wpa_suite_ucast_t, wpa_suite_auth_key_mgmt_t;
-+#define WPA_IE_SUITE_COUNT_LEN        2
-+typedef struct
-+{
-+      struct {
-+              uint8 low;
-+              uint8 high;
-+      } PACKED count;
-+      wpa_pmkid_t list[1];
-+} PACKED wpa_pmkid_list_t;
-+
-+/* WPA cipher suites */
-+#define WPA_CIPHER_NONE               0       /* None */
-+#define WPA_CIPHER_WEP_40     1       /* WEP (40-bit) */
-+#define WPA_CIPHER_TKIP               2       /* TKIP: default for WPA */
-+#define WPA_CIPHER_AES_OCB    3       /* AES (OCB) */
-+#define WPA_CIPHER_AES_CCM    4       /* AES (CCM) */
-+#define WPA_CIPHER_WEP_104    5       /* WEP (104-bit) */
-+
-+#define IS_WPA_CIPHER(cipher) ((cipher) == WPA_CIPHER_NONE || \
-+                               (cipher) == WPA_CIPHER_WEP_40 || \
-+                               (cipher) == WPA_CIPHER_WEP_104 || \
-+                               (cipher) == WPA_CIPHER_TKIP || \
-+                               (cipher) == WPA_CIPHER_AES_OCB || \
-+                               (cipher) == WPA_CIPHER_AES_CCM)
-+
-+/* WPA TKIP countermeasures parameters */
-+#define WPA_TKIP_CM_DETECT    60      /* multiple MIC failure window (seconds) */
-+#define WPA_TKIP_CM_BLOCK     60      /* countermeasures active window (seconds) */
-+
-+/* WPA capabilities defined in 802.11i */
-+#define WPA_CAP_4_REPLAY_CNTRS                2
-+#define WPA_CAP_16_REPLAY_CNTRS               3
-+#define WPA_CAP_REPLAY_CNTR_SHIFT     2
-+#define WPA_CAP_REPLAY_CNTR_MASK      0x000c
-+
-+/* WPA Specific defines */
-+#define WPA_CAP_LEN   2
-+
-+#define       WPA_CAP_WPA2_PREAUTH            1
-+
-+#undef PACKED
-+#if !defined(__GNUC__)
-+#pragma pack()
-+#endif
-+
-+#endif /* _proto_wpa_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/rts/crc.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/rts/crc.h
---- linux-2.4.32/arch/mips/bcm947xx/include/rts/crc.h  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/rts/crc.h     2005-12-16 23:39:10.928835750 +0100
-@@ -0,0 +1,69 @@
-+/*******************************************************************************
-+ * $Id$
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.      
-+ *       
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
-+ * crc.h - a function to compute crc for iLine10 headers
-+ ******************************************************************************/
-+
-+#ifndef _RTS_CRC_H_
-+#define _RTS_CRC_H_ 1
-+
-+#include "typedefs.h"
-+
-+#ifdef __cplusplus
-+extern "C" {
-+#endif
++/* PCI control */
++#define PCI_RST_OE    0x01    /* When set, drives PCI_RESET out to pin */
++#define PCI_RST               0x02    /* Value driven out to pin */
++#define PCI_CLK_OE    0x04    /* When set, drives clock as gated by PCI_CLK out to pin */
++#define PCI_CLK               0x08    /* Gate for clock driven out to pin */  
 +
++/* PCI arbiter control */
++#define PCI_INT_ARB   0x01    /* When set, use an internal arbiter */
++#define PCI_EXT_ARB   0x02    /* When set, use an external arbiter */
++#define PCI_PARKID_MASK       0x06    /* Selects which agent is parked on an idle bus */
++#define PCI_PARKID_SHIFT   1
++#define PCI_PARKID_LAST          0    /* Last requestor */
++#define PCI_PARKID_4710          1    /* 4710 */
++#define PCI_PARKID_EXTREQ0 2  /* External requestor 0 */
++#define PCI_PARKID_EXTREQ1 3  /* External requestor 1 */
 +
-+#define CRC8_INIT_VALUE  0xff       /* Initial CRC8 checksum value */
-+#define CRC8_GOOD_VALUE  0x9f       /* Good final CRC8 checksum value */
-+#define HCS_GOOD_VALUE   0x39       /* Good final header checksum value */
++/* Interrupt status/mask */
++#define PCI_INTA      0x01    /* PCI INTA# is asserted */
++#define PCI_INTB      0x02    /* PCI INTB# is asserted */
++#define PCI_SERR      0x04    /* PCI SERR# has been asserted (write one to clear) */
++#define PCI_PERR      0x08    /* PCI PERR# has been asserted (write one to clear) */
++#define PCI_PME               0x10    /* PCI PME# is asserted */
 +
-+#define CRC16_INIT_VALUE 0xffff     /* Initial CRC16 checksum value */
-+#define CRC16_GOOD_VALUE 0xf0b8     /* Good final CRC16 checksum value */
++/* (General) PCI/SB mailbox interrupts, two bits per pci function */
++#define       MAILBOX_F0_0    0x100   /* function 0, int 0 */
++#define       MAILBOX_F0_1    0x200   /* function 0, int 1 */
++#define       MAILBOX_F1_0    0x400   /* function 1, int 0 */
++#define       MAILBOX_F1_1    0x800   /* function 1, int 1 */
++#define       MAILBOX_F2_0    0x1000  /* function 2, int 0 */
++#define       MAILBOX_F2_1    0x2000  /* function 2, int 1 */
++#define       MAILBOX_F3_0    0x4000  /* function 3, int 0 */
++#define       MAILBOX_F3_1    0x8000  /* function 3, int 1 */
 +
-+#define CRC32_INIT_VALUE 0xffffffff /* Initial CRC32 checksum value */
-+#define CRC32_GOOD_VALUE 0xdebb20e3 /* Good final CRC32 checksum value */
++/* Sonics broadcast address */
++#define BCAST_ADDR_MASK       0xff    /* Broadcast register address */
 +
-+void   hcs(uint8 *, uint);
-+uint8  crc8(uint8 *, uint, uint8);
-+uint16 crc16(uint8 *, uint, uint16);
-+uint32 crc32(uint8 *, uint, uint32);
++/* Sonics to PCI translation types */
++#define SBTOPCI0_MASK 0xfc000000
++#define SBTOPCI1_MASK 0xfc000000
++#define SBTOPCI2_MASK 0xc0000000
++#define SBTOPCI_MEM   0
++#define SBTOPCI_IO    1
++#define SBTOPCI_CFG0  2
++#define SBTOPCI_CFG1  3
++#define       SBTOPCI_PREF    0x4             /* prefetch enable */
++#define       SBTOPCI_BURST   0x8             /* burst enable */
++#define       SBTOPCI_RC_MASK         0x30    /* read command (>= rev11) */
++#define       SBTOPCI_RC_READ         0x00    /* memory read */
++#define       SBTOPCI_RC_READLINE     0x10    /* memory read line */
++#define       SBTOPCI_RC_READMULTI    0x20    /* memory read multiple */
 +
-+/* macros for common usage */
++/* PCI core index in SROM shadow area */
++#define SRSH_PI_OFFSET        0       /* first word */
++#define SRSH_PI_MASK  0xf000  /* bit 15:12 */
++#define SRSH_PI_SHIFT 12      /* bit 15:12 */
 +
-+#define APPEND_CRC8(pbytes, nbytes)                           \
-+do {                                                          \
-+    uint8 tmp = crc8(pbytes, nbytes, CRC8_INIT_VALUE) ^ 0xff; \
-+    (pbytes)[(nbytes)] = tmp;                                 \
-+    (nbytes) += 1;                                            \
-+} while (0)
++/* PCI side: Reserved PCI configuration registers (see pcicfg.h) */
++#define cap_list      rsvd_a[0]
++#define bar0_window   dev_dep[0x80 - 0x40]
++#define bar1_window   dev_dep[0x84 - 0x40]
++#define sprom_control dev_dep[0x88 - 0x40]
 +
-+#define APPEND_CRC16(pbytes, nbytes)                               \
-+do {                                                               \
-+    uint16 tmp = crc16(pbytes, nbytes, CRC16_INIT_VALUE) ^ 0xffff; \
-+    (pbytes)[(nbytes) + 0] = (tmp >> 0) & 0xff;                    \
-+    (pbytes)[(nbytes) + 1] = (tmp >> 8) & 0xff;                    \
-+    (nbytes) += 2;                                                 \
-+} while (0)
++#ifndef _LANGUAGE_ASSEMBLY
 +
-+#define APPEND_CRC32(pbytes, nbytes)                                   \
-+do {                                                                   \
-+    uint32 tmp = crc32(pbytes, nbytes, CRC32_INIT_VALUE) ^ 0xffffffff; \
-+    (pbytes)[(nbytes) + 0] = (tmp >>  0) & 0xff;                       \
-+    (pbytes)[(nbytes) + 1] = (tmp >>  8) & 0xff;                       \
-+    (pbytes)[(nbytes) + 2] = (tmp >> 16) & 0xff;                       \
-+    (pbytes)[(nbytes) + 3] = (tmp >> 24) & 0xff;                       \
-+    (nbytes) += 4;                                                     \
-+} while (0)
++extern int sbpci_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len);
++extern int sbpci_write_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len);
++extern void sbpci_ban(uint16 core);
++extern int sbpci_init(sb_t *sbh);
++extern void sbpci_check(sb_t *sbh);
 +
-+#ifdef __cplusplus
-+}
-+#endif
++#endif /* !_LANGUAGE_ASSEMBLY */
 +
-+#endif /* _RTS_CRC_H_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/sbchipc.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbchipc.h
---- linux-2.4.32/arch/mips/bcm947xx/include/sbchipc.h  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbchipc.h     2005-12-16 23:39:10.932836000 +0100
-@@ -0,0 +1,440 @@
++#endif        /* _SBPCI_H */
+diff -Naur linux.old/arch/mips/bcm947xx/include/sbpcie.h linux.dev/arch/mips/bcm947xx/include/sbpcie.h
+--- linux.old/arch/mips/bcm947xx/include/sbpcie.h      1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/sbpcie.h      2006-04-06 15:34:14.000000000 +0200
+@@ -0,0 +1,199 @@
 +/*
-+ * SiliconBackplane Chipcommon core hardware definitions.
-+ *
-+ * The chipcommon core provides chip identification, SB control,
-+ * jtag, 0/1/2 uarts, clock frequency control, a watchdog interrupt timer,
-+ * gpio interface, extbus, and support for serial and parallel flashes.
-+ *
-+ * $Id$
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ * BCM43XX SiliconBackplane PCIE core hardware definitions.
 + *
++ * $Id: 
++ * Copyright 2005, Broadcom Corporation      
++ * All Rights Reserved.      
++ *       
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
 + */
 +
-+#ifndef       _SBCHIPC_H
-+#define       _SBCHIPC_H
-+
-+
-+#ifndef _LANGUAGE_ASSEMBLY
++#ifndef       _SBPCIE_H
++#define       _SBPCIE_H
 +
 +/* cpp contortions to concatenate w/arg prescan */
 +#ifndef PAD
 +#define       _PADLINE(line)  pad ## line
 +#define       _XSTR(line)     _PADLINE(line)
 +#define       PAD             _XSTR(__LINE__)
-+#endif        /* PAD */
++#endif
 +
-+typedef volatile struct {
-+      uint32  chipid;                 /* 0x0 */
-+      uint32  capabilities;
-+      uint32  corecontrol;            /* corerev >= 1 */
-+      uint32  bist;
++/* PCIE Enumeration space offsets*/
++#define  PCIE_CORE_CONFIG_OFFSET      0x0
++#define  PCIE_FUNC0_CONFIG_OFFSET     0x400
++#define  PCIE_FUNC1_CONFIG_OFFSET     0x500
++#define  PCIE_FUNC2_CONFIG_OFFSET     0x600
++#define  PCIE_FUNC3_CONFIG_OFFSET     0x700
++#define  PCIE_SPROM_SHADOW_OFFSET     0x800
++#define  PCIE_SBCONFIG_OFFSET         0xE00   
 +