ar71xx: add mask and shift for RXD/RDV bits in AR934X register file
authorFelix Fietkau <nbd@openwrt.org>
Mon, 20 Apr 2015 15:00:41 +0000 (15:00 +0000)
committerFelix Fietkau <nbd@openwrt.org>
Mon, 20 Apr 2015 15:00:41 +0000 (15:00 +0000)
commit3c2f8af4fa9cb44b811848798b39b505d76a5bf2
treea5f843b9cc9ca9e62d2fb3aa4c1d6c2fea01c164
parenta4ab7a5229e82502b3fc3752664398a25fc3a395
ar71xx: add mask and shift for RXD/RDV bits in AR934X register file

The commit r38948 ("ag71xx: add F1E specific feature bit definitions to AR934X
register file") introduced definitions for some bits in the RDV/RXD part of the
ETH_CFG register of AR934x. These are incomplete because ETH_RXDV_DELAY is
specified as 17:16 and ETH_RXD_DELAY is specified 15:14. The original commit
only specified the lower bits. The upper bits also have to be unset when the
lower bits should only be set.

Signed-off-by: Sven Eckelmann <sven@open-mesh.com>
SVN-Revision: 45522
target/linux/ar71xx/patches-3.18/601-MIPS-ath79-add-more-register-defines.patch