generic: nuke 2.6.33 specific stuff, is not used by any platform
authorGabor Juhos <juhosg@openwrt.org>
Fri, 17 Dec 2010 17:10:04 +0000 (17:10 +0000)
committerGabor Juhos <juhosg@openwrt.org>
Fri, 17 Dec 2010 17:10:04 +0000 (17:10 +0000)
SVN-Revision: 24644

174 files changed:
include/kernel-version.mk
target/linux/adm5120/patches-2.6.33/001-adm5120.patch [deleted file]
target/linux/adm5120/patches-2.6.33/002-adm5120_flash.patch [deleted file]
target/linux/adm5120/patches-2.6.33/003-adm5120_switch.patch [deleted file]
target/linux/adm5120/patches-2.6.33/005-adm5120_usb.patch [deleted file]
target/linux/adm5120/patches-2.6.33/007-adm5120_pci.patch [deleted file]
target/linux/adm5120/patches-2.6.33/009-adm5120_leds_switch_trigger.patch [deleted file]
target/linux/adm5120/patches-2.6.33/101-cfi_fixup_macronix_bootloc.patch [deleted file]
target/linux/adm5120/patches-2.6.33/102-jedec_pmc_39lvxxx_chips.patch [deleted file]
target/linux/adm5120/patches-2.6.33/103-mtd_trxsplit.patch [deleted file]
target/linux/adm5120/patches-2.6.33/120-rb153_cf_driver.patch [deleted file]
target/linux/adm5120/patches-2.6.33/200-amba_pl010_hacks.patch [deleted file]
target/linux/adm5120/patches-2.6.33/201-amba_bus_hacks.patch [deleted file]
target/linux/adm5120/patches-2.6.33/203-gpio_leds_brightness.patch [deleted file]
target/linux/adm5120/patches-2.6.33/310-adm5120_wdt.patch [deleted file]
target/linux/adm5120/patches-2.6.33/901-adm5120-usb-fix-compiler-warning.patch [deleted file]
target/linux/adm5120/patches-2.6.33/902-adm5120-usb-remove-dev-power-power_state.patch [deleted file]
target/linux/adm5120/patches-2.6.33/903-adm5120-usb-use-the-admhcd-structure-directly-in-debugfs-files.patch [deleted file]
target/linux/adm5120/router_be/config-2.6.33 [deleted file]
target/linux/adm5120/router_le/config-2.6.33 [deleted file]
target/linux/atheros/config-2.6.33 [deleted file]
target/linux/atheros/patches-2.6.33/001-get_c0_compare_int_fix.patch [deleted file]
target/linux/atheros/patches-2.6.33/100-board.patch [deleted file]
target/linux/atheros/patches-2.6.33/101-early-printk-support.patch [deleted file]
target/linux/atheros/patches-2.6.33/105-ar2315_pci.patch [deleted file]
target/linux/atheros/patches-2.6.33/110-ar2313_ethernet.patch [deleted file]
target/linux/atheros/patches-2.6.33/120-spiflash.patch [deleted file]
target/linux/atheros/patches-2.6.33/130-watchdog.patch [deleted file]
target/linux/atheros/patches-2.6.33/140-redboot_partition_scan.patch [deleted file]
target/linux/atheros/patches-2.6.33/141-redboot_various_erase_size_fix.patch [deleted file]
target/linux/atheros/patches-2.6.33/200-ar2313_enable_mvswitch.patch [deleted file]
target/linux/atheros/patches-2.6.33/210-reset_button.patch [deleted file]
target/linux/atheros/patches-2.6.33/220-enet_micrel_workaround.patch [deleted file]
target/linux/generic/config-2.6.33 [deleted file]
target/linux/generic/patches-2.6.33/001-squashfs_move_zlib_decomp.patch [deleted file]
target/linux/generic/patches-2.6.33/002-squashfs_factor_out_remaining_zlib.patch [deleted file]
target/linux/generic/patches-2.6.33/003-squashfs_add_decompressor_framework.patch [deleted file]
target/linux/generic/patches-2.6.33/004-squashfs_add_decompressor_lzma_lzo.patch [deleted file]
target/linux/generic/patches-2.6.33/005-squashfs_extra_parameter.patch [deleted file]
target/linux/generic/patches-2.6.33/006-squashfs_add_lzma.patch [deleted file]
target/linux/generic/patches-2.6.33/007-squashfs_make_lzma_available.patch [deleted file]
target/linux/generic/patches-2.6.33/008-jffs2_make_lzma_available.patch [deleted file]
target/linux/generic/patches-2.6.33/011-mips_boot.patch [deleted file]
target/linux/generic/patches-2.6.33/012-extra_optimization.patch [deleted file]
target/linux/generic/patches-2.6.33/013-gcc4_inline_fix.patch [deleted file]
target/linux/generic/patches-2.6.33/014-cfi_fix_amd_extended_table_check.patch [deleted file]
target/linux/generic/patches-2.6.33/020-mips_multi_machine_support.patch [deleted file]
target/linux/generic/patches-2.6.33/021-mips_image_cmdline_hack.patch [deleted file]
target/linux/generic/patches-2.6.33/022-mips_use_generic_thread_info_allocator.patch [deleted file]
target/linux/generic/patches-2.6.33/023-mips-fix-kexec.patch [deleted file]
target/linux/generic/patches-2.6.33/025-mips_disable_fpu.patch [deleted file]
target/linux/generic/patches-2.6.33/027-mips_module_reloc.patch [deleted file]
target/linux/generic/patches-2.6.33/028-module_exports.patch [deleted file]
target/linux/generic/patches-2.6.33/029-arm_module_unresolved_weak_sym.patch [deleted file]
target/linux/generic/patches-2.6.33/030-pci_disable_common_quirks.patch [deleted file]
target/linux/generic/patches-2.6.33/031-ppc_gcc_build_fix.patch [deleted file]
target/linux/generic/patches-2.6.33/040-arm-update-mach-types.patch [deleted file]
target/linux/generic/patches-2.6.33/040-compcache_swap_notify_core_support.patch [deleted file]
target/linux/generic/patches-2.6.33/055-lzma_arm_kernel.patch [deleted file]
target/linux/generic/patches-2.6.33/060-block2mtd_init.patch [deleted file]
target/linux/generic/patches-2.6.33/065-rootfs_split.patch [deleted file]
target/linux/generic/patches-2.6.33/066-block2mtd_probe.patch [deleted file]
target/linux/generic/patches-2.6.33/070-redboot_space.patch [deleted file]
target/linux/generic/patches-2.6.33/071-redboot_boardconfig.patch [deleted file]
target/linux/generic/patches-2.6.33/080-mtd_plat_nand_chip_fixup.patch [deleted file]
target/linux/generic/patches-2.6.33/081-mtd_myloader_partition_parser.patch [deleted file]
target/linux/generic/patches-2.6.33/082-mtd_info_move_forward_decl.patch [deleted file]
target/linux/generic/patches-2.6.33/083-mtd_fix_nand_correct_data_return_code.patch [deleted file]
target/linux/generic/patches-2.6.33/084-mtd_m25p80_add_pm25lv_flash_support.patch [deleted file]
target/linux/generic/patches-2.6.33/085-mtd_m25p80_add_en25pxx_support.patch [deleted file]
target/linux/generic/patches-2.6.33/086-mtd_m25p80_add_xxxs33b_support.patch [deleted file]
target/linux/generic/patches-2.6.33/087-mtd-m25p80-add-w25q32-chip-support.patch [deleted file]
target/linux/generic/patches-2.6.33/088-winbond_cmdset.patch [deleted file]
target/linux/generic/patches-2.6.33/089-mtd-samsung-flash.patch [deleted file]
target/linux/generic/patches-2.6.33/090-mtd-m25p80-add-en25f32-chip-support.patch [deleted file]
target/linux/generic/patches-2.6.33/100-netfilter_layer7_2.21.patch [deleted file]
target/linux/generic/patches-2.6.33/101-netfilter_layer7_pktmatch.patch [deleted file]
target/linux/generic/patches-2.6.33/110-netfilter_match_speedup.patch [deleted file]
target/linux/generic/patches-2.6.33/150-netfilter_imq.patch [deleted file]
target/linux/generic/patches-2.6.33/180-netfilter_depends.patch [deleted file]
target/linux/generic/patches-2.6.33/190-netfilter_rtsp.patch [deleted file]
target/linux/generic/patches-2.6.33/200-sched_esfq.patch [deleted file]
target/linux/generic/patches-2.6.33/201-jhash3.patch [deleted file]
target/linux/generic/patches-2.6.33/202-mips_mem_functions_performance.patch [deleted file]
target/linux/generic/patches-2.6.33/203-slab_maxsize.patch [deleted file]
target/linux/generic/patches-2.6.33/204-jffs2_eofdetect.patch [deleted file]
target/linux/generic/patches-2.6.33/205-skb_padding.patch [deleted file]
target/linux/generic/patches-2.6.33/207-powerpc_asm_segment_h.patch [deleted file]
target/linux/generic/patches-2.6.33/208-mips_oprofile_fix.patch [deleted file]
target/linux/generic/patches-2.6.33/209-mini_fo.patch [deleted file]
target/linux/generic/patches-2.6.33/210-mini_fo_2.6.25_fixes.patch [deleted file]
target/linux/generic/patches-2.6.33/211-mini_fo_2.6.25_dentry_open_war.patch [deleted file]
target/linux/generic/patches-2.6.33/212-mini_fo_2.6.26_fixes.patch [deleted file]
target/linux/generic/patches-2.6.33/213-mini_fo_2.6.27_fixes.patch [deleted file]
target/linux/generic/patches-2.6.33/214-mini_fo_2.6.29.patch [deleted file]
target/linux/generic/patches-2.6.33/215-mini_fo_2.6.30.patch [deleted file]
target/linux/generic/patches-2.6.33/216-mini_fo_locking.patch [deleted file]
target/linux/generic/patches-2.6.33/217-mini_fo_dentry_check.patch [deleted file]
target/linux/generic/patches-2.6.33/219-kobject_uevent.patch [deleted file]
target/linux/generic/patches-2.6.33/220-sound_kconfig.patch [deleted file]
target/linux/generic/patches-2.6.33/221-binfmt_elf_gcc4.1.patch [deleted file]
target/linux/generic/patches-2.6.33/222-partial_eraseblock_write.patch [deleted file]
target/linux/generic/patches-2.6.33/223-kobject-add-broadcast_uevent.patch [deleted file]
target/linux/generic/patches-2.6.33/240-packet_socket_type.patch [deleted file]
target/linux/generic/patches-2.6.33/250-pppoe_header_pad.patch [deleted file]
target/linux/generic/patches-2.6.33/251-atm.patch [deleted file]
target/linux/generic/patches-2.6.33/260-crypto_optional_tests.patch [deleted file]
target/linux/generic/patches-2.6.33/300-ipv6_accept_ra_when_forwarding.patch [deleted file]
target/linux/generic/patches-2.6.33/301-ipv6_send_rs_when_forwarding.patch [deleted file]
target/linux/generic/patches-2.6.33/400-ledtrig_morse.patch [deleted file]
target/linux/generic/patches-2.6.33/402-ledtrig_netdev.patch [deleted file]
target/linux/generic/patches-2.6.33/410-gpio_buttons.patch [deleted file]
target/linux/generic/patches-2.6.33/411-add-KEY_WPS_BUTTON-definition.patch [deleted file]
target/linux/generic/patches-2.6.33/420-gpiodev.patch [deleted file]
target/linux/generic/patches-2.6.33/430-scsi_header_fix.patch [deleted file]
target/linux/generic/patches-2.6.33/510-yaffs_support.patch [deleted file]
target/linux/generic/patches-2.6.33/511-yaffs-cvs-2009-04-24.patch [deleted file]
target/linux/generic/patches-2.6.33/600-phy_extension.patch [deleted file]
target/linux/generic/patches-2.6.33/601-phy-add-aneg-done-function.patch [deleted file]
target/linux/generic/patches-2.6.33/620-phy_adm6996.patch [deleted file]
target/linux/generic/patches-2.6.33/630-phy_packets.patch [deleted file]
target/linux/generic/patches-2.6.33/650-swconfig.patch [deleted file]
target/linux/generic/patches-2.6.33/660-phy_mvswitch.patch [deleted file]
target/linux/generic/patches-2.6.33/670-phy_ip175c.patch [deleted file]
target/linux/generic/patches-2.6.33/680-phy_ar8216.patch [deleted file]
target/linux/generic/patches-2.6.33/690-phy_rtl8306.patch [deleted file]
target/linux/generic/patches-2.6.33/691-phy_rtl8366.patch [deleted file]
target/linux/generic/patches-2.6.33/692-phy_psb6970.patch [deleted file]
target/linux/generic/patches-2.6.33/700-rtc7301.patch [deleted file]
target/linux/generic/patches-2.6.33/750-glamo-headers.patch [deleted file]
target/linux/generic/patches-2.6.33/801-usb_serial_endpoint_size.patch [deleted file]
target/linux/generic/patches-2.6.33/840-unable_to_open_console.patch [deleted file]
target/linux/generic/patches-2.6.33/902-darwin_scripts_include.patch [deleted file]
target/linux/generic/patches-2.6.33/903-hostap_txpower.patch [deleted file]
target/linux/generic/patches-2.6.33/903-stddef_include.patch [deleted file]
target/linux/generic/patches-2.6.33/905-i386_build.patch [deleted file]
target/linux/generic/patches-2.6.33/910-backport-spi-bus-locking-api.patch [deleted file]
target/linux/generic/patches-2.6.33/911-backport-mmc_spi-use-spi-bus-locking-api.patch [deleted file]
target/linux/generic/patches-2.6.33/920-01-hotpluggable-spi-gpio.patch [deleted file]
target/linux/generic/patches-2.6.33/920-04-spi-gpio-implement-spi-delay.patch [deleted file]
target/linux/generic/patches-2.6.33/921-gpio_spi_driver.patch [deleted file]
target/linux/generic/patches-2.6.33/922-gpiommc.patch [deleted file]
target/linux/generic/patches-2.6.33/923-gpiommc-configfs-locking.patch [deleted file]
target/linux/generic/patches-2.6.33/924-cs5535_gpio.patch [deleted file]
target/linux/generic/patches-2.6.33/925-modify-i2c-gpio-initcall-level.patch [deleted file]
target/linux/generic/patches-2.6.33/930-crashlog.patch [deleted file]
target/linux/generic/patches-2.6.33/940-wireless_mesh_header.patch [deleted file]
target/linux/generic/patches-2.6.33/951-revert_gcc4_4_fixes.patch [deleted file]
target/linux/generic/patches-2.6.33/970-ocf_kbuild_integration.patch [deleted file]
target/linux/generic/patches-2.6.33/971-ocf_20100325.patch [deleted file]
target/linux/generic/patches-2.6.33/974-ssb_b43_default_on.patch [deleted file]
target/linux/generic/patches-2.6.33/975-hifn795x-byteswap.patch [deleted file]
target/linux/generic/patches-2.6.33/975-ssb_update.patch [deleted file]
target/linux/generic/patches-2.6.33/976-ssb_add_dma_dev.patch [deleted file]
target/linux/generic/patches-2.6.33/976-ssb_increase_pci_delay.patch [deleted file]
target/linux/generic/patches-2.6.33/977-ssb_export_fallback_sprom.patch [deleted file]
target/linux/generic/patches-2.6.33/977-textsearch_kconfig_hacks.patch [deleted file]
target/linux/generic/patches-2.6.33/978-lib80211_kconfig_hacks.patch [deleted file]
target/linux/generic/patches-2.6.33/979-crypto_add_kconfig_prompts.patch [deleted file]
target/linux/generic/patches-2.6.33/980-vm_exports.patch [deleted file]
target/linux/generic/patches-2.6.33/981-wireless_ext_kconfig_hack.patch [deleted file]
target/linux/generic/patches-2.6.33/985-cris-headers.patch [deleted file]
target/linux/generic/patches-2.6.33/991-ppc4xx_optimization.patch [deleted file]
target/linux/generic/patches-2.6.33/997-lzo_decompressor_fix.patch [deleted file]
target/linux/generic/patches-2.6.33/998-openwrt_lzma_options.patch [deleted file]
target/linux/generic/patches-2.6.33/999-use_preinit_as_init.patch [deleted file]
target/linux/rb532/config-2.6.33 [deleted file]
target/linux/rb532/patches-2.6.33/001-cmdline_hack.patch [deleted file]
target/linux/rb532/patches-2.6.33/002-rb532_nand_fixup.patch [deleted file]
target/linux/uml/patches-2.6.33/001-gcc4_unit_at_a_time_i386_fix.patch [deleted file]
target/linux/uml/patches-2.6.33/002-gcc4_unfortify_source.patch [deleted file]
target/linux/uml/patches-2.6.33/003-fix_text_section.patch [deleted file]
target/linux/uml/patches-2.6.33/006-uml_libc_link_errors.patch [deleted file]
target/linux/uml/patches-2.6.33/901-lib_zlib_deflate_visible.patch [deleted file]

index d7a4a43..24a9bb3 100644 (file)
@@ -11,9 +11,6 @@ endif
 ifeq ($(LINUX_VERSION),2.6.32.27)
   LINUX_KERNEL_MD5SUM:=c8df8bed01a3b7e4ce13563e74181d71
 endif
-ifeq ($(LINUX_VERSION),2.6.33.7)
-  LINUX_KERNEL_MD5SUM:=2cea51deeaa0620a07d005ec3b148f06
-endif
 ifeq ($(LINUX_VERSION),2.6.34.7)
   LINUX_KERNEL_MD5SUM:=8964e26120e84844998a673464a980ea
 endif
diff --git a/target/linux/adm5120/patches-2.6.33/001-adm5120.patch b/target/linux/adm5120/patches-2.6.33/001-adm5120.patch
deleted file mode 100644 (file)
index 0776560..0000000
+++ /dev/null
@@ -1,58 +0,0 @@
---- a/arch/mips/Kconfig
-+++ b/arch/mips/Kconfig
-@@ -23,6 +23,21 @@ choice
-       prompt "System type"
-       default SGI_IP22
-+config ADM5120
-+      bool "Infineon/ADMtek ADM5120 SoC based machines"
-+      select CEVT_R4K
-+      select CSRC_R4K
-+      select SYS_HAS_CPU_MIPS32_R1
-+      select SYS_HAS_EARLY_PRINTK
-+      select DMA_NONCOHERENT
-+      select IRQ_CPU
-+      select SYS_SUPPORTS_LITTLE_ENDIAN
-+      select SYS_SUPPORTS_BIG_ENDIAN
-+      select SYS_SUPPORTS_32BIT_KERNEL
-+      select ARCH_REQUIRE_GPIOLIB
-+      select SWAP_IO_SPACE if CPU_BIG_ENDIAN
-+      select MIPS_MACHINE
-+
- config MACH_ALCHEMY
-       bool "Alchemy processor based machines"
-       select SYS_SUPPORTS_ZBOOT
-@@ -681,6 +696,7 @@ config CAVIUM_OCTEON_REFERENCE_BOARD
- endchoice
-+source "arch/mips/adm5120/Kconfig"
- source "arch/mips/alchemy/Kconfig"
- source "arch/mips/bcm63xx/Kconfig"
- source "arch/mips/jazz/Kconfig"
---- a/arch/mips/Makefile
-+++ b/arch/mips/Makefile
-@@ -205,6 +205,23 @@ cflags-$(CONFIG_MACH_JAZZ)        += -I$(srctre
- load-$(CONFIG_MACH_JAZZ)      += 0xffffffff80080000
- #
-+# Infineon/ADMtek ADM5120
-+#
-+libs-$(CONFIG_ADM5120)                        += arch/mips/adm5120/prom/
-+core-$(CONFIG_ADM5120)                        += arch/mips/adm5120/common/
-+core-$(CONFIG_ADM5120_OEM_CELLVISION) += arch/mips/adm5120/cellvision/
-+core-$(CONFIG_ADM5120_OEM_COMPEX)     += arch/mips/adm5120/compex/
-+core-$(CONFIG_ADM5120_OEM_EDIMAX)     += arch/mips/adm5120/edimax/
-+core-$(CONFIG_ADM5120_OEM_GENERIC)    += arch/mips/adm5120/generic/
-+core-$(CONFIG_ADM5120_OEM_INFINEON)   += arch/mips/adm5120/infineon/
-+core-$(CONFIG_ADM5120_OEM_MIKROTIK)   += arch/mips/adm5120/mikrotik/
-+core-$(CONFIG_ADM5120_OEM_MOTOROLA)   += arch/mips/adm5120/motorola/
-+core-$(CONFIG_ADM5120_OEM_OSBRIDGE)   += arch/mips/adm5120/osbridge/
-+core-$(CONFIG_ADM5120_OEM_ZYXEL)      += arch/mips/adm5120/zyxel/
-+cflags-$(CONFIG_ADM5120)              += -I$(srctree)/arch/mips/include/asm/mach-adm5120
-+load-$(CONFIG_ADM5120)                        += 0xffffffff80001000
-+
-+#
- # Common Alchemy Au1x00 stuff
- #
- core-$(CONFIG_SOC_AU1X00)     += arch/mips/alchemy/common/
diff --git a/target/linux/adm5120/patches-2.6.33/002-adm5120_flash.patch b/target/linux/adm5120/patches-2.6.33/002-adm5120_flash.patch
deleted file mode 100644 (file)
index 7e9b6fb..0000000
+++ /dev/null
@@ -1,21 +0,0 @@
---- a/drivers/mtd/maps/Kconfig
-+++ b/drivers/mtd/maps/Kconfig
-@@ -566,4 +566,8 @@ config MTD_PISMO
-         When built as a module, it will be called pismo.ko
-+config MTD_ADM5120
-+      tristate "Map driver for ADM5120 based boards"
-+      depends on ADM5120
-+
- endmenu
---- a/drivers/mtd/maps/Makefile
-+++ b/drivers/mtd/maps/Makefile
-@@ -41,6 +41,7 @@ obj-$(CONFIG_MTD_DBOX2)              += dbox2-flash.
- obj-$(CONFIG_MTD_SOLUTIONENGINE)+= solutionengine.o
- obj-$(CONFIG_MTD_PCI)         += pci.o
- obj-$(CONFIG_MTD_ALCHEMY)       += alchemy-flash.o
-+obj-$(CONFIG_MTD_ADM5120)             += adm5120-flash.o
- obj-$(CONFIG_MTD_AUTCPU12)    += autcpu12-nvram.o
- obj-$(CONFIG_MTD_EDB7312)     += edb7312.o
- obj-$(CONFIG_MTD_IMPA7)               += impa7.o
diff --git a/target/linux/adm5120/patches-2.6.33/003-adm5120_switch.patch b/target/linux/adm5120/patches-2.6.33/003-adm5120_switch.patch
deleted file mode 100644 (file)
index cf6350c..0000000
+++ /dev/null
@@ -1,23 +0,0 @@
---- a/drivers/net/Kconfig
-+++ b/drivers/net/Kconfig
-@@ -602,6 +602,10 @@ config MIPS_AU1X00_ENET
-         If you have an Alchemy Semi AU1X00 based system
-         say Y.  Otherwise, say N.
-+config ADM5120_ENET
-+      tristate "ADM5120 Ethernet switch support"
-+      depends on ADM5120
-+
- config SGI_IOC3_ETH
-       bool "SGI IOC3 Ethernet"
-       depends on PCI && SGI_IP27
---- a/drivers/net/Makefile
-+++ b/drivers/net/Makefile
-@@ -208,6 +208,7 @@ obj-$(CONFIG_SC92031) += sc92031.o
- # This is also a 82596 and should probably be merged
- obj-$(CONFIG_LP486E) += lp486e.o
-+obj-$(CONFIG_ADM5120_ENET) += adm5120sw.o
- obj-$(CONFIG_ETH16I) += eth16i.o
- obj-$(CONFIG_ZORRO8390) += zorro8390.o 8390.o
- obj-$(CONFIG_HPLANCE) += hplance.o 7990.o
diff --git a/target/linux/adm5120/patches-2.6.33/005-adm5120_usb.patch b/target/linux/adm5120/patches-2.6.33/005-adm5120_usb.patch
deleted file mode 100644 (file)
index 8b5a553..0000000
+++ /dev/null
@@ -1,33 +0,0 @@
---- a/drivers/usb/Makefile
-+++ b/drivers/usb/Makefile
-@@ -9,6 +9,7 @@ obj-$(CONFIG_USB)              += core/
- obj-$(CONFIG_USB_MON)         += mon/
- obj-$(CONFIG_PCI)             += host/
-+obj-$(CONFIG_USB_ADM5120_HCD) += host/
- obj-$(CONFIG_USB_EHCI_HCD)    += host/
- obj-$(CONFIG_USB_ISP116X_HCD) += host/
- obj-$(CONFIG_USB_OHCI_HCD)    += host/
---- a/drivers/usb/host/Kconfig
-+++ b/drivers/usb/host/Kconfig
-@@ -4,6 +4,10 @@
- comment "USB Host Controller Drivers"
-       depends on USB
-+config USB_ADM5120_HCD
-+      tristate "ADM5120 HCD support (EXPERIMENTAL)"
-+      depends on USB && ADM5120 && EXPERIMENTAL
-+
- config USB_C67X00_HCD
-       tristate "Cypress C67x00 HCD support"
-       depends on USB
---- a/drivers/usb/host/Makefile
-+++ b/drivers/usb/host/Makefile
-@@ -18,6 +18,7 @@ obj-$(CONFIG_USB_WHCI_HCD)   += whci/
- obj-$(CONFIG_PCI)             += pci-quirks.o
-+obj-$(CONFIG_USB_ADM5120_HCD) += adm5120-hcd.o
- obj-$(CONFIG_USB_EHCI_HCD)    += ehci-hcd.o
- obj-$(CONFIG_USB_OXU210HP_HCD)        += oxu210hp-hcd.o
- obj-$(CONFIG_USB_ISP116X_HCD) += isp116x-hcd.o
diff --git a/target/linux/adm5120/patches-2.6.33/007-adm5120_pci.patch b/target/linux/adm5120/patches-2.6.33/007-adm5120_pci.patch
deleted file mode 100644 (file)
index 12d0f4a..0000000
+++ /dev/null
@@ -1,22 +0,0 @@
---- a/arch/mips/pci/Makefile
-+++ b/arch/mips/pci/Makefile
-@@ -55,6 +55,7 @@ obj-$(CONFIG_ZAO_CAPCELLA)   += fixup-capc
- obj-$(CONFIG_WR_PPMC)         += fixup-wrppmc.o
- obj-$(CONFIG_MIKROTIK_RB532)  += pci-rc32434.o ops-rc32434.o fixup-rc32434.o
- obj-$(CONFIG_CPU_CAVIUM_OCTEON)       += pci-octeon.o pcie-octeon.o
-+obj-$(CONFIG_ADM5120)         += pci-adm5120.o
- ifdef CONFIG_PCI_MSI
- obj-$(CONFIG_CPU_CAVIUM_OCTEON)       += msi-octeon.o
---- a/include/linux/pci_ids.h
-+++ b/include/linux/pci_ids.h
-@@ -1753,6 +1753,9 @@
- #define PCI_VENDOR_ID_ESDGMBH         0x12fe
- #define PCI_DEVICE_ID_ESDGMBH_CPCIASIO4 0x0111
-+#define PCI_VENDOR_ID_ADMTEK          0x1317
-+#define PCI_DEVICE_ID_ADMTEK_ADM5120  0x5120
-+
- #define PCI_VENDOR_ID_SIIG            0x131f
- #define PCI_SUBVENDOR_ID_SIIG         0x131f
- #define PCI_DEVICE_ID_SIIG_1S_10x_550 0x1000
diff --git a/target/linux/adm5120/patches-2.6.33/009-adm5120_leds_switch_trigger.patch b/target/linux/adm5120/patches-2.6.33/009-adm5120_leds_switch_trigger.patch
deleted file mode 100644 (file)
index 5dc9a28..0000000
+++ /dev/null
@@ -1,22 +0,0 @@
---- a/drivers/leds/Kconfig
-+++ b/drivers/leds/Kconfig
-@@ -348,4 +348,12 @@ config LEDS_TRIGGER_NETDEV
-         This allows LEDs to be controlled by network device activity.
-         If unsure, say Y.
-+config LEDS_TRIGGER_ADM5120_SWITCH
-+      tristate "LED ADM5120 Switch Port Status Trigger"
-+      depends on LEDS_TRIGGERS && ADM5120
-+      help
-+        This allows LEDs to be controlled by the port states of
-+        the ADM5120 built-in Ethernet Switch
-+        If unsure, say N.
-+
- endif # NEW_LEDS
---- a/drivers/leds/Makefile
-+++ b/drivers/leds/Makefile
-@@ -46,3 +46,4 @@ obj-$(CONFIG_LEDS_TRIGGER_GPIO)              += ledt
- obj-$(CONFIG_LEDS_TRIGGER_DEFAULT_ON) += ledtrig-default-on.o
- obj-$(CONFIG_LEDS_TRIGGER_MORSE)      += ledtrig-morse.o
- obj-$(CONFIG_LEDS_TRIGGER_NETDEV)      += ledtrig-netdev.o
-+obj-$(CONFIG_LEDS_TRIGGER_ADM5120_SWITCH) += ledtrig-adm5120-switch.o
diff --git a/target/linux/adm5120/patches-2.6.33/101-cfi_fixup_macronix_bootloc.patch b/target/linux/adm5120/patches-2.6.33/101-cfi_fixup_macronix_bootloc.patch
deleted file mode 100644 (file)
index 4345932..0000000
+++ /dev/null
@@ -1,84 +0,0 @@
---- a/drivers/mtd/chips/cfi_cmdset_0002.c
-+++ b/drivers/mtd/chips/cfi_cmdset_0002.c
-@@ -53,6 +53,12 @@
- #define AT49BV6416            0x00d6
- #define MANUFACTURER_SAMSUNG  0x00ec
-+/* Macronix */
-+#define MX29LV160B    0x2249  /* MX29LV160 Bottom-boot chip */
-+#define MX29LV160T    0x22C4  /* MX29LV160 Top-boot chip */
-+#define MX29LV320B    0x22A8  /* MX29LV320 Bottom-boot chip */
-+#define MX29LV320T    0x22A7  /* MX29LV320 Top-boot chip */
-+
- static int cfi_amdstd_read (struct mtd_info *, loff_t, size_t, size_t *, u_char *);
- static int cfi_amdstd_write_words(struct mtd_info *, loff_t, size_t, size_t *, const u_char *);
- static int cfi_amdstd_write_buffers(struct mtd_info *, loff_t, size_t, size_t *, const u_char *);
-@@ -283,6 +289,41 @@ static void fixup_s29gl032n_sectors(stru
-       }
- }
-+#ifdef CONFIG_MTD_CFI_FIXUP_MACRONIX_BOOTLOC
-+/*
-+ * Some Macronix chips has no/bad bootblock information in the CFI table
-+ */
-+static void fixup_macronix_bootloc(struct mtd_info *mtd, void* param)
-+{
-+      struct map_info *map = mtd->priv;
-+      struct cfi_private *cfi = map->fldrv_priv;
-+      struct cfi_pri_amdstd *extp = cfi->cmdset_priv;
-+      __u8 t;
-+
-+      switch (cfi->id) {
-+      /* TODO: put affected chip ids here */
-+      case MX29LV160B:
-+      case MX29LV320B:
-+              t = 2;  /* Bottom boot */
-+              break;
-+      case MX29LV160T:
-+      case MX29LV320T:
-+              t = 3;  /* Top boot */
-+              break;
-+      default:
-+              return;
-+      }
-+
-+      if (extp->TopBottom == t)
-+              /* boot location detected by the CFI layer is correct */
-+              return;
-+
-+      extp->TopBottom = t;
-+      printk("%s: Macronix chip detected, id:0x%04X, boot location forced "
-+              "to %s\n", map->name, cfi->id, (t == 2) ? "bottom" : "top");
-+}
-+#endif /* CONFIG_MTD_CFI_FIXUP_MACRONIX_BOOTLOC */
-+
- static struct cfi_fixup cfi_fixup_table[] = {
-       { CFI_MFR_ATMEL, CFI_ID_ANY, fixup_convert_atmel_pri, NULL },
- #ifdef AMD_BOOTLOC_BUG
-@@ -319,6 +360,9 @@ static struct cfi_fixup fixup_table[] =
-        */
-       { CFI_MFR_ANY, CFI_ID_ANY, fixup_use_erase_chip, NULL },
-       { CFI_MFR_ATMEL, AT49BV6416, fixup_use_atmel_lock, NULL },
-+#ifdef CONFIG_MTD_CFI_FIXUP_MACRONIX_BOOTLOC
-+      { MANUFACTURER_MACRONIX, CFI_ID_ANY, fixup_macronix_bootloc, NULL, },
-+#endif
-       { 0, 0, NULL, NULL }
- };
---- a/drivers/mtd/chips/Kconfig
-+++ b/drivers/mtd/chips/Kconfig
-@@ -196,6 +196,14 @@ config MTD_CFI_AMDSTD
-         provides support for one of those command sets, used on chips
-         including the AMD Am29LV320.
-+config MTD_CFI_FIXUP_MACRONIX_BOOTLOC
-+      bool "Fix boot-block location for Macronix flash chips"
-+      depends on MTD_CFI_AMDSTD
-+      help
-+        Some Macronix flash chips have no/wrong boot-block location in the
-+        CFI table, and the driver may detect the type incorrectly. Select
-+        this if your board has such chip.
-+
- config MTD_CFI_STAA
-       tristate "Support for ST (Advanced Architecture) flash chips"
-       depends on MTD_GEN_PROBE
diff --git a/target/linux/adm5120/patches-2.6.33/102-jedec_pmc_39lvxxx_chips.patch b/target/linux/adm5120/patches-2.6.33/102-jedec_pmc_39lvxxx_chips.patch
deleted file mode 100644 (file)
index 1847656..0000000
+++ /dev/null
@@ -1,68 +0,0 @@
---- a/drivers/mtd/chips/jedec_probe.c
-+++ b/drivers/mtd/chips/jedec_probe.c
-@@ -133,6 +133,10 @@
- #define UPD29F064115  0x221C
- /* PMC */
-+#define PM39LV512     0x001B
-+#define PM39LV010     0x001C
-+#define PM39LV020     0x003D
-+#define PM39LV040     0x003E
- #define PM49FL002     0x006D
- #define PM49FL004     0x006E
- #define PM49FL008     0x006A
-@@ -1275,6 +1279,54 @@ static const struct amd_flash_info jedec
-                       ERASEINFO(0x02000,2),
-                       ERASEINFO(0x04000,1),
-               }
-+        }, {
-+              .mfr_id         = MANUFACTURER_PMC,
-+              .dev_id         = PM39LV512,
-+              .name           = "PMC Pm39LV512",
-+              .devtypes       = CFI_DEVICETYPE_X8,
-+              .uaddr          = MTD_UADDR_0x0555_0x02AA,
-+              .dev_size       = SIZE_64KiB,
-+              .cmd_set        = P_ID_AMD_STD,
-+              .nr_regions     = 1,
-+              .regions        = {
-+                      ERASEINFO(0x01000,16),
-+              }
-+        }, {
-+              .mfr_id         = MANUFACTURER_PMC,
-+              .dev_id         = PM39LV010,
-+              .name           = "PMC Pm39LV010",
-+              .devtypes       = CFI_DEVICETYPE_X8,
-+              .uaddr          = MTD_UADDR_0x0555_0x02AA,
-+              .dev_size       = SIZE_128KiB,
-+              .cmd_set        = P_ID_AMD_STD,
-+              .nr_regions     = 1,
-+              .regions        = {
-+                      ERASEINFO(0x01000,32),
-+              }
-+        }, {
-+              .mfr_id         = MANUFACTURER_PMC,
-+              .dev_id         = PM39LV020,
-+              .name           = "PMC Pm39LV020",
-+              .devtypes       = CFI_DEVICETYPE_X8,
-+              .uaddr          = MTD_UADDR_0x0555_0x02AA,
-+              .dev_size       = SIZE_256KiB,
-+              .cmd_set        = P_ID_AMD_STD,
-+              .nr_regions     = 1,
-+              .regions        = {
-+                      ERASEINFO(0x01000,64),
-+              }
-+        }, {
-+              .mfr_id         = MANUFACTURER_PMC,
-+              .dev_id         = PM39LV040,
-+              .name           = "PMC Pm39LV040",
-+              .devtypes       = CFI_DEVICETYPE_X8,
-+              .uaddr          = MTD_UADDR_0x0555_0x02AA,
-+              .dev_size       = SIZE_512KiB,
-+              .cmd_set        = P_ID_AMD_STD,
-+              .nr_regions     = 1,
-+              .regions        = {
-+                      ERASEINFO(0x01000,128),
-+              }
-       }, {
-               .mfr_id         = MANUFACTURER_PMC,
-               .dev_id         = PM49FL002,
diff --git a/target/linux/adm5120/patches-2.6.33/103-mtd_trxsplit.patch b/target/linux/adm5120/patches-2.6.33/103-mtd_trxsplit.patch
deleted file mode 100644 (file)
index 69f1035..0000000
+++ /dev/null
@@ -1,24 +0,0 @@
---- a/drivers/mtd/Kconfig
-+++ b/drivers/mtd/Kconfig
-@@ -63,6 +63,11 @@ config MTD_ROOTFS_SPLIT
-       depends on MTD_PARTITIONS
-       default y
-+config MTD_TRXSPLIT
-+      bool "Automatically find and split TRX partitions"
-+      depends on MTD_PARTITIONS
-+      default n
-+
- config MTD_REDBOOT_PARTS
-       tristate "RedBoot partition table parsing"
-       depends on MTD_PARTITIONS
---- a/drivers/mtd/Makefile
-+++ b/drivers/mtd/Makefile
-@@ -8,6 +8,7 @@ mtd-y                          := mtdcore.o mtdsuper.o mtdbdi.
- mtd-$(CONFIG_MTD_PARTITIONS)  += mtdpart.o
- obj-$(CONFIG_MTD_CONCAT)      += mtdconcat.o
-+obj-$(CONFIG_MTD_TRXSPLIT)    += trxsplit.o
- obj-$(CONFIG_MTD_REDBOOT_PARTS) += redboot.o
- obj-$(CONFIG_MTD_CMDLINE_PARTS) += cmdlinepart.o
- obj-$(CONFIG_MTD_AFS_PARTS)   += afs.o
diff --git a/target/linux/adm5120/patches-2.6.33/120-rb153_cf_driver.patch b/target/linux/adm5120/patches-2.6.33/120-rb153_cf_driver.patch
deleted file mode 100644 (file)
index c6d1660..0000000
+++ /dev/null
@@ -1,28 +0,0 @@
---- a/drivers/ata/Makefile
-+++ b/drivers/ata/Makefile
-@@ -79,6 +79,7 @@ obj-$(CONFIG_PATA_PLATFORM)  += pata_plat
- obj-$(CONFIG_PATA_AT91)       += pata_at91.o
- obj-$(CONFIG_PATA_OF_PLATFORM)        += pata_of_platform.o
- obj-$(CONFIG_PATA_ICSIDE)     += pata_icside.o
-+obj-$(CONFIG_PATA_RB153_CF)   += pata_rb153_cf.o
- # Should be last but two libata driver
- obj-$(CONFIG_PATA_ACPI)               += pata_acpi.o
- # Should be last but one libata driver
---- a/drivers/ata/Kconfig
-+++ b/drivers/ata/Kconfig
-@@ -604,6 +604,15 @@ config PATA_RADISYS
-         If unsure, say N.
-+config PATA_RB153_CF
-+      tristate "RouterBOARD 153 Compact Flash support"
-+      depends on ADM5120_MACH_RB_153
-+      help
-+        This option enables support for a Compact Flash connected on
-+        the RouterBOARD 153.
-+
-+        If unsure, say N.
-+
- config PATA_RB532
-       tristate "RouterBoard 532 PATA CompactFlash support"
-       depends on MIKROTIK_RB532
diff --git a/target/linux/adm5120/patches-2.6.33/200-amba_pl010_hacks.patch b/target/linux/adm5120/patches-2.6.33/200-amba_pl010_hacks.patch
deleted file mode 100644 (file)
index 5f32fa2..0000000
+++ /dev/null
@@ -1,378 +0,0 @@
---- a/drivers/serial/amba-pl010.c
-+++ b/drivers/serial/amba-pl010.c
-@@ -50,11 +50,10 @@
- #include <asm/io.h>
--#define UART_NR               8
--
- #define SERIAL_AMBA_MAJOR     204
- #define SERIAL_AMBA_MINOR     16
--#define SERIAL_AMBA_NR                UART_NR
-+#define SERIAL_AMBA_NR                CONFIG_SERIAL_AMBA_PL010_NUMPORTS
-+#define SERIAL_AMBA_NAME      CONFIG_SERIAL_AMBA_PL010_PORTNAME
- #define AMBA_ISR_PASS_LIMIT   256
-@@ -80,9 +79,9 @@ static void pl010_stop_tx(struct uart_po
-       struct uart_amba_port *uap = (struct uart_amba_port *)port;
-       unsigned int cr;
--      cr = readb(uap->port.membase + UART010_CR);
-+      cr = __raw_readl(uap->port.membase + UART010_CR);
-       cr &= ~UART010_CR_TIE;
--      writel(cr, uap->port.membase + UART010_CR);
-+      __raw_writel(cr, uap->port.membase + UART010_CR);
- }
- static void pl010_start_tx(struct uart_port *port)
-@@ -90,9 +89,9 @@ static void pl010_start_tx(struct uart_p
-       struct uart_amba_port *uap = (struct uart_amba_port *)port;
-       unsigned int cr;
--      cr = readb(uap->port.membase + UART010_CR);
-+      cr = __raw_readl(uap->port.membase + UART010_CR);
-       cr |= UART010_CR_TIE;
--      writel(cr, uap->port.membase + UART010_CR);
-+      __raw_writel(cr, uap->port.membase + UART010_CR);
- }
- static void pl010_stop_rx(struct uart_port *port)
-@@ -100,9 +99,9 @@ static void pl010_stop_rx(struct uart_po
-       struct uart_amba_port *uap = (struct uart_amba_port *)port;
-       unsigned int cr;
--      cr = readb(uap->port.membase + UART010_CR);
-+      cr = __raw_readl(uap->port.membase + UART010_CR);
-       cr &= ~(UART010_CR_RIE | UART010_CR_RTIE);
--      writel(cr, uap->port.membase + UART010_CR);
-+      __raw_writel(cr, uap->port.membase + UART010_CR);
- }
- static void pl010_enable_ms(struct uart_port *port)
-@@ -110,9 +109,9 @@ static void pl010_enable_ms(struct uart_
-       struct uart_amba_port *uap = (struct uart_amba_port *)port;
-       unsigned int cr;
--      cr = readb(uap->port.membase + UART010_CR);
-+      cr = __raw_readl(uap->port.membase + UART010_CR);
-       cr |= UART010_CR_MSIE;
--      writel(cr, uap->port.membase + UART010_CR);
-+      __raw_writel(cr, uap->port.membase + UART010_CR);
- }
- static void pl010_rx_chars(struct uart_amba_port *uap)
-@@ -120,9 +119,9 @@ static void pl010_rx_chars(struct uart_a
-       struct tty_struct *tty = uap->port.state->port.tty;
-       unsigned int status, ch, flag, rsr, max_count = 256;
--      status = readb(uap->port.membase + UART01x_FR);
-+      status = __raw_readl(uap->port.membase + UART01x_FR);
-       while (UART_RX_DATA(status) && max_count--) {
--              ch = readb(uap->port.membase + UART01x_DR);
-+              ch = __raw_readl(uap->port.membase + UART01x_DR);
-               flag = TTY_NORMAL;
-               uap->port.icount.rx++;
-@@ -131,9 +130,9 @@ static void pl010_rx_chars(struct uart_a
-                * Note that the error handling code is
-                * out of the main execution path
-                */
--              rsr = readb(uap->port.membase + UART01x_RSR) | UART_DUMMY_RSR_RX;
-+              rsr = __raw_readl(uap->port.membase + UART01x_RSR) | UART_DUMMY_RSR_RX;
-               if (unlikely(rsr & UART01x_RSR_ANY)) {
--                      writel(0, uap->port.membase + UART01x_ECR);
-+                      __raw_writel(0, uap->port.membase + UART01x_ECR);
-                       if (rsr & UART01x_RSR_BE) {
-                               rsr &= ~(UART01x_RSR_FE | UART01x_RSR_PE);
-@@ -163,7 +162,7 @@ static void pl010_rx_chars(struct uart_a
-               uart_insert_char(&uap->port, rsr, UART01x_RSR_OE, ch, flag);
-       ignore_char:
--              status = readb(uap->port.membase + UART01x_FR);
-+              status = __raw_readl(uap->port.membase + UART01x_FR);
-       }
-       spin_unlock(&uap->port.lock);
-       tty_flip_buffer_push(tty);
-@@ -176,7 +175,7 @@ static void pl010_tx_chars(struct uart_a
-       int count;
-       if (uap->port.x_char) {
--              writel(uap->port.x_char, uap->port.membase + UART01x_DR);
-+              __raw_writel(uap->port.x_char, uap->port.membase + UART01x_DR);
-               uap->port.icount.tx++;
-               uap->port.x_char = 0;
-               return;
-@@ -188,7 +187,7 @@ static void pl010_tx_chars(struct uart_a
-       count = uap->port.fifosize >> 1;
-       do {
--              writel(xmit->buf[xmit->tail], uap->port.membase + UART01x_DR);
-+              __raw_writel(xmit->buf[xmit->tail], uap->port.membase + UART01x_DR);
-               xmit->tail = (xmit->tail + 1) & (UART_XMIT_SIZE - 1);
-               uap->port.icount.tx++;
-               if (uart_circ_empty(xmit))
-@@ -206,9 +205,9 @@ static void pl010_modem_status(struct ua
- {
-       unsigned int status, delta;
--      writel(0, uap->port.membase + UART010_ICR);
-+      __raw_writel(0, uap->port.membase + UART010_ICR);
--      status = readb(uap->port.membase + UART01x_FR) & UART01x_FR_MODEM_ANY;
-+      status = __raw_readl(uap->port.membase + UART01x_FR) & UART01x_FR_MODEM_ANY;
-       delta = status ^ uap->old_status;
-       uap->old_status = status;
-@@ -236,7 +235,7 @@ static irqreturn_t pl010_int(int irq, vo
-       spin_lock(&uap->port.lock);
--      status = readb(uap->port.membase + UART010_IIR);
-+      status = __raw_readl(uap->port.membase + UART010_IIR);
-       if (status) {
-               do {
-                       if (status & (UART010_IIR_RTIS | UART010_IIR_RIS))
-@@ -249,7 +248,7 @@ static irqreturn_t pl010_int(int irq, vo
-                       if (pass_counter-- == 0)
-                               break;
--                      status = readb(uap->port.membase + UART010_IIR);
-+                      status = __raw_readl(uap->port.membase + UART010_IIR);
-               } while (status & (UART010_IIR_RTIS | UART010_IIR_RIS |
-                                  UART010_IIR_TIS));
-               handled = 1;
-@@ -263,7 +262,7 @@ static irqreturn_t pl010_int(int irq, vo
- static unsigned int pl010_tx_empty(struct uart_port *port)
- {
-       struct uart_amba_port *uap = (struct uart_amba_port *)port;
--      unsigned int status = readb(uap->port.membase + UART01x_FR);
-+      unsigned int status = __raw_readl(uap->port.membase + UART01x_FR);
-       return status & UART01x_FR_BUSY ? 0 : TIOCSER_TEMT;
- }
-@@ -273,7 +272,7 @@ static unsigned int pl010_get_mctrl(stru
-       unsigned int result = 0;
-       unsigned int status;
--      status = readb(uap->port.membase + UART01x_FR);
-+      status = __raw_readl(uap->port.membase + UART01x_FR);
-       if (status & UART01x_FR_DCD)
-               result |= TIOCM_CAR;
-       if (status & UART01x_FR_DSR)
-@@ -299,12 +298,12 @@ static void pl010_break_ctl(struct uart_
-       unsigned int lcr_h;
-       spin_lock_irqsave(&uap->port.lock, flags);
--      lcr_h = readb(uap->port.membase + UART010_LCRH);
-+      lcr_h = __raw_readl(uap->port.membase + UART010_LCRH);
-       if (break_state == -1)
-               lcr_h |= UART01x_LCRH_BRK;
-       else
-               lcr_h &= ~UART01x_LCRH_BRK;
--      writel(lcr_h, uap->port.membase + UART010_LCRH);
-+      __raw_writel(lcr_h, uap->port.membase + UART010_LCRH);
-       spin_unlock_irqrestore(&uap->port.lock, flags);
- }
-@@ -332,12 +331,12 @@ static int pl010_startup(struct uart_por
-       /*
-        * initialise the old status of the modem signals
-        */
--      uap->old_status = readb(uap->port.membase + UART01x_FR) & UART01x_FR_MODEM_ANY;
-+      uap->old_status = __raw_readl(uap->port.membase + UART01x_FR) & UART01x_FR_MODEM_ANY;
-       /*
-        * Finally, enable interrupts
-        */
--      writel(UART01x_CR_UARTEN | UART010_CR_RIE | UART010_CR_RTIE,
-+      __raw_writel(UART01x_CR_UARTEN | UART010_CR_RIE | UART010_CR_RTIE,
-              uap->port.membase + UART010_CR);
-       return 0;
-@@ -360,10 +359,10 @@ static void pl010_shutdown(struct uart_p
-       /*
-        * disable all interrupts, disable the port
-        */
--      writel(0, uap->port.membase + UART010_CR);
-+      __raw_writel(0, uap->port.membase + UART010_CR);
-       /* disable break condition and fifos */
--      writel(readb(uap->port.membase + UART010_LCRH) &
-+      __raw_writel(__raw_readl(uap->port.membase + UART010_LCRH) &
-               ~(UART01x_LCRH_BRK | UART01x_LCRH_FEN),
-              uap->port.membase + UART010_LCRH);
-@@ -385,7 +384,7 @@ pl010_set_termios(struct uart_port *port
-       /*
-        * Ask the core to calculate the divisor for us.
-        */
--      baud = uart_get_baud_rate(port, termios, old, 0, uap->port.uartclk/16); 
-+      baud = uart_get_baud_rate(port, termios, old, 0, uap->port.uartclk/16);
-       quot = uart_get_divisor(port, baud);
-       switch (termios->c_cflag & CSIZE) {
-@@ -448,25 +447,25 @@ pl010_set_termios(struct uart_port *port
-               uap->port.ignore_status_mask |= UART_DUMMY_RSR_RX;
-       /* first, disable everything */
--      old_cr = readb(uap->port.membase + UART010_CR) & ~UART010_CR_MSIE;
-+      old_cr = __raw_readl(uap->port.membase + UART010_CR) & ~UART010_CR_MSIE;
-       if (UART_ENABLE_MS(port, termios->c_cflag))
-               old_cr |= UART010_CR_MSIE;
--      writel(0, uap->port.membase + UART010_CR);
-+      __raw_writel(0, uap->port.membase + UART010_CR);
-       /* Set baud rate */
-       quot -= 1;
--      writel((quot & 0xf00) >> 8, uap->port.membase + UART010_LCRM);
--      writel(quot & 0xff, uap->port.membase + UART010_LCRL);
-+      __raw_writel((quot & 0xf00) >> 8, uap->port.membase + UART010_LCRM);
-+      __raw_writel(quot & 0xff, uap->port.membase + UART010_LCRL);
-       /*
-        * ----------v----------v----------v----------v-----
-        * NOTE: MUST BE WRITTEN AFTER UARTLCR_M & UARTLCR_L
-        * ----------^----------^----------^----------^-----
-        */
--      writel(lcr_h, uap->port.membase + UART010_LCRH);
--      writel(old_cr, uap->port.membase + UART010_CR);
-+      __raw_writel(lcr_h, uap->port.membase + UART010_LCRH);
-+      __raw_writel(old_cr, uap->port.membase + UART010_CR);
-       spin_unlock_irqrestore(&uap->port.lock, flags);
- }
-@@ -538,7 +537,7 @@ static struct uart_ops amba_pl010_pops =
-       .verify_port    = pl010_verify_port,
- };
--static struct uart_amba_port *amba_ports[UART_NR];
-+static struct uart_amba_port *amba_ports[SERIAL_AMBA_NR];
- #ifdef CONFIG_SERIAL_AMBA_PL010_CONSOLE
-@@ -548,10 +547,10 @@ static void pl010_console_putchar(struct
-       unsigned int status;
-       do {
--              status = readb(uap->port.membase + UART01x_FR);
-+              status = __raw_readl(uap->port.membase + UART01x_FR);
-               barrier();
-       } while (!UART_TX_READY(status));
--      writel(ch, uap->port.membase + UART01x_DR);
-+      __raw_writel(ch, uap->port.membase + UART01x_DR);
- }
- static void
-@@ -565,8 +564,8 @@ pl010_console_write(struct console *co,
-       /*
-        *      First save the CR then disable the interrupts
-        */
--      old_cr = readb(uap->port.membase + UART010_CR);
--      writel(UART01x_CR_UARTEN, uap->port.membase + UART010_CR);
-+      old_cr = __raw_readl(uap->port.membase + UART010_CR);
-+      __raw_writel(UART01x_CR_UARTEN, uap->port.membase + UART010_CR);
-       uart_console_write(&uap->port, s, count, pl010_console_putchar);
-@@ -575,10 +574,10 @@ pl010_console_write(struct console *co,
-        *      and restore the TCR
-        */
-       do {
--              status = readb(uap->port.membase + UART01x_FR);
-+              status = __raw_readl(uap->port.membase + UART01x_FR);
-               barrier();
-       } while (status & UART01x_FR_BUSY);
--      writel(old_cr, uap->port.membase + UART010_CR);
-+      __raw_writel(old_cr, uap->port.membase + UART010_CR);
-       clk_disable(uap->clk);
- }
-@@ -587,9 +586,9 @@ static void __init
- pl010_console_get_options(struct uart_amba_port *uap, int *baud,
-                            int *parity, int *bits)
- {
--      if (readb(uap->port.membase + UART010_CR) & UART01x_CR_UARTEN) {
-+      if (__raw_readl(uap->port.membase + UART010_CR) & UART01x_CR_UARTEN) {
-               unsigned int lcr_h, quot;
--              lcr_h = readb(uap->port.membase + UART010_LCRH);
-+              lcr_h = __raw_readl(uap->port.membase + UART010_LCRH);
-               *parity = 'n';
-               if (lcr_h & UART01x_LCRH_PEN) {
-@@ -604,8 +603,8 @@ pl010_console_get_options(struct uart_am
-               else
-                       *bits = 8;
--              quot = readb(uap->port.membase + UART010_LCRL) |
--                     readb(uap->port.membase + UART010_LCRM) << 8;
-+              quot = __raw_readl(uap->port.membase + UART010_LCRL) |
-+                     __raw_readl(uap->port.membase + UART010_LCRM) << 8;
-               *baud = uap->port.uartclk / (16 * (quot + 1));
-       }
- }
-@@ -623,7 +622,7 @@ static int __init pl010_console_setup(st
-        * if so, search for the first available port that does have
-        * console support.
-        */
--      if (co->index >= UART_NR)
-+      if (co->index >= SERIAL_AMBA_NR)
-               co->index = 0;
-       uap = amba_ports[co->index];
-       if (!uap)
-@@ -641,7 +640,7 @@ static int __init pl010_console_setup(st
- static struct uart_driver amba_reg;
- static struct console amba_console = {
--      .name           = "ttyAM",
-+      .name           = SERIAL_AMBA_NAME,
-       .write          = pl010_console_write,
-       .device         = uart_console_device,
-       .setup          = pl010_console_setup,
-@@ -657,11 +656,11 @@ static struct console amba_console = {
- static struct uart_driver amba_reg = {
-       .owner                  = THIS_MODULE,
--      .driver_name            = "ttyAM",
--      .dev_name               = "ttyAM",
-+      .driver_name            = SERIAL_AMBA_NAME,
-+      .dev_name               = SERIAL_AMBA_NAME,
-       .major                  = SERIAL_AMBA_MAJOR,
-       .minor                  = SERIAL_AMBA_MINOR,
--      .nr                     = UART_NR,
-+      .nr                     = SERIAL_AMBA_NR,
-       .cons                   = AMBA_CONSOLE,
- };
---- a/drivers/serial/Kconfig
-+++ b/drivers/serial/Kconfig
-@@ -284,10 +284,25 @@ config SERIAL_AMBA_PL010
-       help
-         This selects the ARM(R) AMBA(R) PrimeCell PL010 UART.  If you have
-         an Integrator/AP or Integrator/PP2 platform, or if you have a
--        Cirrus Logic EP93xx CPU, say Y or M here.
-+        Cirrus Logic EP93xx CPU or an Infineon ADM5120 SOC, say Y or M here.
-         If unsure, say N.
-+config SERIAL_AMBA_PL010_NUMPORTS
-+      int "Maximum number of AMBA PL010 serial ports"
-+      depends on SERIAL_AMBA_PL010
-+      default "8"
-+      ---help---
-+        Set this to the number of serial ports you want the AMBA PL010 driver
-+        to support.
-+
-+config SERIAL_AMBA_PL010_PORTNAME
-+      string "Name of the AMBA PL010 serial ports"
-+      depends on SERIAL_AMBA_PL010
-+      default "ttyAM"
-+      ---help---
-+        ::: To be written :::
-+
- config SERIAL_AMBA_PL010_CONSOLE
-       bool "Support for console on AMBA serial port"
-       depends on SERIAL_AMBA_PL010=y
diff --git a/target/linux/adm5120/patches-2.6.33/201-amba_bus_hacks.patch b/target/linux/adm5120/patches-2.6.33/201-amba_bus_hacks.patch
deleted file mode 100644 (file)
index 9db3e55..0000000
+++ /dev/null
@@ -1,13 +0,0 @@
---- a/drivers/amba/bus.c
-+++ b/drivers/amba/bus.c
-@@ -18,6 +18,10 @@
- #include <asm/irq.h>
- #include <asm/sizes.h>
-+#ifndef NO_IRQ
-+#define NO_IRQ                (-1)
-+#endif
-+
- #define to_amba_device(d)     container_of(d, struct amba_device, dev)
- #define to_amba_driver(d)     container_of(d, struct amba_driver, drv)
diff --git a/target/linux/adm5120/patches-2.6.33/203-gpio_leds_brightness.patch b/target/linux/adm5120/patches-2.6.33/203-gpio_leds_brightness.patch
deleted file mode 100644 (file)
index 8bccf39..0000000
+++ /dev/null
@@ -1,27 +0,0 @@
---- a/drivers/leds/leds-gpio.c
-+++ b/drivers/leds/leds-gpio.c
-@@ -44,13 +44,17 @@ static void gpio_led_set(struct led_clas
-               container_of(led_cdev, struct gpio_led_data, cdev);
-       int level;
--      if (value == LED_OFF)
--              level = 0;
--      else
--              level = 1;
--
--      if (led_dat->active_low)
--              level = !level;
-+      switch (value) {
-+      case LED_OFF:
-+              level = led_dat->active_low ? 1 : 0;
-+              break;
-+      case LED_FULL:
-+              level = led_dat->active_low ? 0 : 1;
-+              break;
-+      default:
-+              level = value;
-+              break;
-+      }
-       /* Setting GPIOs with I2C/etc requires a task context, and we don't
-        * seem to have a reliable way to know if we're already in one; so
diff --git a/target/linux/adm5120/patches-2.6.33/310-adm5120_wdt.patch b/target/linux/adm5120/patches-2.6.33/310-adm5120_wdt.patch
deleted file mode 100644 (file)
index b4d1b15..0000000
+++ /dev/null
@@ -1,31 +0,0 @@
---- a/drivers/watchdog/Kconfig
-+++ b/drivers/watchdog/Kconfig
-@@ -790,6 +790,18 @@ config RC32434_WDT
-         To compile this driver as a module, choose M here: the
-         module will be called rc32434_wdt.
-+config ADM5120_WDT
-+      tristate "Infineon ADM5120 SoC hardware watchdog"
-+      depends on WATCHDOG && ADM5120
-+      help
-+        This is a driver for hardware watchdog integrated in Infineon
-+        ADM5120 SoC. This watchdog simply watches your kernel to make sure
-+        it doesn't freeze, and if it does, it reboots your computer after a
-+        certain amount of time.
-+
-+        To compile this driver as a module, choose M here: the module will be
-+        called adm5120_wdt.
-+
- config INDYDOG
-       tristate "Indy/I2 Hardware Watchdog"
-       depends on SGI_HAS_INDYDOG
---- a/drivers/watchdog/Makefile
-+++ b/drivers/watchdog/Makefile
-@@ -112,6 +112,7 @@ obj-$(CONFIG_PNX833X_WDT) += pnx833x_wdt
- obj-$(CONFIG_SIBYTE_WDOG) += sb_wdog.o
- obj-$(CONFIG_AR7_WDT) += ar7_wdt.o
- obj-$(CONFIG_TXX9_WDT) += txx9wdt.o
-+obj-$(CONFIG_ADM5120_WDT) += adm5120_wdt.o
- # PARISC Architecture
diff --git a/target/linux/adm5120/patches-2.6.33/901-adm5120-usb-fix-compiler-warning.patch b/target/linux/adm5120/patches-2.6.33/901-adm5120-usb-fix-compiler-warning.patch
deleted file mode 100644 (file)
index 93149df..0000000
+++ /dev/null
@@ -1,11 +0,0 @@
---- a/drivers/usb/host/adm5120-dbg.c
-+++ b/drivers/usb/host/adm5120-dbg.c
-@@ -133,7 +133,7 @@ urb_print(struct admhcd *ahcd, struct ur
- #define admhc_dbg_sw(ahcd, next, size, format, arg...) \
-       do { \
--      if (next) { \
-+      if (next != NULL) { \
-               unsigned s_len; \
-               s_len = scnprintf(*next, *size, format, ## arg ); \
-               *size -= s_len; *next += s_len; \
diff --git a/target/linux/adm5120/patches-2.6.33/902-adm5120-usb-remove-dev-power-power_state.patch b/target/linux/adm5120/patches-2.6.33/902-adm5120-usb-remove-dev-power-power_state.patch
deleted file mode 100644 (file)
index 4fd0283..0000000
+++ /dev/null
@@ -1,11 +0,0 @@
---- a/drivers/usb/host/adm5120-dbg.c
-+++ b/drivers/usb/host/adm5120-dbg.c
-@@ -642,7 +642,7 @@ static ssize_t fill_registers_buffer(str
-               hcd->product_desc,
-               hcd_name);
--      if (bus->controller->power.power_state.event) {
-+      if (!test_bit(HCD_FLAG_HW_ACCESSIBLE, &hcd->flags)) {
-               size -= scnprintf(next, size,
-                       "SUSPENDED (no register access)\n");
-               goto done;
diff --git a/target/linux/adm5120/patches-2.6.33/903-adm5120-usb-use-the-admhcd-structure-directly-in-debugfs-files.patch b/target/linux/adm5120/patches-2.6.33/903-adm5120-usb-use-the-admhcd-structure-directly-in-debugfs-files.patch
deleted file mode 100644 (file)
index aa50f8c..0000000
+++ /dev/null
@@ -1,116 +0,0 @@
---- a/drivers/usb/host/adm5120-dbg.c
-+++ b/drivers/usb/host/adm5120-dbg.c
-@@ -419,7 +419,7 @@ static struct dentry *admhc_debug_root;
- struct debug_buffer {
-       ssize_t (*fill_func)(struct debug_buffer *);    /* fill method */
--      struct device *dev;
-+      struct admhcd *ahcd;
-       struct mutex mutex;     /* protect filling of buffer */
-       size_t count;           /* number of characters filled into buffer */
-       char *page;
-@@ -494,15 +494,11 @@ show_list(struct admhcd *ahcd, char *buf
- static ssize_t fill_async_buffer(struct debug_buffer *buf)
- {
--      struct usb_bus          *bus;
--      struct usb_hcd          *hcd;
-       struct admhcd           *ahcd;
-       size_t                  temp;
-       unsigned long           flags;
--      bus = dev_get_drvdata(buf->dev);
--      hcd = bus_to_hcd(bus);
--      ahcd = hcd_to_admhcd(hcd);
-+      ahcd = buf->ahcd;
-       spin_lock_irqsave(&ahcd->lock, flags);
-       temp = show_list(ahcd, buf->page, PAGE_SIZE, ahcd->ed_head);
-@@ -516,8 +512,6 @@ static ssize_t fill_async_buffer(struct
- static ssize_t fill_periodic_buffer(struct debug_buffer *buf)
- {
--      struct usb_bus          *bus;
--      struct usb_hcd          *hcd;
-       struct admhcd           *ahcd;
-       struct ed               **seen, *ed;
-       unsigned long           flags;
-@@ -529,9 +523,7 @@ static ssize_t fill_periodic_buffer(stru
-               return 0;
-       seen_count = 0;
--      bus = dev_get_drvdata(buf->dev);
--      hcd = bus_to_hcd(bus);
--      ahcd = hcd_to_admhcd(hcd);
-+      ahcd = buf->ahcd;
-       next = buf->page;
-       size = PAGE_SIZE;
-@@ -613,7 +605,6 @@ static ssize_t fill_periodic_buffer(stru
- static ssize_t fill_registers_buffer(struct debug_buffer *buf)
- {
--      struct usb_bus          *bus;
-       struct usb_hcd          *hcd;
-       struct admhcd           *ahcd;
-       struct admhcd_regs __iomem *regs;
-@@ -622,9 +613,8 @@ static ssize_t fill_registers_buffer(str
-       char                    *next;
-       u32                     rdata;
--      bus = dev_get_drvdata(buf->dev);
--      hcd = bus_to_hcd(bus);
--      ahcd = hcd_to_admhcd(hcd);
-+      ahcd = buf->ahcd;
-+      hcd = admhcd_to_hcd(ahcd);
-       regs = ahcd->regs;
-       next = buf->page;
-       size = PAGE_SIZE;
-@@ -689,7 +679,7 @@ done:
- }
--static struct debug_buffer *alloc_buffer(struct device *dev,
-+static struct debug_buffer *alloc_buffer(struct admhcd *ahcd,
-                               ssize_t (*fill_func)(struct debug_buffer *))
- {
-       struct debug_buffer *buf;
-@@ -697,7 +687,7 @@ static struct debug_buffer *alloc_buffer
-       buf = kzalloc(sizeof(struct debug_buffer), GFP_KERNEL);
-       if (buf) {
--              buf->dev = dev;
-+              buf->ahcd = ahcd;
-               buf->fill_func = fill_func;
-               mutex_init(&buf->mutex);
-       }
-@@ -790,26 +780,25 @@ static int debug_registers_open(struct i
- static inline void create_debug_files(struct admhcd *ahcd)
- {
-       struct usb_bus *bus = &admhcd_to_hcd(ahcd)->self;
--      struct device *dev = bus->dev;
-       ahcd->debug_dir = debugfs_create_dir(bus->bus_name, admhc_debug_root);
-       if (!ahcd->debug_dir)
-               goto dir_error;
-       ahcd->debug_async = debugfs_create_file("async", S_IRUGO,
--                                              ahcd->debug_dir, dev,
-+                                              ahcd->debug_dir, ahcd,
-                                               &debug_async_fops);
-       if (!ahcd->debug_async)
-               goto async_error;
-       ahcd->debug_periodic = debugfs_create_file("periodic", S_IRUGO,
--                                              ahcd->debug_dir, dev,
-+                                              ahcd->debug_dir, ahcd,
-                                               &debug_periodic_fops);
-       if (!ahcd->debug_periodic)
-               goto periodic_error;
-       ahcd->debug_registers = debugfs_create_file("registers", S_IRUGO,
--                                              ahcd->debug_dir, dev,
-+                                              ahcd->debug_dir, ahcd,
-                                               &debug_registers_fops);
-       if (!ahcd->debug_registers)
-               goto registers_error;
diff --git a/target/linux/adm5120/router_be/config-2.6.33 b/target/linux/adm5120/router_be/config-2.6.33
deleted file mode 100644 (file)
index f71fa97..0000000
+++ /dev/null
@@ -1,252 +0,0 @@
-CONFIG_32BIT=y
-# CONFIG_64BIT is not set
-CONFIG_ADM5120=y
-CONFIG_ADM5120_ENET=y
-CONFIG_ADM5120_MACH_5GXI=y
-CONFIG_ADM5120_MACH_P_334WT=y
-CONFIG_ADM5120_MACH_P_335=y
-# CONFIG_ADM5120_OEM_CELLVISION is not set
-# CONFIG_ADM5120_OEM_COMPEX is not set
-# CONFIG_ADM5120_OEM_EDIMAX is not set
-# CONFIG_ADM5120_OEM_INFINEON is not set
-# CONFIG_ADM5120_OEM_MIKROTIK is not set
-# CONFIG_ADM5120_OEM_MOTOROLA is not set
-CONFIG_ADM5120_OEM_OSBRIDGE=y
-CONFIG_ADM5120_OEM_ZYXEL=y
-CONFIG_ADM5120_SOC_BGA=y
-CONFIG_ADM5120_WDT=y
-# CONFIG_ALCHEMY_GPIO_INDIRECT is not set
-# CONFIG_AR7 is not set
-# CONFIG_ARCH_HAS_ILOG2_U32 is not set
-# CONFIG_ARCH_HAS_ILOG2_U64 is not set
-CONFIG_ARCH_HIBERNATION_POSSIBLE=y
-CONFIG_ARCH_POPULATES_NODE_MAP=y
-CONFIG_ARCH_REQUIRE_GPIOLIB=y
-# CONFIG_ARCH_SUPPORTS_MSI is not set
-CONFIG_ARCH_SUPPORTS_OPROFILE=y
-CONFIG_ARCH_SUSPEND_POSSIBLE=y
-CONFIG_ARM_AMBA=y
-# CONFIG_BCM47XX is not set
-# CONFIG_BCM63XX is not set
-CONFIG_BINFMT_MISC=m
-CONFIG_BITREVERSE=y
-# CONFIG_CAVIUM_OCTEON_REFERENCE_BOARD is not set
-# CONFIG_CAVIUM_OCTEON_SIMULATOR is not set
-CONFIG_CC_OPTIMIZE_FOR_SIZE=y
-CONFIG_CEVT_R4K=y
-CONFIG_CEVT_R4K_LIB=y
-CONFIG_CMDLINE="console=ttyS0,115200 rootfstype=squashfs,jffs2"
-CONFIG_CMDLINE_BOOL=y
-# CONFIG_CMDLINE_OVERRIDE is not set
-CONFIG_CPU_BIG_ENDIAN=y
-# CONFIG_CPU_CAVIUM_OCTEON is not set
-CONFIG_CPU_HAS_PREFETCH=y
-CONFIG_CPU_HAS_SYNC=y
-# CONFIG_CPU_LITTLE_ENDIAN is not set
-# CONFIG_CPU_LOONGSON2E is not set
-# CONFIG_CPU_LOONGSON2F is not set
-CONFIG_CPU_MIPS32=y
-CONFIG_CPU_MIPS32_R1=y
-# CONFIG_CPU_MIPS32_R2 is not set
-# CONFIG_CPU_MIPS64_R1 is not set
-# CONFIG_CPU_MIPS64_R2 is not set
-CONFIG_CPU_MIPSR1=y
-# CONFIG_CPU_NEVADA is not set
-# CONFIG_CPU_R10000 is not set
-# CONFIG_CPU_R3000 is not set
-# CONFIG_CPU_R4300 is not set
-# CONFIG_CPU_R4X00 is not set
-# CONFIG_CPU_R5000 is not set
-# CONFIG_CPU_R5432 is not set
-# CONFIG_CPU_R5500 is not set
-# CONFIG_CPU_R6000 is not set
-# CONFIG_CPU_R8000 is not set
-# CONFIG_CPU_RM7000 is not set
-# CONFIG_CPU_RM9000 is not set
-# CONFIG_CPU_SB1 is not set
-CONFIG_CPU_SUPPORTS_32BIT_KERNEL=y
-CONFIG_CPU_SUPPORTS_HIGHMEM=y
-# CONFIG_CPU_TX39XX is not set
-# CONFIG_CPU_TX49XX is not set
-# CONFIG_CPU_VR41XX is not set
-CONFIG_CSRC_R4K=y
-CONFIG_CSRC_R4K_LIB=y
-CONFIG_DECOMPRESS_LZMA=y
-# CONFIG_DEFAULT_SECURITY_SELINUX is not set
-# CONFIG_DEFAULT_SECURITY_SMACK is not set
-# CONFIG_DEFAULT_SECURITY_TOMOYO is not set
-CONFIG_DEVPORT=y
-# CONFIG_DM9000 is not set
-CONFIG_DMA_NEED_PCI_MAP_STATE=y
-CONFIG_DMA_NONCOHERENT=y
-CONFIG_EARLY_PRINTK=y
-CONFIG_ELF_CORE=y
-CONFIG_FIRMWARE_IN_KERNEL=y
-CONFIG_FS_POSIX_ACL=y
-CONFIG_GENERIC_ACL=y
-CONFIG_GENERIC_CLOCKEVENTS=y
-CONFIG_GENERIC_CLOCKEVENTS_BUILD=y
-CONFIG_GENERIC_CMOS_UPDATE=y
-CONFIG_GENERIC_FIND_LAST_BIT=y
-CONFIG_GENERIC_FIND_NEXT_BIT=y
-CONFIG_GENERIC_GPIO=y
-CONFIG_GENERIC_HARDIRQS_NO__DO_IRQ=y
-CONFIG_GPIOLIB=y
-# CONFIG_GPIO_PL061 is not set
-CONFIG_GPIO_SYSFS=y
-# CONFIG_HAMRADIO is not set
-CONFIG_HARDWARE_WATCHPOINTS=y
-CONFIG_HAS_DMA=y
-CONFIG_HAS_IOMEM=y
-CONFIG_HAS_IOPORT=y
-CONFIG_HAVE_ARCH_KGDB=y
-CONFIG_HAVE_DYNAMIC_FTRACE=y
-CONFIG_HAVE_FTRACE_MCOUNT_RECORD=y
-CONFIG_HAVE_FUNCTION_GRAPH_TRACER=y
-CONFIG_HAVE_FUNCTION_TRACER=y
-CONFIG_HAVE_FUNCTION_TRACE_MCOUNT_TEST=y
-CONFIG_HAVE_GENERIC_DMA_COHERENT=y
-CONFIG_HAVE_IDE=y
-CONFIG_HAVE_OPROFILE=y
-CONFIG_HID=m
-CONFIG_HID_SUPPORT=y
-CONFIG_HW_HAS_PCI=y
-CONFIG_HW_RANDOM=y
-CONFIG_HZ=250
-# CONFIG_HZ_100 is not set
-CONFIG_HZ_250=y
-CONFIG_IKCONFIG=y
-CONFIG_IKCONFIG_PROC=y
-CONFIG_IMAGE_CMDLINE_HACK=y
-CONFIG_INITRAMFS_SOURCE=""
-# CONFIG_INLINE_READ_LOCK is not set
-# CONFIG_INLINE_READ_LOCK_BH is not set
-# CONFIG_INLINE_READ_LOCK_IRQ is not set
-# CONFIG_INLINE_READ_LOCK_IRQSAVE is not set
-# CONFIG_INLINE_READ_TRYLOCK is not set
-CONFIG_INLINE_READ_UNLOCK=y
-# CONFIG_INLINE_READ_UNLOCK_BH is not set
-CONFIG_INLINE_READ_UNLOCK_IRQ=y
-# CONFIG_INLINE_READ_UNLOCK_IRQRESTORE is not set
-# CONFIG_INLINE_SPIN_LOCK is not set
-# CONFIG_INLINE_SPIN_LOCK_BH is not set
-# CONFIG_INLINE_SPIN_LOCK_IRQ is not set
-# CONFIG_INLINE_SPIN_LOCK_IRQSAVE is not set
-# CONFIG_INLINE_SPIN_TRYLOCK is not set
-# CONFIG_INLINE_SPIN_TRYLOCK_BH is not set
-CONFIG_INLINE_SPIN_UNLOCK=y
-# CONFIG_INLINE_SPIN_UNLOCK_BH is not set
-CONFIG_INLINE_SPIN_UNLOCK_IRQ=y
-# CONFIG_INLINE_SPIN_UNLOCK_IRQRESTORE is not set
-# CONFIG_INLINE_WRITE_LOCK is not set
-# CONFIG_INLINE_WRITE_LOCK_BH is not set
-# CONFIG_INLINE_WRITE_LOCK_IRQ is not set
-# CONFIG_INLINE_WRITE_LOCK_IRQSAVE is not set
-# CONFIG_INLINE_WRITE_TRYLOCK is not set
-CONFIG_INLINE_WRITE_UNLOCK=y
-# CONFIG_INLINE_WRITE_UNLOCK_BH is not set
-CONFIG_INLINE_WRITE_UNLOCK_IRQ=y
-# CONFIG_INLINE_WRITE_UNLOCK_IRQRESTORE is not set
-CONFIG_INOTIFY=y
-CONFIG_INOTIFY_USER=y
-CONFIG_INPUT=m
-# CONFIG_INPUT_GPIO_BUTTONS is not set
-# CONFIG_INPUT_YEALINK is not set
-CONFIG_IRQ_CPU=y
-CONFIG_LEDS_GPIO=m
-CONFIG_LEDS_TRIGGER_ADM5120_SWITCH=m
-CONFIG_LEGACY_PTYS=y
-CONFIG_LEGACY_PTY_COUNT=256
-CONFIG_LOONGSON_UART_BASE=y
-# CONFIG_MACH_ALCHEMY is not set
-# CONFIG_MACH_DECSTATION is not set
-# CONFIG_MACH_JAZZ is not set
-# CONFIG_MACH_LOONGSON is not set
-# CONFIG_MACH_TX39XX is not set
-# CONFIG_MACH_TX49XX is not set
-# CONFIG_MACH_VR41XX is not set
-CONFIG_MII=m
-# CONFIG_MIKROTIK_RB532 is not set
-CONFIG_MIPS=y
-# CONFIG_MIPS_COBALT is not set
-CONFIG_MIPS_L1_CACHE_SHIFT=5
-CONFIG_MIPS_MACHINE=y
-# CONFIG_MIPS_MALTA is not set
-CONFIG_MIPS_MT_DISABLED=y
-# CONFIG_MIPS_MT_SMP is not set
-# CONFIG_MIPS_MT_SMTC is not set
-# CONFIG_MIPS_SIM is not set
-CONFIG_MODULE_FORCE_UNLOAD=y
-CONFIG_MTD_ADM5120=y
-CONFIG_MTD_BLOCK2MTD=y
-CONFIG_MTD_CFI_FIXUP_MACRONIX_BOOTLOC=y
-# CONFIG_MTD_CFI_INTELEXT is not set
-CONFIG_MTD_CMDLINE_PARTS=y
-CONFIG_MTD_TRXSPLIT=y
-# CONFIG_MUTEX_SPIN_ON_OWNER is not set
-# CONFIG_NET_PCI is not set
-CONFIG_NLS=m
-CONFIG_NO_HZ=y
-# CONFIG_NO_IOPORT is not set
-# CONFIG_NXP_STB220 is not set
-# CONFIG_NXP_STB225 is not set
-CONFIG_PAGEFLAGS_EXTENDED=y
-# CONFIG_PARTITION_ADVANCED is not set
-CONFIG_PCI=y
-CONFIG_PCI_DISABLE_COMMON_QUIRKS=y
-CONFIG_PCI_DOMAINS=y
-# CONFIG_PMC_MSP is not set
-# CONFIG_PMC_YOSEMITE is not set
-# CONFIG_PNX8550_JBS is not set
-# CONFIG_PNX8550_STB810 is not set
-# CONFIG_POWERTV is not set
-CONFIG_SCHED_OMIT_FRAME_POINTER=y
-# CONFIG_SCSI_DMA is not set
-# CONFIG_SERIAL_8250 is not set
-CONFIG_SERIAL_AMBA_PL010=y
-CONFIG_SERIAL_AMBA_PL010_CONSOLE=y
-CONFIG_SERIAL_AMBA_PL010_NUMPORTS=2
-CONFIG_SERIAL_AMBA_PL010_PORTNAME="ttyS"
-# CONFIG_SERIAL_AMBA_PL011 is not set
-CONFIG_SERIO=y
-# CONFIG_SERIO_ALTERA_PS2 is not set
-# CONFIG_SERIO_AMBAKMI is not set
-# CONFIG_SERIO_I8042 is not set
-# CONFIG_SERIO_LIBPS2 is not set
-# CONFIG_SERIO_PCIPS2 is not set
-# CONFIG_SERIO_RAW is not set
-CONFIG_SERIO_SERPORT=y
-# CONFIG_SGI_IP22 is not set
-# CONFIG_SGI_IP27 is not set
-# CONFIG_SGI_IP28 is not set
-# CONFIG_SGI_IP32 is not set
-# CONFIG_SIBYTE_BIGSUR is not set
-# CONFIG_SIBYTE_CARMEL is not set
-# CONFIG_SIBYTE_CRHINE is not set
-# CONFIG_SIBYTE_CRHONE is not set
-# CONFIG_SIBYTE_LITTLESUR is not set
-# CONFIG_SIBYTE_RHONE is not set
-# CONFIG_SIBYTE_SENTOSA is not set
-# CONFIG_SIBYTE_SWARM is not set
-CONFIG_SOFT_WATCHDOG=m
-# CONFIG_SWAP is not set
-CONFIG_SWAP_IO_SPACE=y
-CONFIG_SYS_HAS_CPU_MIPS32_R1=y
-CONFIG_SYS_HAS_EARLY_PRINTK=y
-CONFIG_SYS_SUPPORTS_32BIT_KERNEL=y
-CONFIG_SYS_SUPPORTS_ARBIT_HZ=y
-CONFIG_SYS_SUPPORTS_BIG_ENDIAN=y
-CONFIG_SYS_SUPPORTS_LITTLE_ENDIAN=y
-CONFIG_TMPFS_POSIX_ACL=y
-CONFIG_TRAD_SIGNALS=y
-# CONFIG_TREE_PREEMPT_RCU is not set
-CONFIG_USB=m
-CONFIG_USB_ADM5120_HCD=m
-CONFIG_USB_DEBUG=y
-CONFIG_USB_EHCI_HCD=m
-# CONFIG_USB_OHCI_BIG_ENDIAN_DESC is not set
-# CONFIG_USB_OHCI_BIG_ENDIAN_MMIO is not set
-CONFIG_USB_OHCI_HCD=m
-CONFIG_USB_SUPPORT=y
-# CONFIG_USB_UHCI_HCD is not set
-CONFIG_ZONE_DMA_FLAG=0
diff --git a/target/linux/adm5120/router_le/config-2.6.33 b/target/linux/adm5120/router_le/config-2.6.33
deleted file mode 100644 (file)
index a3bd004..0000000
+++ /dev/null
@@ -1,304 +0,0 @@
-CONFIG_32BIT=y
-# CONFIG_64BIT is not set
-CONFIG_ADM5120=y
-CONFIG_ADM5120_ENET=y
-CONFIG_ADM5120_MACH_5GXI=y
-CONFIG_ADM5120_MACH_BR_6104K=y
-CONFIG_ADM5120_MACH_BR_6104KP=y
-CONFIG_ADM5120_MACH_BR_61X4WG=y
-CONFIG_ADM5120_MACH_CAS_771=y
-CONFIG_ADM5120_MACH_EASY5120P_ATA=y
-CONFIG_ADM5120_MACH_EASY5120_RT=y
-CONFIG_ADM5120_MACH_EASY5120_WVOIP=y
-CONFIG_ADM5120_MACH_EASY83000=y
-CONFIG_ADM5120_MACH_EB_214A=y
-CONFIG_ADM5120_MACH_NFS_101=y
-CONFIG_ADM5120_MACH_NP27G=y
-CONFIG_ADM5120_MACH_NP28G=y
-CONFIG_ADM5120_MACH_PMUGW=y
-CONFIG_ADM5120_MACH_RB_11X=y
-CONFIG_ADM5120_MACH_RB_133=y
-CONFIG_ADM5120_MACH_RB_133C=y
-CONFIG_ADM5120_MACH_RB_150=y
-CONFIG_ADM5120_MACH_RB_153=y
-CONFIG_ADM5120_MACH_RB_192=y
-CONFIG_ADM5120_MACH_WP54=y
-CONFIG_ADM5120_OEM_CELLVISION=y
-CONFIG_ADM5120_OEM_COMPEX=y
-CONFIG_ADM5120_OEM_EDIMAX=y
-CONFIG_ADM5120_OEM_GENERIC=y
-CONFIG_ADM5120_OEM_INFINEON=y
-CONFIG_ADM5120_OEM_MIKROTIK=y
-CONFIG_ADM5120_OEM_MOTOROLA=y
-CONFIG_ADM5120_OEM_OSBRIDGE=y
-# CONFIG_ADM5120_OEM_ZYXEL is not set
-CONFIG_ADM5120_SOC_BGA=y
-CONFIG_ADM5120_WDT=y
-# CONFIG_ALCHEMY_GPIO_INDIRECT is not set
-# CONFIG_AR7 is not set
-# CONFIG_ARCH_HAS_ILOG2_U32 is not set
-# CONFIG_ARCH_HAS_ILOG2_U64 is not set
-CONFIG_ARCH_HIBERNATION_POSSIBLE=y
-CONFIG_ARCH_POPULATES_NODE_MAP=y
-CONFIG_ARCH_REQUIRE_GPIOLIB=y
-# CONFIG_ARCH_SUPPORTS_MSI is not set
-CONFIG_ARCH_SUPPORTS_OPROFILE=y
-CONFIG_ARCH_SUSPEND_POSSIBLE=y
-CONFIG_ARM_AMBA=y
-CONFIG_ATA=m
-# CONFIG_BCM47XX is not set
-# CONFIG_BCM63XX is not set
-CONFIG_BITREVERSE=y
-# CONFIG_BSD_PROCESS_ACCT is not set
-# CONFIG_CAVIUM_OCTEON_REFERENCE_BOARD is not set
-# CONFIG_CAVIUM_OCTEON_SIMULATOR is not set
-CONFIG_CC_OPTIMIZE_FOR_SIZE=y
-CONFIG_CEVT_R4K=y
-CONFIG_CEVT_R4K_LIB=y
-CONFIG_CMDLINE="console=ttyS0,115200 rootfstype=squashfs,yaffs2,jffs2"
-CONFIG_CMDLINE_BOOL=y
-# CONFIG_CMDLINE_OVERRIDE is not set
-# CONFIG_CPU_BIG_ENDIAN is not set
-# CONFIG_CPU_CAVIUM_OCTEON is not set
-CONFIG_CPU_HAS_PREFETCH=y
-CONFIG_CPU_HAS_SYNC=y
-CONFIG_CPU_LITTLE_ENDIAN=y
-# CONFIG_CPU_LOONGSON2E is not set
-# CONFIG_CPU_LOONGSON2F is not set
-CONFIG_CPU_MIPS32=y
-CONFIG_CPU_MIPS32_R1=y
-# CONFIG_CPU_MIPS32_R2 is not set
-# CONFIG_CPU_MIPS64_R1 is not set
-# CONFIG_CPU_MIPS64_R2 is not set
-CONFIG_CPU_MIPSR1=y
-# CONFIG_CPU_NEVADA is not set
-# CONFIG_CPU_R10000 is not set
-# CONFIG_CPU_R3000 is not set
-# CONFIG_CPU_R4300 is not set
-# CONFIG_CPU_R4X00 is not set
-# CONFIG_CPU_R5000 is not set
-# CONFIG_CPU_R5432 is not set
-# CONFIG_CPU_R5500 is not set
-# CONFIG_CPU_R6000 is not set
-# CONFIG_CPU_R8000 is not set
-# CONFIG_CPU_RM7000 is not set
-# CONFIG_CPU_RM9000 is not set
-# CONFIG_CPU_SB1 is not set
-CONFIG_CPU_SUPPORTS_32BIT_KERNEL=y
-CONFIG_CPU_SUPPORTS_HIGHMEM=y
-# CONFIG_CPU_TX39XX is not set
-# CONFIG_CPU_TX49XX is not set
-# CONFIG_CPU_VR41XX is not set
-CONFIG_CRYPTO_AEAD2=y
-CONFIG_CRYPTO_AES=m
-CONFIG_CRYPTO_ARC4=m
-CONFIG_CRYPTO_BLKCIPHER=m
-CONFIG_CRYPTO_BLKCIPHER2=y
-CONFIG_CRYPTO_ECB=m
-CONFIG_CRYPTO_HASH=m
-CONFIG_CRYPTO_HASH2=y
-CONFIG_CRYPTO_MANAGER=m
-CONFIG_CRYPTO_MANAGER2=y
-CONFIG_CRYPTO_MICHAEL_MIC=m
-CONFIG_CRYPTO_RNG2=y
-CONFIG_CRYPTO_WORKQUEUE=y
-CONFIG_CSRC_R4K=y
-CONFIG_CSRC_R4K_LIB=y
-# CONFIG_DEBUG_FS is not set
-CONFIG_DECOMPRESS_LZMA=y
-# CONFIG_DEFAULT_SECURITY_SELINUX is not set
-# CONFIG_DEFAULT_SECURITY_SMACK is not set
-# CONFIG_DEFAULT_SECURITY_TOMOYO is not set
-CONFIG_DEVPORT=y
-# CONFIG_DM9000 is not set
-CONFIG_DMA_NEED_PCI_MAP_STATE=y
-CONFIG_DMA_NONCOHERENT=y
-CONFIG_EARLY_PRINTK=y
-CONFIG_FIRMWARE_IN_KERNEL=y
-CONFIG_FS_POSIX_ACL=y
-CONFIG_GENERIC_ACL=y
-CONFIG_GENERIC_CLOCKEVENTS=y
-CONFIG_GENERIC_CLOCKEVENTS_BUILD=y
-CONFIG_GENERIC_CMOS_UPDATE=y
-CONFIG_GENERIC_FIND_LAST_BIT=y
-CONFIG_GENERIC_FIND_NEXT_BIT=y
-CONFIG_GENERIC_GPIO=y
-CONFIG_GENERIC_HARDIRQS_NO__DO_IRQ=y
-CONFIG_GPIOLIB=y
-# CONFIG_GPIO_PL061 is not set
-CONFIG_GPIO_SYSFS=y
-# CONFIG_HAMRADIO is not set
-CONFIG_HARDWARE_WATCHPOINTS=y
-CONFIG_HAS_DMA=y
-CONFIG_HAS_IOMEM=y
-CONFIG_HAS_IOPORT=y
-CONFIG_HAVE_ARCH_KGDB=y
-CONFIG_HAVE_DYNAMIC_FTRACE=y
-CONFIG_HAVE_FTRACE_MCOUNT_RECORD=y
-CONFIG_HAVE_FUNCTION_GRAPH_TRACER=y
-CONFIG_HAVE_FUNCTION_TRACER=y
-CONFIG_HAVE_FUNCTION_TRACE_MCOUNT_TEST=y
-CONFIG_HAVE_GENERIC_DMA_COHERENT=y
-CONFIG_HAVE_IDE=y
-CONFIG_HAVE_OPROFILE=y
-CONFIG_HID=m
-CONFIG_HID_SUPPORT=y
-CONFIG_HOSTAP=m
-CONFIG_HOSTAP_FIRMWARE=y
-# CONFIG_HOSTAP_FIRMWARE_NVRAM is not set
-CONFIG_HOSTAP_PCI=m
-CONFIG_HW_HAS_PCI=y
-CONFIG_HW_RANDOM=y
-CONFIG_HZ=250
-# CONFIG_HZ_100 is not set
-CONFIG_HZ_250=y
-CONFIG_IKCONFIG=y
-CONFIG_IKCONFIG_PROC=y
-CONFIG_IMAGE_CMDLINE_HACK=y
-CONFIG_INITRAMFS_SOURCE=""
-# CONFIG_INLINE_READ_LOCK is not set
-# CONFIG_INLINE_READ_LOCK_BH is not set
-# CONFIG_INLINE_READ_LOCK_IRQ is not set
-# CONFIG_INLINE_READ_LOCK_IRQSAVE is not set
-# CONFIG_INLINE_READ_TRYLOCK is not set
-CONFIG_INLINE_READ_UNLOCK=y
-# CONFIG_INLINE_READ_UNLOCK_BH is not set
-CONFIG_INLINE_READ_UNLOCK_IRQ=y
-# CONFIG_INLINE_READ_UNLOCK_IRQRESTORE is not set
-# CONFIG_INLINE_SPIN_LOCK is not set
-# CONFIG_INLINE_SPIN_LOCK_BH is not set
-# CONFIG_INLINE_SPIN_LOCK_IRQ is not set
-# CONFIG_INLINE_SPIN_LOCK_IRQSAVE is not set
-# CONFIG_INLINE_SPIN_TRYLOCK is not set
-# CONFIG_INLINE_SPIN_TRYLOCK_BH is not set
-CONFIG_INLINE_SPIN_UNLOCK=y
-# CONFIG_INLINE_SPIN_UNLOCK_BH is not set
-CONFIG_INLINE_SPIN_UNLOCK_IRQ=y
-# CONFIG_INLINE_SPIN_UNLOCK_IRQRESTORE is not set
-# CONFIG_INLINE_WRITE_LOCK is not set
-# CONFIG_INLINE_WRITE_LOCK_BH is not set
-# CONFIG_INLINE_WRITE_LOCK_IRQ is not set
-# CONFIG_INLINE_WRITE_LOCK_IRQSAVE is not set
-# CONFIG_INLINE_WRITE_TRYLOCK is not set
-CONFIG_INLINE_WRITE_UNLOCK=y
-# CONFIG_INLINE_WRITE_UNLOCK_BH is not set
-CONFIG_INLINE_WRITE_UNLOCK_IRQ=y
-# CONFIG_INLINE_WRITE_UNLOCK_IRQRESTORE is not set
-CONFIG_INOTIFY=y
-CONFIG_INOTIFY_USER=y
-CONFIG_INPUT=m
-# CONFIG_INPUT_GPIO_BUTTONS is not set
-# CONFIG_INPUT_YEALINK is not set
-CONFIG_IRQ_CPU=y
-CONFIG_LEDS_GPIO=m
-CONFIG_LEDS_TRIGGER_ADM5120_SWITCH=m
-CONFIG_LEGACY_PTYS=y
-CONFIG_LEGACY_PTY_COUNT=256
-CONFIG_LIB80211=m
-CONFIG_LIB80211_CRYPT_CCMP=m
-CONFIG_LIB80211_CRYPT_TKIP=m
-CONFIG_LIB80211_CRYPT_WEP=m
-CONFIG_LOONGSON_UART_BASE=y
-# CONFIG_MACH_ALCHEMY is not set
-# CONFIG_MACH_DECSTATION is not set
-# CONFIG_MACH_JAZZ is not set
-# CONFIG_MACH_LOONGSON is not set
-# CONFIG_MACH_TX39XX is not set
-# CONFIG_MACH_TX49XX is not set
-# CONFIG_MACH_VR41XX is not set
-CONFIG_MII=m
-# CONFIG_MIKROTIK_RB532 is not set
-CONFIG_MIPS=y
-# CONFIG_MIPS_COBALT is not set
-CONFIG_MIPS_L1_CACHE_SHIFT=5
-CONFIG_MIPS_MACHINE=y
-# CONFIG_MIPS_MALTA is not set
-CONFIG_MIPS_MT_DISABLED=y
-# CONFIG_MIPS_MT_SMP is not set
-# CONFIG_MIPS_MT_SMTC is not set
-# CONFIG_MIPS_SIM is not set
-CONFIG_MODULE_FORCE_UNLOAD=y
-CONFIG_MTD_ADM5120=y
-CONFIG_MTD_CFI_FIXUP_MACRONIX_BOOTLOC=y
-# CONFIG_MTD_CFI_INTELEXT is not set
-CONFIG_MTD_CMDLINE_PARTS=y
-CONFIG_MTD_JEDECPROBE=y
-CONFIG_MTD_MYLOADER_PARTS=y
-CONFIG_MTD_NAND=y
-CONFIG_MTD_NAND_PLATFORM=y
-CONFIG_MTD_TRXSPLIT=y
-# CONFIG_MUTEX_SPIN_ON_OWNER is not set
-CONFIG_NLS=m
-CONFIG_NO_HZ=y
-# CONFIG_NO_IOPORT is not set
-# CONFIG_NXP_STB220 is not set
-# CONFIG_NXP_STB225 is not set
-CONFIG_PAGEFLAGS_EXTENDED=y
-# CONFIG_PARTITION_ADVANCED is not set
-CONFIG_PATA_RB153_CF=m
-CONFIG_PCI=y
-CONFIG_PCI_DISABLE_COMMON_QUIRKS=y
-CONFIG_PCI_DOMAINS=y
-# CONFIG_PMC_MSP is not set
-# CONFIG_PMC_YOSEMITE is not set
-# CONFIG_PNX8550_JBS is not set
-# CONFIG_PNX8550_STB810 is not set
-# CONFIG_POWERTV is not set
-CONFIG_SCHED_OMIT_FRAME_POINTER=y
-CONFIG_SCSI=m
-# CONFIG_SERIAL_8250 is not set
-CONFIG_SERIAL_AMBA_PL010=y
-CONFIG_SERIAL_AMBA_PL010_CONSOLE=y
-CONFIG_SERIAL_AMBA_PL010_NUMPORTS=2
-CONFIG_SERIAL_AMBA_PL010_PORTNAME="ttyS"
-# CONFIG_SERIAL_AMBA_PL011 is not set
-CONFIG_SERIO=y
-# CONFIG_SERIO_ALTERA_PS2 is not set
-# CONFIG_SERIO_AMBAKMI is not set
-# CONFIG_SERIO_I8042 is not set
-# CONFIG_SERIO_LIBPS2 is not set
-# CONFIG_SERIO_PCIPS2 is not set
-# CONFIG_SERIO_RAW is not set
-CONFIG_SERIO_SERPORT=y
-# CONFIG_SGI_IP22 is not set
-# CONFIG_SGI_IP27 is not set
-# CONFIG_SGI_IP28 is not set
-# CONFIG_SGI_IP32 is not set
-# CONFIG_SIBYTE_BIGSUR is not set
-# CONFIG_SIBYTE_CARMEL is not set
-# CONFIG_SIBYTE_CRHINE is not set
-# CONFIG_SIBYTE_CRHONE is not set
-# CONFIG_SIBYTE_LITTLESUR is not set
-# CONFIG_SIBYTE_RHONE is not set
-# CONFIG_SIBYTE_SENTOSA is not set
-# CONFIG_SIBYTE_SWARM is not set
-CONFIG_SOFT_WATCHDOG=m
-# CONFIG_SWAP is not set
-CONFIG_SYS_HAS_CPU_MIPS32_R1=y
-CONFIG_SYS_HAS_EARLY_PRINTK=y
-CONFIG_SYS_SUPPORTS_32BIT_KERNEL=y
-CONFIG_SYS_SUPPORTS_ARBIT_HZ=y
-CONFIG_SYS_SUPPORTS_BIG_ENDIAN=y
-CONFIG_SYS_SUPPORTS_LITTLE_ENDIAN=y
-# CONFIG_TC35815 is not set
-CONFIG_TMPFS_POSIX_ACL=y
-CONFIG_TRAD_SIGNALS=y
-# CONFIG_TREE_PREEMPT_RCU is not set
-CONFIG_USB=m
-CONFIG_USB_ADM5120_HCD=m
-CONFIG_USB_EHCI_HCD=m
-# CONFIG_USB_OHCI_BIG_ENDIAN_DESC is not set
-# CONFIG_USB_OHCI_BIG_ENDIAN_MMIO is not set
-CONFIG_USB_OHCI_HCD=m
-CONFIG_USB_SUPPORT=y
-# CONFIG_USB_UHCI_HCD is not set
-CONFIG_YAFFS_9BYTE_TAGS=y
-# CONFIG_YAFFS_ALWAYS_CHECK_CHUNK_ERASED is not set
-CONFIG_YAFFS_AUTO_YAFFS2=y
-# CONFIG_YAFFS_DISABLE_LAZY_LOAD is not set
-# CONFIG_YAFFS_DISABLE_WIDE_TNODES is not set
-CONFIG_YAFFS_FS=y
-CONFIG_YAFFS_SHORT_NAMES_IN_RAM=y
-CONFIG_YAFFS_YAFFS1=y
-CONFIG_YAFFS_YAFFS2=y
-CONFIG_ZONE_DMA_FLAG=0
diff --git a/target/linux/atheros/config-2.6.33 b/target/linux/atheros/config-2.6.33
deleted file mode 100644 (file)
index bccb414..0000000
+++ /dev/null
@@ -1,168 +0,0 @@
-CONFIG_32BIT=y
-# CONFIG_64BIT is not set
-# CONFIG_ALCHEMY_GPIO_INDIRECT is not set
-CONFIG_AR231X_ETHERNET=y
-# CONFIG_AR7 is not set
-CONFIG_AR8216_PHY=y
-# CONFIG_ARCH_HAS_ILOG2_U32 is not set
-# CONFIG_ARCH_HAS_ILOG2_U64 is not set
-CONFIG_ARCH_HIBERNATION_POSSIBLE=y
-CONFIG_ARCH_POPULATES_NODE_MAP=y
-# CONFIG_ARCH_SUPPORTS_MSI is not set
-CONFIG_ARCH_SUPPORTS_OPROFILE=y
-CONFIG_ARCH_SUSPEND_POSSIBLE=y
-CONFIG_ATHEROS_AR2315=y
-CONFIG_ATHEROS_AR2315_PCI=y
-CONFIG_ATHEROS_AR231X=y
-CONFIG_ATHEROS_AR5312=y
-CONFIG_ATHEROS_WDT=y
-# CONFIG_BCM47XX is not set
-# CONFIG_BCM63XX is not set
-CONFIG_BITREVERSE=y
-# CONFIG_BSD_PROCESS_ACCT is not set
-# CONFIG_CAVIUM_OCTEON_REFERENCE_BOARD is not set
-# CONFIG_CAVIUM_OCTEON_SIMULATOR is not set
-CONFIG_CC_OPTIMIZE_FOR_SIZE=y
-CONFIG_CEVT_R4K=y
-CONFIG_CEVT_R4K_LIB=y
-CONFIG_CMDLINE="console=ttyS0,9600 rootfstype=squashfs,jffs2"
-CONFIG_CMDLINE_BOOL=y
-# CONFIG_CMDLINE_OVERRIDE is not set
-CONFIG_CPU_BIG_ENDIAN=y
-# CONFIG_CPU_CAVIUM_OCTEON is not set
-CONFIG_CPU_HAS_PREFETCH=y
-CONFIG_CPU_HAS_SYNC=y
-# CONFIG_CPU_LITTLE_ENDIAN is not set
-# CONFIG_CPU_LOONGSON2E is not set
-# CONFIG_CPU_LOONGSON2F is not set
-CONFIG_CPU_MIPS32=y
-CONFIG_CPU_MIPS32_R1=y
-# CONFIG_CPU_MIPS32_R2 is not set
-# CONFIG_CPU_MIPS64_R1 is not set
-# CONFIG_CPU_MIPS64_R2 is not set
-CONFIG_CPU_MIPSR1=y
-# CONFIG_CPU_NEVADA is not set
-# CONFIG_CPU_R10000 is not set
-# CONFIG_CPU_R3000 is not set
-# CONFIG_CPU_R4300 is not set
-# CONFIG_CPU_R4X00 is not set
-# CONFIG_CPU_R5000 is not set
-# CONFIG_CPU_R5432 is not set
-# CONFIG_CPU_R5500 is not set
-# CONFIG_CPU_R6000 is not set
-# CONFIG_CPU_R8000 is not set
-# CONFIG_CPU_RM7000 is not set
-# CONFIG_CPU_RM9000 is not set
-# CONFIG_CPU_SB1 is not set
-CONFIG_CPU_SUPPORTS_32BIT_KERNEL=y
-CONFIG_CPU_SUPPORTS_HIGHMEM=y
-# CONFIG_CPU_TX39XX is not set
-# CONFIG_CPU_TX49XX is not set
-# CONFIG_CPU_VR41XX is not set
-CONFIG_CSRC_R4K=y
-CONFIG_CSRC_R4K_LIB=y
-CONFIG_DECOMPRESS_LZMA=y
-CONFIG_DEVPORT=y
-# CONFIG_DM9000 is not set
-CONFIG_DMA_NEED_PCI_MAP_STATE=y
-CONFIG_DMA_NONCOHERENT=y
-CONFIG_EARLY_PRINTK=y
-# CONFIG_FSNOTIFY is not set
-CONFIG_GENERIC_CLOCKEVENTS=y
-CONFIG_GENERIC_CLOCKEVENTS_BUILD=y
-CONFIG_GENERIC_CMOS_UPDATE=y
-CONFIG_GENERIC_FIND_LAST_BIT=y
-CONFIG_GENERIC_FIND_NEXT_BIT=y
-CONFIG_GENERIC_GPIO=y
-CONFIG_GENERIC_HARDIRQS_NO__DO_IRQ=y
-CONFIG_GPIO_DEVICE=y
-# CONFIG_HAMRADIO is not set
-CONFIG_HARDWARE_WATCHPOINTS=y
-CONFIG_HAS_DMA=y
-CONFIG_HAS_IOMEM=y
-CONFIG_HAS_IOPORT=y
-CONFIG_HAVE_ARCH_KGDB=y
-CONFIG_HAVE_DYNAMIC_FTRACE=y
-CONFIG_HAVE_FTRACE_MCOUNT_RECORD=y
-CONFIG_HAVE_FUNCTION_GRAPH_TRACER=y
-CONFIG_HAVE_FUNCTION_TRACER=y
-CONFIG_HAVE_FUNCTION_TRACE_MCOUNT_TEST=y
-CONFIG_HAVE_GENERIC_DMA_COHERENT=y
-CONFIG_HAVE_IDE=y
-CONFIG_HAVE_OPROFILE=y
-CONFIG_HW_HAS_PCI=y
-CONFIG_HW_RANDOM=y
-CONFIG_IMAGE_CMDLINE_HACK=y
-CONFIG_INITRAMFS_SOURCE=""
-CONFIG_IP17XX_PHY=y
-CONFIG_IRQ_CPU=y
-# CONFIG_LEDS_GPIO is not set
-CONFIG_LOONGSON_UART_BASE=y
-# CONFIG_MACH_ALCHEMY is not set
-# CONFIG_MACH_DECSTATION is not set
-# CONFIG_MACH_JAZZ is not set
-# CONFIG_MACH_LOONGSON is not set
-# CONFIG_MACH_TX39XX is not set
-# CONFIG_MACH_TX49XX is not set
-# CONFIG_MACH_VR41XX is not set
-# CONFIG_MIKROTIK_RB532 is not set
-CONFIG_MIPS=y
-# CONFIG_MIPS_COBALT is not set
-CONFIG_MIPS_L1_CACHE_SHIFT=5
-# CONFIG_MIPS_MACHINE is not set
-# CONFIG_MIPS_MALTA is not set
-CONFIG_MIPS_MT_DISABLED=y
-# CONFIG_MIPS_MT_SMP is not set
-# CONFIG_MIPS_MT_SMTC is not set
-# CONFIG_MIPS_SIM is not set
-CONFIG_MTD_AR2315=y
-CONFIG_MTD_CFI_ADV_OPTIONS=y
-# CONFIG_MTD_CFI_GEOMETRY is not set
-# CONFIG_MTD_CFI_INTELEXT is not set
-CONFIG_MTD_MYLOADER_PARTS=y
-CONFIG_MTD_PHYSMAP=y
-CONFIG_MTD_REDBOOT_DIRECTORY_BLOCK=-3
-CONFIG_MTD_REDBOOT_PARTS=y
-CONFIG_MVSWITCH_PHY=y
-# CONFIG_NET_PCI is not set
-# CONFIG_NO_IOPORT is not set
-# CONFIG_NXP_STB220 is not set
-# CONFIG_NXP_STB225 is not set
-CONFIG_PAGEFLAGS_EXTENDED=y
-CONFIG_PCI=y
-CONFIG_PCI_DISABLE_COMMON_QUIRKS=y
-CONFIG_PCI_DOMAINS=y
-CONFIG_PHYLIB=y
-# CONFIG_PMC_MSP is not set
-# CONFIG_PMC_YOSEMITE is not set
-# CONFIG_PNX8550_JBS is not set
-# CONFIG_PNX8550_STB810 is not set
-# CONFIG_POWERTV is not set
-CONFIG_SCHED_OMIT_FRAME_POINTER=y
-# CONFIG_SCSI_DMA is not set
-# CONFIG_SERIAL_8250_EXTENDED is not set
-CONFIG_SERIAL_8250_NR_UARTS=1
-CONFIG_SERIAL_8250_RUNTIME_UARTS=1
-# CONFIG_SGI_IP22 is not set
-# CONFIG_SGI_IP27 is not set
-# CONFIG_SGI_IP28 is not set
-# CONFIG_SGI_IP32 is not set
-# CONFIG_SIBYTE_BIGSUR is not set
-# CONFIG_SIBYTE_CARMEL is not set
-# CONFIG_SIBYTE_CRHINE is not set
-# CONFIG_SIBYTE_CRHONE is not set
-# CONFIG_SIBYTE_LITTLESUR is not set
-# CONFIG_SIBYTE_RHONE is not set
-# CONFIG_SIBYTE_SENTOSA is not set
-# CONFIG_SIBYTE_SWARM is not set
-# CONFIG_SWAP is not set
-CONFIG_SWCONFIG=y
-CONFIG_SYS_HAS_CPU_MIPS32_R1=y
-CONFIG_SYS_HAS_EARLY_PRINTK=y
-CONFIG_SYS_SUPPORTS_32BIT_KERNEL=y
-CONFIG_SYS_SUPPORTS_ARBIT_HZ=y
-CONFIG_SYS_SUPPORTS_BIG_ENDIAN=y
-CONFIG_TRAD_SIGNALS=y
-# CONFIG_TREE_PREEMPT_RCU is not set
-CONFIG_USB_SUPPORT=y
-CONFIG_ZONE_DMA_FLAG=0
diff --git a/target/linux/atheros/patches-2.6.33/001-get_c0_compare_int_fix.patch b/target/linux/atheros/patches-2.6.33/001-get_c0_compare_int_fix.patch
deleted file mode 100644 (file)
index 43da96c..0000000
+++ /dev/null
@@ -1,39 +0,0 @@
-Fix the usage of get_c0_compare_int: override cp0_compare_irq if the returned
-value is in the MIPS CPU IRQ range to ensure that c0_compare_int_usable()
-still works.
-
-Signed-off-by: Felix Fietkau <nbd@openwrt.org>
-
---- a/arch/mips/kernel/cevt-r4k.c
-+++ b/arch/mips/kernel/cevt-r4k.c
-@@ -168,20 +168,23 @@ int __cpuinit r4k_clockevent_init(void)
-       struct clock_event_device *cd;
-       unsigned int irq;
--      if (!cpu_has_counter || !mips_hpt_frequency)
--              return -ENXIO;
--
--      if (!c0_compare_int_usable())
--              return -ENXIO;
--
-       /*
-        * With vectored interrupts things are getting platform specific.
-        * get_c0_compare_int is a hook to allow a platform to return the
-        * interrupt number of it's liking.
-        */
-       irq = MIPS_CPU_IRQ_BASE + cp0_compare_irq;
--      if (get_c0_compare_int)
-+      if (get_c0_compare_int) {
-               irq = get_c0_compare_int();
-+              if ((irq >= MIPS_CPU_IRQ_BASE) && (irq < MIPS_CPU_IRQ_BASE + 8))
-+                      cp0_compare_irq = irq - MIPS_CPU_IRQ_BASE;
-+      }
-+
-+      if (!cpu_has_counter || !mips_hpt_frequency)
-+              return -ENXIO;
-+
-+      if (!c0_compare_int_usable())
-+              return -ENXIO;
-       cd = &per_cpu(mips_clockevent_device, cpu);
diff --git a/target/linux/atheros/patches-2.6.33/100-board.patch b/target/linux/atheros/patches-2.6.33/100-board.patch
deleted file mode 100644 (file)
index 6cf6ddb..0000000
+++ /dev/null
@@ -1,3126 +0,0 @@
---- a/arch/mips/Kconfig
-+++ b/arch/mips/Kconfig
-@@ -84,6 +84,19 @@ config BCM63XX
-       help
-        Support for BCM63XX based boards
-+config ATHEROS_AR231X
-+      bool "Atheros 231x/531x SoC support"
-+      select CEVT_R4K
-+      select CSRC_R4K
-+      select DMA_NONCOHERENT
-+      select IRQ_CPU
-+      select SYS_HAS_CPU_MIPS32_R1
-+      select SYS_SUPPORTS_BIG_ENDIAN
-+      select SYS_SUPPORTS_32BIT_KERNEL
-+      select GENERIC_GPIO
-+      help
-+        Support for AR231x and AR531x based boards
-+
- config MIPS_COBALT
-       bool "Cobalt Server"
-       select CEVT_R4K
-@@ -681,6 +694,7 @@ config CAVIUM_OCTEON_REFERENCE_BOARD
- endchoice
-+source "arch/mips/ar231x/Kconfig"
- source "arch/mips/alchemy/Kconfig"
- source "arch/mips/bcm63xx/Kconfig"
- source "arch/mips/jazz/Kconfig"
---- a/arch/mips/Makefile
-+++ b/arch/mips/Makefile
-@@ -310,6 +310,13 @@ cflags-$(CONFIG_SOC_AU1X00)       += -I$(srctr
- #
-+# Atheros AR5312/AR2312 WiSoC
-+#
-+core-$(CONFIG_ATHEROS_AR231X)         += arch/mips/ar231x/
-+cflags-$(CONFIG_ATHEROS_AR231X)       += -I$(srctree)/arch/mips/include/asm/mach-ar231x
-+load-$(CONFIG_ATHEROS_AR231X)         += 0xffffffff80041000
-+
-+#
- # Cobalt Server
- #
- core-$(CONFIG_MIPS_COBALT)    += arch/mips/cobalt/
---- /dev/null
-+++ b/arch/mips/ar231x/Kconfig
-@@ -0,0 +1,17 @@
-+config ATHEROS_AR5312
-+      bool "Atheros 5312/2312+ support"
-+      depends on ATHEROS_AR231X
-+      default y
-+
-+config ATHEROS_AR2315
-+      bool "Atheros 2315+ support"
-+      depends on ATHEROS_AR231X
-+      select DMA_NONCOHERENT
-+      select CEVT_R4K
-+      select CSRC_R4K
-+      select IRQ_CPU
-+      select SYS_HAS_CPU_MIPS32_R1
-+      select SYS_SUPPORTS_32BIT_KERNEL
-+      select SYS_SUPPORTS_BIG_ENDIAN
-+      select GENERIC_GPIO
-+      default y
---- /dev/null
-+++ b/arch/mips/ar231x/Makefile
-@@ -0,0 +1,13 @@
-+#
-+# This file is subject to the terms and conditions of the GNU General Public
-+# License.  See the file "COPYING" in the main directory of this archive
-+# for more details.
-+#
-+# Copyright (C) 2006 FON Technology, SL.
-+# Copyright (C) 2006 Imre Kaloz <kaloz@openwrt.org>
-+# Copyright (C) 2006-2009 Felix Fietkau <nbd@openwrt.org>
-+#
-+
-+obj-y += board.o prom.o devices.o
-+obj-$(CONFIG_ATHEROS_AR5312) += ar5312.o
-+obj-$(CONFIG_ATHEROS_AR2315) += ar2315.o
---- /dev/null
-+++ b/arch/mips/ar231x/board.c
-@@ -0,0 +1,251 @@
-+/*
-+ * This file is subject to the terms and conditions of the GNU General Public
-+ * License.  See the file "COPYING" in the main directory of this archive
-+ * for more details.
-+ *
-+ * Copyright (C) 2003 Atheros Communications, Inc.,  All Rights Reserved.
-+ * Copyright (C) 2006 FON Technology, SL.
-+ * Copyright (C) 2006 Imre Kaloz <kaloz@openwrt.org>
-+ * Copyright (C) 2006-2009 Felix Fietkau <nbd@openwrt.org>
-+ */
-+
-+#include <generated/autoconf.h>
-+#include <linux/init.h>
-+#include <linux/module.h>
-+#include <linux/types.h>
-+#include <linux/string.h>
-+#include <linux/platform_device.h>
-+#include <linux/kernel.h>
-+#include <linux/random.h>
-+#include <linux/etherdevice.h>
-+#include <asm/irq_cpu.h>
-+#include <asm/reboot.h>
-+#include <asm/io.h>
-+
-+#include <ar231x_platform.h>
-+#include "devices.h"
-+#include "ar5312.h"
-+#include "ar2315.h"
-+
-+void (*ar231x_irq_dispatch)(void);
-+
-+static inline bool
-+check_radio_magic(u8 *addr)
-+{
-+      addr += 0x7a; /* offset for flash magic */
-+      if ((addr[0] == 0x5a) && (addr[1] == 0xa5)) {
-+              return 1;
-+      }
-+      return 0;
-+}
-+
-+static inline bool
-+check_board_data(u8 *flash_limit, u8 *addr, bool broken)
-+{
-+      /* config magic found */
-+      if (*((u32 *)addr) == AR531X_BD_MAGIC)
-+              return 1;
-+
-+      if (!broken)
-+              return 0;
-+
-+      if (check_radio_magic(addr + 0xf8))
-+              ar231x_board.radio = addr + 0xf8;
-+      if ((addr < flash_limit + 0x10000) &&
-+           check_radio_magic(addr + 0x10000))
-+              ar231x_board.radio = addr + 0x10000;
-+
-+      if (ar231x_board.radio) {
-+              /* broken board data detected, use radio data to find the offset,
-+               * user will fix this */
-+              return 1;
-+      }
-+      return 0;
-+}
-+
-+static u8 *
-+find_board_config(u8 *flash_limit, bool broken)
-+{
-+      u8 *addr;
-+      int found = 0;
-+
-+      for (addr = flash_limit - 0x1000;
-+              addr >= flash_limit - 0x30000;
-+              addr -= 0x1000) {
-+
-+              if (check_board_data(flash_limit, addr, broken)) {
-+                      found = 1;
-+                      break;
-+              }
-+      }
-+
-+      if (!found)
-+              addr = NULL;
-+
-+      return addr;
-+}
-+
-+static u8 *
-+find_radio_config(u8 *flash_limit, u8 *board_config)
-+{
-+      int found;
-+      u8 *radio_config;
-+
-+      /*
-+       * Now find the start of Radio Configuration data, using heuristics:
-+       * Search forward from Board Configuration data by 0x1000 bytes
-+       * at a time until we find non-0xffffffff.
-+       */
-+      found = 0;
-+      for (radio_config = board_config + 0x1000;
-+           (radio_config < flash_limit);
-+           radio_config += 0x1000) {
-+              if ((*(u32 *)radio_config != 0xffffffff) &&
-+                  check_radio_magic(radio_config)) {
-+                      found = 1;
-+                      break;
-+              }
-+      }
-+
-+      /* AR2316 relocates radio config to new location */
-+      if (!found) {
-+          for (radio_config = board_config + 0xf8;
-+                      (radio_config < flash_limit - 0x1000 + 0xf8);
-+                       radio_config += 0x1000) {
-+                      if ((*(u32 *)radio_config != 0xffffffff) &&
-+                              check_radio_magic(radio_config)) {
-+                              found = 1;
-+                              break;
-+                      }
-+          }
-+      }
-+
-+      if (!found) {
-+              printk("Could not find Radio Configuration data\n");
-+              radio_config = 0;
-+      }
-+
-+      return (u8 *) radio_config;
-+}
-+
-+int __init
-+ar231x_find_config(u8 *flash_limit)
-+{
-+      struct ar231x_boarddata *config;
-+      unsigned int rcfg_size;
-+      int broken_boarddata = 0;
-+      u8 *bcfg, *rcfg;
-+      u8 *board_data;
-+      u8 *radio_data;
-+      u32 offset;
-+
-+      ar231x_board.config = NULL;
-+      ar231x_board.radio = NULL;
-+      /* Copy the board and radio data to RAM, because accessing the mapped
-+       * memory of the flash directly after booting is not safe */
-+
-+      /* Try to find valid board and radio data */
-+      bcfg = find_board_config(flash_limit, false);
-+
-+      /* If that fails, try to at least find valid radio data */
-+      if (!bcfg) {
-+              bcfg = find_board_config(flash_limit, true);
-+              broken_boarddata = 1;
-+      }
-+
-+      if (!bcfg) {
-+              printk(KERN_WARNING "WARNING: No board configuration data found!\n");
-+              return -ENODEV;
-+      }
-+
-+      board_data = kzalloc(BOARD_CONFIG_BUFSZ, GFP_KERNEL);
-+      ar231x_board.config = (struct ar231x_boarddata *) board_data;
-+      memcpy(board_data, bcfg, 0x100);
-+      if (broken_boarddata) {
-+              printk(KERN_WARNING "WARNING: broken board data detected\n");
-+              config = ar231x_board.config;
-+              if (!memcmp(config->enet0_mac, "\x00\x00\x00\x00\x00\x00", 6)) {
-+                      printk(KERN_INFO "Fixing up empty mac addresses\n");
-+                      config->resetConfigGpio = 0xffff;
-+                      config->sysLedGpio = 0xffff;
-+                      random_ether_addr(config->wlan0_mac);
-+                      config->wlan0_mac[0] &= ~0x06;
-+                      random_ether_addr(config->enet0_mac);
-+                      random_ether_addr(config->enet1_mac);
-+              }
-+      }
-+
-+
-+      /* Radio config starts 0x100 bytes after board config, regardless
-+       * of what the physical layout on the flash chip looks like */
-+
-+      if (ar231x_board.radio)
-+              rcfg = (u8 *) ar231x_board.radio;
-+      else
-+              rcfg = find_radio_config(flash_limit, bcfg);
-+
-+      if (!rcfg)
-+              return -ENODEV;
-+
-+      radio_data = board_data + 0x100 + ((rcfg - bcfg) & 0xfff);
-+      ar231x_board.radio = radio_data;
-+      offset = radio_data - board_data;
-+      printk(KERN_INFO "Radio config found at offset 0x%x(0x%x)\n", rcfg - bcfg, offset);
-+      rcfg_size = BOARD_CONFIG_BUFSZ - offset;
-+      memcpy(radio_data, rcfg, rcfg_size);
-+
-+      return 0;
-+}
-+
-+static void
-+ar231x_halt(void)
-+{
-+      local_irq_disable();
-+      while (1);
-+}
-+
-+void __init
-+plat_mem_setup(void)
-+{
-+      _machine_halt = ar231x_halt;
-+      pm_power_off = ar231x_halt;
-+
-+      ar5312_plat_setup();
-+      ar2315_plat_setup();
-+
-+      /* Disable data watchpoints */
-+      write_c0_watchlo0(0);
-+}
-+
-+
-+asmlinkage void
-+plat_irq_dispatch(void)
-+{
-+      ar231x_irq_dispatch();
-+}
-+
-+void __init
-+plat_time_init(void)
-+{
-+      ar5312_time_init();
-+      ar2315_time_init();
-+}
-+
-+unsigned int __cpuinit
-+get_c0_compare_int(void)
-+{
-+      return CP0_LEGACY_COMPARE_IRQ;
-+}
-+
-+void __init
-+arch_init_irq(void)
-+{
-+      clear_c0_status(ST0_IM);
-+      mips_cpu_irq_init();
-+
-+      /* Initialize interrupt controllers */
-+      ar5312_irq_init();
-+      ar2315_irq_init();
-+}
-+
-+
---- /dev/null
-+++ b/arch/mips/ar231x/prom.c
-@@ -0,0 +1,37 @@
-+/*
-+ * This file is subject to the terms and conditions of the GNU General Public
-+ * License.  See the file "COPYING" in the main directory of this archive
-+ * for more details.
-+ *
-+ * Copyright MontaVista Software Inc
-+ * Copyright (C) 2003 Atheros Communications, Inc.,  All Rights Reserved.
-+ * Copyright (C) 2006 FON Technology, SL.
-+ * Copyright (C) 2006 Imre Kaloz <kaloz@openwrt.org>
-+ * Copyright (C) 2006 Felix Fietkau <nbd@openwrt.org>
-+ */
-+
-+/*
-+ * Prom setup file for ar531x
-+ */
-+
-+#include <linux/init.h>
-+#include <generated/autoconf.h>
-+#include <linux/kernel.h>
-+#include <linux/string.h>
-+#include <linux/mm.h>
-+#include <linux/bootmem.h>
-+
-+#include <asm/bootinfo.h>
-+#include <asm/addrspace.h>
-+#include "ar5312.h"
-+#include "ar2315.h"
-+
-+void __init prom_init(void)
-+{
-+      ar5312_prom_init();
-+      ar2315_prom_init();
-+}
-+
-+void __init prom_free_prom_memory(void)
-+{
-+}
---- /dev/null
-+++ b/arch/mips/include/asm/mach-ar231x/ar231x_platform.h
-@@ -0,0 +1,83 @@
-+#ifndef __AR531X_PLATFORM_H
-+#define __AR531X_PLATFORM_H
-+
-+/*
-+ * This is board-specific data that is stored in a "fixed" location in flash.
-+ * It is shared across operating systems, so it should not be changed lightly.
-+ * The main reason we need it is in order to extract the ethernet MAC
-+ * address(es).
-+ */
-+struct ar231x_boarddata {
-+    u32 magic;                       /* board data is valid */
-+#define AR531X_BD_MAGIC 0x35333131   /* "5311", for all 531x platforms */
-+    u16 cksum;                       /* checksum (starting with BD_REV 2) */
-+    u16 rev;                         /* revision of this struct */
-+#define BD_REV  4
-+    char boardName[64];            /* Name of board */
-+    u16 major;                       /* Board major number */
-+    u16 minor;                       /* Board minor number */
-+    u32 flags;                      /* Board configuration */
-+#define BD_ENET0        0x00000001   /* ENET0 is stuffed */
-+#define BD_ENET1        0x00000002   /* ENET1 is stuffed */
-+#define BD_UART1        0x00000004   /* UART1 is stuffed */
-+#define BD_UART0        0x00000008   /* UART0 is stuffed (dma) */
-+#define BD_RSTFACTORY   0x00000010   /* Reset factory defaults stuffed */
-+#define BD_SYSLED       0x00000020   /* System LED stuffed */
-+#define BD_EXTUARTCLK   0x00000040   /* External UART clock */
-+#define BD_CPUFREQ      0x00000080   /* cpu freq is valid in nvram */
-+#define BD_SYSFREQ      0x00000100   /* sys freq is set in nvram */
-+#define BD_WLAN0        0x00000200   /* Enable WLAN0 */
-+#define BD_MEMCAP       0x00000400   /* CAP SDRAM @ memCap for testing */
-+#define BD_DISWATCHDOG  0x00000800   /* disable system watchdog */
-+#define BD_WLAN1        0x00001000   /* Enable WLAN1 (ar5212) */
-+#define BD_ISCASPER     0x00002000   /* FLAG for AR2312 */
-+#define BD_WLAN0_2G_EN  0x00004000   /* FLAG for radio0_2G */
-+#define BD_WLAN0_5G_EN  0x00008000   /* FLAG for radio0_2G */
-+#define BD_WLAN1_2G_EN  0x00020000   /* FLAG for radio0_2G */
-+#define BD_WLAN1_5G_EN  0x00040000   /* FLAG for radio0_2G */
-+    u16 resetConfigGpio;             /* Reset factory GPIO pin */
-+    u16 sysLedGpio;                  /* System LED GPIO pin */
-+
-+    u32 cpuFreq;                     /* CPU core frequency in Hz */
-+    u32 sysFreq;                     /* System frequency in Hz */
-+    u32 cntFreq;                     /* Calculated C0_COUNT frequency */
-+
-+    u8  wlan0_mac[6];
-+    u8  enet0_mac[6];
-+    u8  enet1_mac[6];
-+
-+    u16 pciId;                       /* Pseudo PCIID for common code */
-+    u16 memCap;                      /* cap bank1 in MB */
-+
-+    /* version 3 */
-+    u8  wlan1_mac[6];                 /* (ar5212) */
-+};
-+
-+#define BOARD_CONFIG_BUFSZ            0x1000
-+
-+/*
-+ * Platform device information for the Wireless MAC
-+ */
-+struct ar231x_board_config {
-+      u16 devid;
-+
-+      /* board config data */
-+      struct ar231x_boarddata *config;
-+
-+      /* radio calibration data */
-+      const char *radio;
-+};
-+
-+/*
-+ * Platform device information for the Ethernet MAC
-+ */
-+struct ar231x_eth {
-+      u32 reset_base;
-+      u32 reset_mac;
-+      u32 reset_phy;
-+      u32 phy_base;
-+      struct ar231x_board_config *config;
-+      char *macaddr;
-+};
-+
-+#endif /* __AR531X_PLATFORM_H */
---- /dev/null
-+++ b/arch/mips/include/asm/mach-ar231x/cpu-feature-overrides.h
-@@ -0,0 +1,84 @@
-+/*
-+ *  Atheros SoC specific CPU feature overrides
-+ *
-+ *  Copyright (C) 2008 Gabor Juhos <juhosg@openwrt.org>
-+ *
-+ *  This file was derived from: include/asm-mips/cpu-features.h
-+ *    Copyright (C) 2003, 2004 Ralf Baechle
-+ *    Copyright (C) 2004 Maciej W. Rozycki
-+ *
-+ *  This program is free software; you can redistribute it and/or modify it
-+ *  under the terms of the GNU General Public License version 2 as published
-+ *  by the Free Software Foundation.
-+ *
-+ */
-+#ifndef __ASM_MACH_ATHEROS_CPU_FEATURE_OVERRIDES_H
-+#define __ASM_MACH_ATHEROS_CPU_FEATURE_OVERRIDES_H
-+
-+/*
-+ * The ATHEROS SoCs have MIPS 4Kc/4KEc core.
-+ */
-+#define cpu_has_tlb                   1
-+#define cpu_has_4kex                  1
-+#define cpu_has_3k_cache              0
-+#define cpu_has_4k_cache              1
-+#define cpu_has_tx39_cache            0
-+#define cpu_has_sb1_cache             0
-+#define cpu_has_fpu                   0
-+#define cpu_has_32fpr                 0
-+#define cpu_has_counter                       1
-+/* #define cpu_has_watch              ? */
-+/* #define cpu_has_divec              ? */
-+/* #define cpu_has_vce                        ? */
-+/* #define cpu_has_cache_cdex_p               ? */
-+/* #define cpu_has_cache_cdex_s               ? */
-+/* #define cpu_has_prefetch           ? */
-+/* #define cpu_has_mcheck             ? */
-+#define cpu_has_ejtag                 1
-+
-+#if !defined(CONFIG_ATHEROS_AR5312)
-+#  define cpu_has_llsc                        1
-+#else
-+/*
-+ * The MIPS 4Kc V0.9 core in the AR5312/AR2312 have problems with the
-+ * ll/sc instructions.
-+ */
-+#  define cpu_has_llsc                        0
-+#endif
-+
-+#define cpu_has_mips16                        0
-+#define cpu_has_mdmx                  0
-+#define cpu_has_mips3d                        0
-+#define cpu_has_smartmips             0
-+
-+/* #define cpu_has_vtag_icache                ? */
-+/* #define cpu_has_dc_aliases         ? */
-+/* #define cpu_has_ic_fills_f_dc      ? */
-+/* #define cpu_has_pindexed_dcache    ? */
-+
-+/* #define cpu_icache_snoops_remote_store     ? */
-+
-+#define cpu_has_mips32r1              1
-+
-+#if !defined(CONFIG_ATHEROS_AR5312)
-+#  define cpu_has_mips32r2            1
-+#endif
-+
-+#define cpu_has_mips64r1              0
-+#define cpu_has_mips64r2              0
-+
-+#define cpu_has_dsp                   0
-+#define cpu_has_mipsmt                        0
-+
-+/* #define cpu_has_nofpuex            ? */
-+#define cpu_has_64bits                        0
-+#define cpu_has_64bit_zero_reg                0
-+#define cpu_has_64bit_gp_regs         0
-+#define cpu_has_64bit_addresses               0
-+
-+/* #define cpu_has_inclusive_pcaches  ? */
-+
-+/* #define cpu_dcache_line_size()     ? */
-+/* #define cpu_icache_line_size()     ? */
-+
-+#endif /* __ASM_MACH_ATHEROS_CPU_FEATURE_OVERRIDES_H */
---- /dev/null
-+++ b/arch/mips/include/asm/mach-ar231x/dma-coherence.h
-@@ -0,0 +1,64 @@
-+/*
-+ * This file is subject to the terms and conditions of the GNU General Public
-+ * License.  See the file "COPYING" in the main directory of this archive
-+ * for more details.
-+ *
-+ * Copyright (C) 2006  Ralf Baechle <ralf@linux-mips.org>
-+ * Copyright (C) 2007  Felix Fietkau <nbd@openwrt.org>
-+ *
-+ */
-+#ifndef __ASM_MACH_GENERIC_DMA_COHERENCE_H
-+#define __ASM_MACH_GENERIC_DMA_COHERENCE_H
-+
-+#define PCI_DMA_OFFSET        0x20000000
-+
-+struct device;
-+
-+static dma_addr_t plat_map_dma_mem(struct device *dev, void *addr, size_t size)
-+{
-+      return virt_to_phys(addr) + (dev != NULL ? PCI_DMA_OFFSET : 0);
-+}
-+
-+static dma_addr_t plat_map_dma_mem_page(struct device *dev, struct page *page)
-+{
-+      return page_to_phys(page) + (dev != NULL ? PCI_DMA_OFFSET : 0);
-+}
-+
-+static inline unsigned long plat_dma_addr_to_phys(struct device *dev,
-+      dma_addr_t dma_addr)
-+{
-+      return (dma_addr > PCI_DMA_OFFSET ? dma_addr - PCI_DMA_OFFSET : dma_addr);
-+}
-+
-+static inline void plat_unmap_dma_mem(struct device *dev, dma_addr_t dma_addr,
-+      size_t size, enum dma_data_direction direction)
-+{
-+}
-+
-+static inline int plat_dma_supported(struct device *dev, u64 mask)
-+{
-+      return 1;
-+}
-+
-+static inline void plat_extra_sync_for_device(struct device *dev)
-+{
-+      return;
-+}
-+
-+static inline int plat_dma_mapping_error(struct device *dev,
-+                                       dma_addr_t dma_addr)
-+{
-+      return 0;
-+}
-+
-+static inline int plat_device_is_coherent(struct device *dev)
-+{
-+#ifdef CONFIG_DMA_COHERENT
-+      return 1;
-+#endif
-+#ifdef CONFIG_DMA_NONCOHERENT
-+      return 0;
-+#endif
-+}
-+
-+#endif /* __ASM_MACH_GENERIC_DMA_COHERENCE_H */
---- /dev/null
-+++ b/arch/mips/include/asm/mach-ar231x/gpio.h
-@@ -0,0 +1,79 @@
-+#ifndef _ATHEROS_GPIO_H_
-+#define _ATHEROS_GPIO_H_
-+
-+#include <ar231x.h>
-+
-+struct ar231x_gpiodev {
-+      u32 valid_mask;
-+      u32 (*get_output)(void);
-+      u32 (*set_output)(u32 mask, u32 val);
-+      u32 (*get)(void);
-+      u32 (*set)(u32 mask, u32 val);
-+};
-+
-+extern const struct ar231x_gpiodev *ar231x_gpiodev;
-+
-+/*
-+ * Wrappers for the generic GPIO layer
-+ */
-+
-+static inline int gpio_direction_input(unsigned gpio) {
-+      u32 mask = 1 << gpio;
-+
-+      if (!(ar231x_gpiodev->valid_mask & mask))
-+              return -ENXIO;
-+
-+      ar231x_gpiodev->set_output(mask, 0);
-+      return 0;
-+}
-+
-+static inline void gpio_set_value(unsigned gpio, int value) {
-+      u32 mask = 1 << gpio;
-+
-+      if (!(ar231x_gpiodev->valid_mask & mask))
-+              return;
-+
-+      ar231x_gpiodev->set(mask, (!!value) * mask);
-+}
-+
-+static inline int gpio_direction_output(unsigned gpio, int value) {
-+      u32 mask = 1 << gpio;
-+
-+      if (!(ar231x_gpiodev->valid_mask & mask))
-+              return -ENXIO;
-+
-+      ar231x_gpiodev->set_output(mask, mask);
-+      ar231x_gpiodev->set(mask, (!!value) * mask);
-+      return 0;
-+}
-+
-+/* Reads the gpio pin.  Unchecked function */
-+static inline int gpio_get_value(unsigned gpio) {
-+      u32 mask = 1 << gpio;
-+
-+      if (!(ar231x_gpiodev->valid_mask & mask))
-+              return 0;
-+
-+      return !!(ar231x_gpiodev->get() & mask);
-+}
-+
-+static inline int gpio_request(unsigned gpio, const char *label) {
-+      return 0;
-+}
-+
-+static inline void gpio_free(unsigned gpio) {
-+}
-+
-+/* Returns IRQ to attach for gpio.  Unchecked function */
-+static inline int gpio_to_irq(unsigned gpio) {
-+      return AR531X_GPIO_IRQ(gpio);
-+}
-+
-+/* Returns gpio for IRQ attached.  Unchecked function */
-+static inline int irq_to_gpio(unsigned irq) {
-+      return (irq - (AR531X_GPIO_IRQ(0)));
-+}
-+
-+#include <asm-generic/gpio.h> /* cansleep wrappers */
-+
-+#endif
---- /dev/null
-+++ b/arch/mips/include/asm/mach-ar231x/reset.h
-@@ -0,0 +1,6 @@
-+#ifndef __AR531X_RESET_H
-+#define __AR531X_RESET_H
-+
-+void ar531x_disable_reset_button(void);
-+
-+#endif /* __AR531X_RESET_H */
---- /dev/null
-+++ b/arch/mips/include/asm/mach-ar231x/war.h
-@@ -0,0 +1,25 @@
-+/*
-+ * This file is subject to the terms and conditions of the GNU General Public
-+ * License.  See the file "COPYING" in the main directory of this archive
-+ * for more details.
-+ *
-+ * Copyright (C) 2008 Felix Fietkau <nbd@openwrt.org>
-+ */
-+#ifndef __ASM_MIPS_MACH_ATHEROS_WAR_H
-+#define __ASM_MIPS_MACH_ATHEROS_WAR_H
-+
-+#define R4600_V1_INDEX_ICACHEOP_WAR   0
-+#define R4600_V1_HIT_CACHEOP_WAR      0
-+#define R4600_V2_HIT_CACHEOP_WAR      0
-+#define R5432_CP0_INTERRUPT_WAR               0
-+#define BCM1250_M3_WAR                        0
-+#define SIBYTE_1956_WAR                       0
-+#define MIPS4K_ICACHE_REFILL_WAR      0
-+#define MIPS_CACHE_SYNC_WAR           0
-+#define TX49XX_ICACHE_INDEX_INV_WAR   0
-+#define RM9000_CDEX_SMP_WAR           0
-+#define ICACHE_REFILLS_WORKAROUND_WAR 0
-+#define R10000_LLSC_WAR                       0
-+#define MIPS34K_MISSED_ITLB_WAR               0
-+
-+#endif /* __ASM_MIPS_MACH_ATHEROS_WAR_H */
---- /dev/null
-+++ b/arch/mips/include/asm/mach-ar231x/ar2315_regs.h
-@@ -0,0 +1,580 @@
-+/*
-+ * Register definitions for AR2315+
-+ *
-+ * This file is subject to the terms and conditions of the GNU General Public
-+ * License.  See the file "COPYING" in the main directory of this archive
-+ * for more details.
-+ *
-+ * Copyright (C) 2003 Atheros Communications, Inc.,  All Rights Reserved.
-+ * Copyright (C) 2006 FON Technology, SL.
-+ * Copyright (C) 2006 Imre Kaloz <kaloz@openwrt.org>
-+ * Copyright (C) 2006-2008 Felix Fietkau <nbd@openwrt.org>
-+ */
-+
-+#ifndef __AR2315_REG_H
-+#define __AR2315_REG_H
-+
-+/*
-+ * IRQs
-+ */
-+#define AR2315_IRQ_MISC_INTRS   MIPS_CPU_IRQ_BASE+2 /* C0_CAUSE: 0x0400 */
-+#define AR2315_IRQ_WLAN0_INTRS  MIPS_CPU_IRQ_BASE+3 /* C0_CAUSE: 0x0800 */
-+#define AR2315_IRQ_ENET0_INTRS  MIPS_CPU_IRQ_BASE+4 /* C0_CAUSE: 0x1000 */
-+#define AR2315_IRQ_LCBUS_PCI    MIPS_CPU_IRQ_BASE+5 /* C0_CAUSE: 0x2000 */
-+#define AR2315_IRQ_WLAN0_POLL   MIPS_CPU_IRQ_BASE+6 /* C0_CAUSE: 0x4000 */
-+
-+/*
-+ * Address map
-+ */
-+#define AR2315_SPI_READ         0x08000000      /* SPI FLASH */
-+#define AR2315_WLAN0            0xB0000000      /* Wireless MMR */
-+#define AR2315_PCI              0xB0100000      /* PCI MMR */
-+#define AR2315_SDRAMCTL         0xB0300000      /* SDRAM MMR */
-+#define AR2315_LOCAL            0xB0400000      /* LOCAL BUS MMR */
-+#define AR2315_ENET0            0xB0500000      /* ETHERNET MMR */
-+#define AR2315_DSLBASE          0xB1000000      /* RESET CONTROL MMR */
-+#define AR2315_UART0            0xB1100003      /* UART MMR */
-+#define AR2315_SPI              0xB1300000      /* SPI FLASH MMR */
-+#define AR2315_PCIEXT           0x80000000      /* pci external */
-+
-+/*
-+ * Reset Register
-+ */
-+#define AR2315_COLD_RESET       (AR2315_DSLBASE + 0x0000)
-+
-+#define AR2315_RESET_COLD_AHB              0x00000001
-+#define AR2315_RESET_COLD_APB              0x00000002
-+#define AR2315_RESET_COLD_CPU              0x00000004
-+#define AR2315_RESET_COLD_CPUWARM          0x00000008
-+#define AR2315_RESET_SYSTEM                (RESET_COLD_CPU | RESET_COLD_APB | RESET_COLD_AHB)      /* full system */
-+#define AR2317_RESET_SYSTEM                0x00000010
-+
-+
-+#define AR2315_RESET            (AR2315_DSLBASE + 0x0004)
-+
-+#define AR2315_RESET_WARM_WLAN0_MAC        0x00000001      /* warm reset WLAN0 MAC */
-+#define AR2315_RESET_WARM_WLAN0_BB         0x00000002      /* warm reset WLAN0 BaseBand */
-+#define AR2315_RESET_MPEGTS_RSVD           0x00000004      /* warm reset MPEG-TS */
-+#define AR2315_RESET_PCIDMA                0x00000008      /* warm reset PCI ahb/dma */
-+#define AR2315_RESET_MEMCTL                0x00000010      /* warm reset memory controller */
-+#define AR2315_RESET_LOCAL                 0x00000020      /* warm reset local bus */
-+#define AR2315_RESET_I2C_RSVD              0x00000040      /* warm reset I2C bus */
-+#define AR2315_RESET_SPI                   0x00000080      /* warm reset SPI interface */
-+#define AR2315_RESET_UART0                 0x00000100      /* warm reset UART0 */
-+#define AR2315_RESET_IR_RSVD               0x00000200      /* warm reset IR interface */
-+#define AR2315_RESET_EPHY0                 0x00000400      /* cold reset ENET0 phy */
-+#define AR2315_RESET_ENET0                 0x00000800      /* cold reset ENET0 mac */
-+
-+/*
-+ * AHB master arbitration control
-+ */
-+#define AR2315_AHB_ARB_CTL      (AR2315_DSLBASE + 0x0008)
-+
-+#define AR2315_ARB_CPU                     0x00000001      /* CPU, default */
-+#define AR2315_ARB_WLAN                    0x00000002      /* WLAN */
-+#define AR2315_ARB_MPEGTS_RSVD             0x00000004      /* MPEG-TS */
-+#define AR2315_ARB_LOCAL                   0x00000008      /* LOCAL */
-+#define AR2315_ARB_PCI                     0x00000010      /* PCI */
-+#define AR2315_ARB_ETHERNET                0x00000020      /* Ethernet */
-+#define AR2315_ARB_RETRY                   0x00000100      /* retry policy, debug only */
-+
-+/*
-+ * Config Register
-+ */
-+#define AR2315_ENDIAN_CTL       (AR2315_DSLBASE + 0x000c)
-+
-+#define AR2315_CONFIG_AHB                  0x00000001      /* EC - AHB bridge endianess */
-+#define AR2315_CONFIG_WLAN                 0x00000002      /* WLAN byteswap */
-+#define AR2315_CONFIG_MPEGTS_RSVD          0x00000004      /* MPEG-TS byteswap */
-+#define AR2315_CONFIG_PCI                  0x00000008      /* PCI byteswap */
-+#define AR2315_CONFIG_MEMCTL               0x00000010      /* Memory controller endianess */
-+#define AR2315_CONFIG_LOCAL                0x00000020      /* Local bus byteswap */
-+#define AR2315_CONFIG_ETHERNET             0x00000040      /* Ethernet byteswap */
-+
-+#define AR2315_CONFIG_MERGE                0x00000200      /* CPU write buffer merge */
-+#define AR2315_CONFIG_CPU                  0x00000400      /* CPU big endian */
-+#define AR2315_CONFIG_PCIAHB               0x00000800
-+#define AR2315_CONFIG_PCIAHB_BRIDGE        0x00001000
-+#define AR2315_CONFIG_SPI                  0x00008000      /* SPI byteswap */
-+#define AR2315_CONFIG_CPU_DRAM             0x00010000
-+#define AR2315_CONFIG_CPU_PCI              0x00020000
-+#define AR2315_CONFIG_CPU_MMR              0x00040000
-+#define AR2315_CONFIG_BIG                  0x00000400
-+
-+
-+/*
-+ * NMI control
-+ */
-+#define AR2315_NMI_CTL          (AR2315_DSLBASE + 0x0010)
-+
-+#define AR2315_NMI_EN  1
-+
-+/*
-+ * Revision Register - Initial value is 0x3010 (WMAC 3.0, AR531X 1.0).
-+ */
-+#define AR2315_SREV             (AR2315_DSLBASE + 0x0014)
-+
-+#define AR2315_REV_MAJ                     0x00f0
-+#define AR2315_REV_MAJ_S                   4
-+#define AR2315_REV_MIN                     0x000f
-+#define AR2315_REV_MIN_S                   0
-+#define AR2315_REV_CHIP                    (AR2315_REV_MAJ|AR2315_REV_MIN)
-+
-+/*
-+ * Interface Enable
-+ */
-+#define AR2315_IF_CTL           (AR2315_DSLBASE + 0x0018)
-+
-+#define AR2315_IF_MASK                     0x00000007
-+#define AR2315_IF_DISABLED                 0
-+#define AR2315_IF_PCI                      1
-+#define AR2315_IF_TS_LOCAL                 2
-+#define AR2315_IF_ALL                      3   /* only for emulation with separate pins */
-+#define AR2315_IF_LOCAL_HOST               0x00000008
-+#define AR2315_IF_PCI_HOST                 0x00000010
-+#define AR2315_IF_PCI_INTR                 0x00000020
-+#define AR2315_IF_PCI_CLK_MASK             0x00030000
-+#define AR2315_IF_PCI_CLK_INPUT            0
-+#define AR2315_IF_PCI_CLK_OUTPUT_LOW       1
-+#define AR2315_IF_PCI_CLK_OUTPUT_CLK       2
-+#define AR2315_IF_PCI_CLK_OUTPUT_HIGH      3
-+#define AR2315_IF_PCI_CLK_SHIFT            16
-+
-+/*
-+ * APB Interrupt control
-+ */
-+
-+#define AR2315_ISR              (AR2315_DSLBASE + 0x0020)
-+#define AR2315_IMR              (AR2315_DSLBASE + 0x0024)
-+#define AR2315_GISR             (AR2315_DSLBASE + 0x0028)
-+
-+#define AR2315_ISR_UART0                   0x0001           /* high speed UART */
-+#define AR2315_ISR_I2C_RSVD                0x0002           /* I2C bus */
-+#define AR2315_ISR_SPI                     0x0004           /* SPI bus */
-+#define AR2315_ISR_AHB                     0x0008           /* AHB error */
-+#define AR2315_ISR_APB                     0x0010           /* APB error */
-+#define AR2315_ISR_TIMER                   0x0020           /* timer */
-+#define AR2315_ISR_GPIO                    0x0040           /* GPIO */
-+#define AR2315_ISR_WD                      0x0080           /* watchdog */
-+#define AR2315_ISR_IR_RSVD                 0x0100           /* IR */
-+
-+#define AR2315_GISR_MISC                   0x0001
-+#define AR2315_GISR_WLAN0                  0x0002
-+#define AR2315_GISR_MPEGTS_RSVD            0x0004
-+#define AR2315_GISR_LOCALPCI               0x0008
-+#define AR2315_GISR_WMACPOLL               0x0010
-+#define AR2315_GISR_TIMER                  0x0020
-+#define AR2315_GISR_ETHERNET               0x0040
-+
-+/*
-+ * Interrupt routing from IO to the processor IP bits
-+ * Define our inter mask and level
-+ */
-+#define AR2315_INTR_MISCIO      SR_IBIT3
-+#define AR2315_INTR_WLAN0       SR_IBIT4
-+#define AR2315_INTR_ENET0       SR_IBIT5
-+#define AR2315_INTR_LOCALPCI    SR_IBIT6
-+#define AR2315_INTR_WMACPOLL    SR_IBIT7
-+#define AR2315_INTR_COMPARE     SR_IBIT8
-+
-+/*
-+ * Timers
-+ */
-+#define AR2315_TIMER            (AR2315_DSLBASE + 0x0030)
-+#define AR2315_RELOAD           (AR2315_DSLBASE + 0x0034)
-+#define AR2315_WD               (AR2315_DSLBASE + 0x0038)
-+#define AR2315_WDC              (AR2315_DSLBASE + 0x003c)
-+
-+#define AR2315_WDC_IGNORE_EXPIRATION       0x00000000
-+#define AR2315_WDC_NMI                     0x00000001               /* NMI on watchdog */
-+#define AR2315_WDC_RESET                   0x00000002               /* reset on watchdog */
-+
-+/*
-+ * CPU Performance Counters
-+ */
-+#define AR2315_PERFCNT0         (AR2315_DSLBASE + 0x0048)
-+#define AR2315_PERFCNT1         (AR2315_DSLBASE + 0x004c)
-+
-+#define AR2315_PERF0_DATAHIT                0x0001  /* Count Data Cache Hits */
-+#define AR2315_PERF0_DATAMISS               0x0002  /* Count Data Cache Misses */
-+#define AR2315_PERF0_INSTHIT                0x0004  /* Count Instruction Cache Hits */
-+#define AR2315_PERF0_INSTMISS               0x0008  /* Count Instruction Cache Misses */
-+#define AR2315_PERF0_ACTIVE                 0x0010  /* Count Active Processor Cycles */
-+#define AR2315_PERF0_WBHIT                  0x0020  /* Count CPU Write Buffer Hits */
-+#define AR2315_PERF0_WBMISS                 0x0040  /* Count CPU Write Buffer Misses */
-+
-+#define AR2315_PERF1_EB_ARDY                0x0001  /* Count EB_ARdy signal */
-+#define AR2315_PERF1_EB_AVALID              0x0002  /* Count EB_AValid signal */
-+#define AR2315_PERF1_EB_WDRDY               0x0004  /* Count EB_WDRdy signal */
-+#define AR2315_PERF1_EB_RDVAL               0x0008  /* Count EB_RdVal signal */
-+#define AR2315_PERF1_VRADDR                 0x0010  /* Count valid read address cycles */
-+#define AR2315_PERF1_VWADDR                 0x0020  /* Count valid write address cycles */
-+#define AR2315_PERF1_VWDATA                 0x0040  /* Count valid write data cycles */
-+
-+/*
-+ * AHB Error Reporting.
-+ */
-+#define AR2315_AHB_ERR0         (AR2315_DSLBASE + 0x0050)  /* error  */
-+#define AR2315_AHB_ERR1         (AR2315_DSLBASE + 0x0054)  /* haddr  */
-+#define AR2315_AHB_ERR2         (AR2315_DSLBASE + 0x0058)  /* hwdata */
-+#define AR2315_AHB_ERR3         (AR2315_DSLBASE + 0x005c)  /* hrdata */
-+#define AR2315_AHB_ERR4         (AR2315_DSLBASE + 0x0060)  /* status */
-+
-+#define AHB_ERROR_DET               1   /* AHB Error has been detected,          */
-+                                        /* write 1 to clear all bits in ERR0     */
-+#define AHB_ERROR_OVR               2   /* AHB Error overflow has been detected  */
-+#define AHB_ERROR_WDT               4   /* AHB Error due to wdt instead of hresp */
-+
-+#define AR2315_PROCERR_HMAST               0x0000000f
-+#define AR2315_PROCERR_HMAST_DFLT          0
-+#define AR2315_PROCERR_HMAST_WMAC          1
-+#define AR2315_PROCERR_HMAST_ENET          2
-+#define AR2315_PROCERR_HMAST_PCIENDPT      3
-+#define AR2315_PROCERR_HMAST_LOCAL         4
-+#define AR2315_PROCERR_HMAST_CPU           5
-+#define AR2315_PROCERR_HMAST_PCITGT        6
-+
-+#define AR2315_PROCERR_HMAST_S             0
-+#define AR2315_PROCERR_HWRITE              0x00000010
-+#define AR2315_PROCERR_HSIZE               0x00000060
-+#define AR2315_PROCERR_HSIZE_S             5
-+#define AR2315_PROCERR_HTRANS              0x00000180
-+#define AR2315_PROCERR_HTRANS_S            7
-+#define AR2315_PROCERR_HBURST              0x00000e00
-+#define AR2315_PROCERR_HBURST_S            9
-+
-+/*
-+ * Clock Control
-+ */
-+#define AR2315_PLLC_CTL         (AR2315_DSLBASE + 0x0064)
-+#define AR2315_PLLV_CTL         (AR2315_DSLBASE + 0x0068)
-+#define AR2315_CPUCLK           (AR2315_DSLBASE + 0x006c)
-+#define AR2315_AMBACLK          (AR2315_DSLBASE + 0x0070)
-+#define AR2315_SYNCCLK          (AR2315_DSLBASE + 0x0074)
-+#define AR2315_DSL_SLEEP_CTL    (AR2315_DSLBASE + 0x0080)
-+#define AR2315_DSL_SLEEP_DUR    (AR2315_DSLBASE + 0x0084)
-+
-+/* PLLc Control fields */
-+#define PLLC_REF_DIV_M              0x00000003
-+#define PLLC_REF_DIV_S              0
-+#define PLLC_FDBACK_DIV_M           0x0000007C
-+#define PLLC_FDBACK_DIV_S           2
-+#define PLLC_ADD_FDBACK_DIV_M       0x00000080
-+#define PLLC_ADD_FDBACK_DIV_S       7
-+#define PLLC_CLKC_DIV_M             0x0001c000
-+#define PLLC_CLKC_DIV_S             14
-+#define PLLC_CLKM_DIV_M             0x00700000
-+#define PLLC_CLKM_DIV_S             20
-+
-+/* CPU CLK Control fields */
-+#define CPUCLK_CLK_SEL_M            0x00000003
-+#define CPUCLK_CLK_SEL_S            0
-+#define CPUCLK_CLK_DIV_M            0x0000000c
-+#define CPUCLK_CLK_DIV_S            2
-+
-+/* AMBA CLK Control fields */
-+#define AMBACLK_CLK_SEL_M           0x00000003
-+#define AMBACLK_CLK_SEL_S           0
-+#define AMBACLK_CLK_DIV_M           0x0000000c
-+#define AMBACLK_CLK_DIV_S           2
-+
-+/*
-+ * GPIO
-+ */
-+#define AR2315_GPIO_DI          (AR2315_DSLBASE + 0x0088)
-+#define AR2315_GPIO_DO          (AR2315_DSLBASE + 0x0090)
-+#define AR2315_GPIO_CR          (AR2315_DSLBASE + 0x0098)
-+#define AR2315_GPIO_INT         (AR2315_DSLBASE + 0x00a0)
-+
-+#define AR2315_GPIO_CR_M(x)                (1 << (x))                  /* mask for i/o */
-+#define AR2315_GPIO_CR_O(x)                (1 << (x))                  /* output */
-+#define AR2315_GPIO_CR_I(x)                (0)                         /* input */
-+
-+#define AR2315_GPIO_INT_S(x)               (x)                         /* interrupt enable */
-+#define AR2315_GPIO_INT_M                  (0x3F)                      /* mask for int */
-+#define AR2315_GPIO_INT_LVL(x)             ((x) << 6)                  /* interrupt level */
-+#define AR2315_GPIO_INT_LVL_M              ((0x3) << 6)                /* mask for int level */
-+
-+#define AR2315_GPIO_INT_MAX_Y                         1   /* Maximum value of Y for AR5313_GPIO_INT_* macros */
-+#define AR2315_GPIO_INT_LVL_OFF                               0   /* Triggerring off */
-+#define AR2315_GPIO_INT_LVL_LOW                               1   /* Low Level Triggered */
-+#define AR2315_GPIO_INT_LVL_HIGH                      2   /* High Level Triggered */
-+#define AR2315_GPIO_INT_LVL_EDGE                      3   /* Edge Triggered */
-+
-+#define AR2315_RESET_GPIO       5
-+#define AR2315_NUM_GPIO         22
-+
-+/*
-+ *  PCI Clock Control
-+ */
-+#define AR2315_PCICLK           (AR2315_DSLBASE + 0x00a4)
-+
-+#define AR2315_PCICLK_INPUT_M              0x3
-+#define AR2315_PCICLK_INPUT_S              0
-+
-+#define AR2315_PCICLK_PLLC_CLKM            0
-+#define AR2315_PCICLK_PLLC_CLKM1           1
-+#define AR2315_PCICLK_PLLC_CLKC            2
-+#define AR2315_PCICLK_REF_CLK              3
-+
-+#define AR2315_PCICLK_DIV_M                0xc
-+#define AR2315_PCICLK_DIV_S                2
-+
-+#define AR2315_PCICLK_IN_FREQ              0
-+#define AR2315_PCICLK_IN_FREQ_DIV_6        1
-+#define AR2315_PCICLK_IN_FREQ_DIV_8        2
-+#define AR2315_PCICLK_IN_FREQ_DIV_10       3
-+
-+/*
-+ * Observation Control Register
-+ */
-+#define AR2315_OCR              (AR2315_DSLBASE + 0x00b0)
-+#define OCR_GPIO0_IRIN              0x0040
-+#define OCR_GPIO1_IROUT             0x0080
-+#define OCR_GPIO3_RXCLR             0x0200
-+
-+/*
-+ *  General Clock Control
-+ */
-+
-+#define AR2315_MISCCLK          (AR2315_DSLBASE + 0x00b4)
-+#define MISCCLK_PLLBYPASS_EN        0x00000001
-+#define MISCCLK_PROCREFCLK          0x00000002
-+
-+/*
-+ * SDRAM Controller
-+ *   - No read or write buffers are included.
-+ */
-+#define AR2315_MEM_CFG          (AR2315_SDRAMCTL + 0x00)
-+#define AR2315_MEM_CTRL         (AR2315_SDRAMCTL + 0x0c)
-+#define AR2315_MEM_REF          (AR2315_SDRAMCTL + 0x10)
-+
-+#define SDRAM_DATA_WIDTH_M          0x00006000
-+#define SDRAM_DATA_WIDTH_S          13
-+
-+#define SDRAM_COL_WIDTH_M           0x00001E00
-+#define SDRAM_COL_WIDTH_S           9
-+
-+#define SDRAM_ROW_WIDTH_M           0x000001E0
-+#define SDRAM_ROW_WIDTH_S           5
-+
-+#define SDRAM_BANKADDR_BITS_M       0x00000018
-+#define SDRAM_BANKADDR_BITS_S       3
-+
-+/*
-+ * SPI Flash Interface Registers
-+ */
-+
-+#define AR2315_SPI_CTL      (AR2315_SPI + 0x00)
-+#define AR2315_SPI_OPCODE   (AR2315_SPI + 0x04)
-+#define AR2315_SPI_DATA     (AR2315_SPI + 0x08)
-+
-+#define SPI_CTL_START           0x00000100
-+#define SPI_CTL_BUSY            0x00010000
-+#define SPI_CTL_TXCNT_MASK      0x0000000f
-+#define SPI_CTL_RXCNT_MASK      0x000000f0
-+#define SPI_CTL_TX_RX_CNT_MASK  0x000000ff
-+#define SPI_CTL_SIZE_MASK       0x00060000
-+
-+#define SPI_CTL_CLK_SEL_MASK    0x03000000
-+#define SPI_OPCODE_MASK         0x000000ff
-+
-+/*
-+ * PCI Bus Interface Registers
-+ */
-+#define AR2315_PCI_1MS_REG      (AR2315_PCI + 0x0008)
-+#define AR2315_PCI_1MS_MASK     0x3FFFF         /* # of AHB clk cycles in 1ms */
-+
-+#define AR2315_PCI_MISC_CONFIG  (AR2315_PCI + 0x000c)
-+#define AR2315_PCIMISC_TXD_EN   0x00000001      /* Enable TXD for fragments */
-+#define AR2315_PCIMISC_CFG_SEL  0x00000002      /* mem or config cycles */
-+#define AR2315_PCIMISC_GIG_MASK 0x0000000C      /* bits 31-30 for pci req */
-+#define AR2315_PCIMISC_RST_MODE 0x00000030
-+#define AR2315_PCIRST_INPUT     0x00000000      /* 4:5=0 rst is input */
-+#define AR2315_PCIRST_LOW       0x00000010      /* 4:5=1 rst to GND */
-+#define AR2315_PCIRST_HIGH      0x00000020      /* 4:5=2 rst to VDD */
-+#define AR2315_PCIGRANT_EN      0x00000000      /* 6:7=0 early grant en */
-+#define AR2315_PCIGRANT_FRAME   0x00000040      /* 6:7=1 grant waits 4 frame */
-+#define AR2315_PCIGRANT_IDLE    0x00000080      /* 6:7=2 grant waits 4 idle */
-+#define AR2315_PCIGRANT_GAP     0x00000000      /* 6:7=2 grant waits 4 idle */
-+#define AR2315_PCICACHE_DIS     0x00001000      /* PCI external access cache disable */
-+
-+#define AR2315_PCI_OUT_TSTAMP   (AR2315_PCI + 0x0010)
-+
-+#define AR2315_PCI_UNCACHE_CFG  (AR2315_PCI + 0x0014)
-+
-+#define AR2315_PCI_IN_EN        (AR2315_PCI + 0x0100)
-+#define AR2315_PCI_IN_EN0       0x01            /* Enable chain 0 */
-+#define AR2315_PCI_IN_EN1       0x02            /* Enable chain 1 */
-+#define AR2315_PCI_IN_EN2       0x04            /* Enable chain 2 */
-+#define AR2315_PCI_IN_EN3       0x08            /* Enable chain 3 */
-+
-+#define AR2315_PCI_IN_DIS       (AR2315_PCI + 0x0104)
-+#define AR2315_PCI_IN_DIS0      0x01            /* Disable chain 0 */
-+#define AR2315_PCI_IN_DIS1      0x02            /* Disable chain 1 */
-+#define AR2315_PCI_IN_DIS2      0x04            /* Disable chain 2 */
-+#define AR2315_PCI_IN_DIS3      0x08            /* Disable chain 3 */
-+
-+#define AR2315_PCI_IN_PTR       (AR2315_PCI + 0x0200)
-+
-+#define AR2315_PCI_OUT_EN       (AR2315_PCI + 0x0400)
-+#define AR2315_PCI_OUT_EN0      0x01            /* Enable chain 0 */
-+
-+#define AR2315_PCI_OUT_DIS      (AR2315_PCI + 0x0404)
-+#define AR2315_PCI_OUT_DIS0     0x01            /* Disable chain 0 */
-+
-+#define AR2315_PCI_OUT_PTR      (AR2315_PCI + 0x0408)
-+
-+#define AR2315_PCI_INT_STATUS   (AR2315_PCI + 0x0500)   /* write one to clr */
-+#define AR2315_PCI_TXINT        0x00000001      /* Desc In Completed */
-+#define AR2315_PCI_TXOK         0x00000002      /* Desc In OK */
-+#define AR2315_PCI_TXERR        0x00000004      /* Desc In ERR */
-+#define AR2315_PCI_TXEOL        0x00000008      /* Desc In End-of-List */
-+#define AR2315_PCI_RXINT        0x00000010      /* Desc Out Completed */
-+#define AR2315_PCI_RXOK         0x00000020      /* Desc Out OK */
-+#define AR2315_PCI_RXERR        0x00000040      /* Desc Out ERR */
-+#define AR2315_PCI_RXEOL        0x00000080      /* Desc Out EOL */
-+#define AR2315_PCI_TXOOD        0x00000200      /* Desc In Out-of-Desc */
-+#define AR2315_PCI_MASK         0x0000FFFF      /* Desc Mask */
-+#define AR2315_PCI_EXT_INT      0x02000000
-+#define AR2315_PCI_ABORT_INT    0x04000000
-+
-+#define AR2315_PCI_INT_MASK     (AR2315_PCI + 0x0504)   /* same as INT_STATUS */
-+
-+#define AR2315_PCI_INTEN_REG    (AR2315_PCI + 0x0508)
-+#define AR2315_PCI_INT_DISABLE  0x00            /* disable pci interrupts */
-+#define AR2315_PCI_INT_ENABLE   0x01            /* enable pci interrupts */
-+
-+#define AR2315_PCI_HOST_IN_EN   (AR2315_PCI + 0x0800)
-+#define AR2315_PCI_HOST_IN_DIS  (AR2315_PCI + 0x0804)
-+#define AR2315_PCI_HOST_IN_PTR  (AR2315_PCI + 0x0810)
-+#define AR2315_PCI_HOST_OUT_EN  (AR2315_PCI + 0x0900)
-+#define AR2315_PCI_HOST_OUT_DIS (AR2315_PCI + 0x0904)
-+#define AR2315_PCI_HOST_OUT_PTR (AR2315_PCI + 0x0908)
-+
-+
-+/*
-+ * Local Bus Interface Registers
-+ */
-+#define AR2315_LB_CONFIG        (AR2315_LOCAL + 0x0000)
-+#define AR2315_LBCONF_OE        0x00000001      /* =1 OE is low-true */
-+#define AR2315_LBCONF_CS0       0x00000002      /* =1 first CS is low-true */
-+#define AR2315_LBCONF_CS1       0x00000004      /* =1 2nd CS is low-true */
-+#define AR2315_LBCONF_RDY       0x00000008      /* =1 RDY is low-true */
-+#define AR2315_LBCONF_WE        0x00000010      /* =1 Write En is low-true */
-+#define AR2315_LBCONF_WAIT      0x00000020      /* =1 WAIT is low-true */
-+#define AR2315_LBCONF_ADS       0x00000040      /* =1 Adr Strobe is low-true */
-+#define AR2315_LBCONF_MOT       0x00000080      /* =0 Intel, =1 Motorola */
-+#define AR2315_LBCONF_8CS       0x00000100      /* =1 8 bits CS, 0= 16bits */
-+#define AR2315_LBCONF_8DS       0x00000200      /* =1 8 bits Data S, 0=16bits */
-+#define AR2315_LBCONF_ADS_EN    0x00000400      /* =1 Enable ADS */
-+#define AR2315_LBCONF_ADR_OE    0x00000800      /* =1 Adr cap on OE, WE or DS */
-+#define AR2315_LBCONF_ADDT_MUX  0x00001000      /* =1 Adr and Data share bus */
-+#define AR2315_LBCONF_DATA_OE   0x00002000      /* =1 Data cap on OE, WE, DS */
-+#define AR2315_LBCONF_16DATA    0x00004000      /* =1 Data is 16 bits wide */
-+#define AR2315_LBCONF_SWAPDT    0x00008000      /* =1 Byte swap data */
-+#define AR2315_LBCONF_SYNC      0x00010000      /* =1 Bus synchronous to clk */
-+#define AR2315_LBCONF_INT       0x00020000      /* =1 Intr is low true */
-+#define AR2315_LBCONF_INT_CTR0  0x00000000      /* GND high-Z, Vdd is high-Z */
-+#define AR2315_LBCONF_INT_CTR1  0x00040000      /* GND drive, Vdd is high-Z */
-+#define AR2315_LBCONF_INT_CTR2  0x00080000      /* GND high-Z, Vdd drive */
-+#define AR2315_LBCONF_INT_CTR3  0x000C0000      /* GND drive, Vdd drive */
-+#define AR2315_LBCONF_RDY_WAIT  0x00100000      /* =1 RDY is negative of WAIT */
-+#define AR2315_LBCONF_INT_PULSE 0x00200000      /* =1 Interrupt is a pulse */
-+#define AR2315_LBCONF_ENABLE    0x00400000      /* =1 Falcon respond to LB */
-+
-+#define AR2315_LB_CLKSEL        (AR2315_LOCAL + 0x0004)
-+#define AR2315_LBCLK_EXT        0x0001          /* use external clk for lb */
-+
-+#define AR2315_LB_1MS           (AR2315_LOCAL + 0x0008)
-+#define AR2315_LB1MS_MASK       0x3FFFF         /* # of AHB clk cycles in 1ms */
-+
-+#define AR2315_LB_MISCCFG       (AR2315_LOCAL + 0x000C)
-+#define AR2315_LBM_TXD_EN       0x00000001      /* Enable TXD for fragments */
-+#define AR2315_LBM_RX_INTEN     0x00000002      /* Enable LB ints on RX ready */
-+#define AR2315_LBM_MBOXWR_INTEN 0x00000004      /* Enable LB ints on mbox wr */
-+#define AR2315_LBM_MBOXRD_INTEN 0x00000008      /* Enable LB ints on mbox rd */
-+#define AR2315_LMB_DESCSWAP_EN  0x00000010      /* Byte swap desc enable */
-+#define AR2315_LBM_TIMEOUT_MASK 0x00FFFF80
-+#define AR2315_LBM_TIMEOUT_SHFT 7
-+#define AR2315_LBM_PORTMUX      0x07000000
-+
-+
-+#define AR2315_LB_RXTSOFF       (AR2315_LOCAL + 0x0010)
-+
-+#define AR2315_LB_TX_CHAIN_EN   (AR2315_LOCAL + 0x0100)
-+#define AR2315_LB_TXEN_0        0x01
-+#define AR2315_LB_TXEN_1        0x02
-+#define AR2315_LB_TXEN_2        0x04
-+#define AR2315_LB_TXEN_3        0x08
-+
-+#define AR2315_LB_TX_CHAIN_DIS  (AR2315_LOCAL + 0x0104)
-+#define AR2315_LB_TX_DESC_PTR   (AR2315_LOCAL + 0x0200)
-+
-+#define AR2315_LB_RX_CHAIN_EN   (AR2315_LOCAL + 0x0400)
-+#define AR2315_LB_RXEN          0x01
-+
-+#define AR2315_LB_RX_CHAIN_DIS  (AR2315_LOCAL + 0x0404)
-+#define AR2315_LB_RX_DESC_PTR   (AR2315_LOCAL + 0x0408)
-+
-+#define AR2315_LB_INT_STATUS    (AR2315_LOCAL + 0x0500)
-+#define AR2315_INT_TX_DESC      0x0001
-+#define AR2315_INT_TX_OK        0x0002
-+#define AR2315_INT_TX_ERR       0x0004
-+#define AR2315_INT_TX_EOF       0x0008
-+#define AR2315_INT_RX_DESC      0x0010
-+#define AR2315_INT_RX_OK        0x0020
-+#define AR2315_INT_RX_ERR       0x0040
-+#define AR2315_INT_RX_EOF       0x0080
-+#define AR2315_INT_TX_TRUNC     0x0100
-+#define AR2315_INT_TX_STARVE    0x0200
-+#define AR2315_INT_LB_TIMEOUT   0x0400
-+#define AR2315_INT_LB_ERR       0x0800
-+#define AR2315_INT_MBOX_WR      0x1000
-+#define AR2315_INT_MBOX_RD      0x2000
-+
-+/* Bit definitions for INT MASK are the same as INT_STATUS */
-+#define AR2315_LB_INT_MASK      (AR2315_LOCAL + 0x0504)
-+
-+#define AR2315_LB_INT_EN        (AR2315_LOCAL + 0x0508)
-+#define AR2315_LB_MBOX          (AR2315_LOCAL + 0x0600)
-+
-+/*
-+ * IR Interface Registers
-+ */
-+#define AR2315_IR_PKTDATA                   (AR2315_IR + 0x0000)
-+
-+#define AR2315_IR_PKTLEN                    (AR2315_IR + 0x07fc) /* 0 - 63 */
-+
-+#define AR2315_IR_CONTROL                   (AR2315_IR + 0x0800)
-+#define AR2315_IRCTL_TX                     0x00000000  /* use as tranmitter */
-+#define AR2315_IRCTL_RX                     0x00000001  /* use as receiver   */
-+#define AR2315_IRCTL_SAMPLECLK_MASK         0x00003ffe  /* Sample clk divisor mask */
-+#define AR2315_IRCTL_SAMPLECLK_SHFT                  1
-+#define AR2315_IRCTL_OUTPUTCLK_MASK         0x03ffc000  /* Output clk divisor mask */
-+#define AR2315_IRCTL_OUTPUTCLK_SHFT                 14
-+
-+#define AR2315_IR_STATUS                    (AR2315_IR + 0x0804)
-+#define AR2315_IRSTS_RX                     0x00000001  /* receive in progress */
-+#define AR2315_IRSTS_TX                     0x00000002  /* transmit in progress */
-+
-+#define AR2315_IR_CONFIG                    (AR2315_IR + 0x0808)
-+#define AR2315_IRCFG_INVIN                  0x00000001  /* invert input polarity */
-+#define AR2315_IRCFG_INVOUT                 0x00000002  /* invert output polarity */
-+#define AR2315_IRCFG_SEQ_START_WIN_SEL      0x00000004  /* 1 => 28, 0 => 7 */
-+#define AR2315_IRCFG_SEQ_START_THRESH       0x000000f0  /*  */
-+#define AR2315_IRCFG_SEQ_END_UNIT_SEL       0x00000100  /*  */
-+#define AR2315_IRCFG_SEQ_END_UNIT_THRESH    0x00007e00  /*  */
-+#define AR2315_IRCFG_SEQ_END_WIN_SEL        0x00008000  /*  */
-+#define AR2315_IRCFG_SEQ_END_WIN_THRESH     0x001f0000  /*  */
-+#define AR2315_IRCFG_NUM_BACKOFF_WORDS      0x01e00000  /*  */
-+
-+#define HOST_PCI_DEV_ID         3
-+#define HOST_PCI_MBAR0          0x10000000
-+#define HOST_PCI_MBAR1          0x20000000
-+#define HOST_PCI_MBAR2          0x30000000
-+
-+#define HOST_PCI_SDRAM_BASEADDR HOST_PCI_MBAR1
-+#define PCI_DEVICE_MEM_SPACE    0x800000
-+
-+#endif /* __AR2315_REG_H */
---- /dev/null
-+++ b/arch/mips/include/asm/mach-ar231x/ar5312_regs.h
-@@ -0,0 +1,236 @@
-+/*
-+ * This file is subject to the terms and conditions of the GNU General Public
-+ * License.  See the file "COPYING" in the main directory of this archive
-+ * for more details.
-+ *
-+ * Copyright (C) 2003 Atheros Communications, Inc.,  All Rights Reserved.
-+ * Copyright (C) 2006 Imre Kaloz <kaloz@openwrt.org>
-+ * Copyright (C) 2006 Felix Fietkau <nbd@openwrt.org>
-+ */
-+
-+#ifndef AR5312_H
-+#define AR5312_H
-+
-+#include <asm/addrspace.h>
-+
-+/*
-+ * IRQs
-+ */
-+
-+#define AR5312_IRQ_WLAN0_INTRS  MIPS_CPU_IRQ_BASE+2 /* C0_CAUSE: 0x0400 */
-+#define AR5312_IRQ_ENET0_INTRS  MIPS_CPU_IRQ_BASE+3 /* C0_CAUSE: 0x0800 */
-+#define AR5312_IRQ_ENET1_INTRS  MIPS_CPU_IRQ_BASE+4 /* C0_CAUSE: 0x1000 */
-+#define AR5312_IRQ_WLAN1_INTRS  MIPS_CPU_IRQ_BASE+5 /* C0_CAUSE: 0x2000 */
-+#define AR5312_IRQ_MISC_INTRS   MIPS_CPU_IRQ_BASE+6 /* C0_CAUSE: 0x4000 */
-+
-+
-+/* Address Map */
-+#define AR531X_WLAN0            0x18000000
-+#define AR531X_WLAN1            0x18500000
-+#define AR531X_ENET0            0x18100000
-+#define AR531X_ENET1            0x18200000
-+#define AR531X_SDRAMCTL         0x18300000
-+#define AR531X_FLASHCTL         0x18400000
-+#define AR531X_APBBASE                0x1c000000
-+#define AR531X_FLASH            0x1e000000
-+#define AR531X_UART0            0xbc000003      /* UART MMR */
-+
-+/*
-+ * AR531X_NUM_ENET_MAC defines the number of ethernet MACs that
-+ * should be considered available.  The AR5312 supports 2 enet MACS,
-+ * even though many reference boards only actually use 1 of them
-+ * (i.e. Only MAC 0 is actually connected to an enet PHY or PHY switch.
-+ * The AR2312 supports 1 enet MAC.
-+ */
-+#define AR531X_NUM_ENET_MAC             2
-+
-+/*
-+ * Need these defines to determine true number of ethernet MACs
-+ */
-+#define AR5212_AR5312_REV2      0x0052          /* AR5312 WMAC (AP31) */
-+#define AR5212_AR5312_REV7      0x0057          /* AR5312 WMAC (AP30-040) */
-+#define AR5212_AR2313_REV8      0x0058          /* AR2313 WMAC (AP43-030) */
-+#define AR531X_RADIO_MASK_OFF  0xc8
-+#define AR531X_RADIO0_MASK     0x0003
-+#define AR531X_RADIO1_MASK     0x000c
-+#define AR531X_RADIO1_S        2
-+
-+/*
-+ * AR531X_NUM_WMAC defines the number of Wireless MACs that\
-+ * should be considered available.
-+ */
-+#define AR531X_NUM_WMAC                 2
-+
-+/* Reset/Timer Block Address Map */
-+#define AR531X_RESETTMR               (AR531X_APBBASE  + 0x3000)
-+#define AR531X_TIMER          (AR531X_RESETTMR + 0x0000) /* countdown timer */
-+#define AR531X_WD_CTRL          (AR531X_RESETTMR + 0x0008) /* watchdog cntrl */
-+#define AR531X_WD_TIMER         (AR531X_RESETTMR + 0x000c) /* watchdog timer */
-+#define AR531X_ISR            (AR531X_RESETTMR + 0x0010) /* Intr Status Reg */
-+#define AR531X_IMR            (AR531X_RESETTMR + 0x0014) /* Intr Mask Reg */
-+#define AR531X_RESET          (AR531X_RESETTMR + 0x0020)
-+#define AR5312_CLOCKCTL1      (AR531X_RESETTMR + 0x0064)
-+#define AR5312_SCRATCH        (AR531X_RESETTMR + 0x006c)
-+#define AR531X_PROCADDR               (AR531X_RESETTMR + 0x0070)
-+#define AR531X_PROC1          (AR531X_RESETTMR + 0x0074)
-+#define AR531X_DMAADDR                (AR531X_RESETTMR + 0x0078)
-+#define AR531X_DMA1           (AR531X_RESETTMR + 0x007c)
-+#define AR531X_ENABLE           (AR531X_RESETTMR + 0x0080) /* interface enb */
-+#define AR531X_REV            (AR531X_RESETTMR + 0x0090) /* revision */
-+
-+/* AR531X_WD_CTRL register bit field definitions */
-+#define AR531X_WD_CTRL_IGNORE_EXPIRATION 0x0000
-+#define AR531X_WD_CTRL_NMI               0x0001
-+#define AR531X_WD_CTRL_RESET             0x0002
-+
-+/* AR531X_ISR register bit field definitions */
-+#define AR531X_ISR_NONE               0x0000
-+#define AR531X_ISR_TIMER      0x0001
-+#define AR531X_ISR_AHBPROC    0x0002
-+#define AR531X_ISR_AHBDMA     0x0004
-+#define AR531X_ISR_GPIO               0x0008
-+#define AR531X_ISR_UART0      0x0010
-+#define AR531X_ISR_UART0DMA   0x0020
-+#define AR531X_ISR_WD         0x0040
-+#define AR531X_ISR_LOCAL      0x0080
-+
-+/* AR531X_RESET register bit field definitions */
-+#define AR531X_RESET_SYSTEM     0x00000001  /* cold reset full system */
-+#define AR531X_RESET_PROC       0x00000002  /* cold reset MIPS core */
-+#define AR531X_RESET_WLAN0      0x00000004  /* cold reset WLAN MAC and BB */
-+#define AR531X_RESET_EPHY0      0x00000008  /* cold reset ENET0 phy */
-+#define AR531X_RESET_EPHY1      0x00000010  /* cold reset ENET1 phy */
-+#define AR531X_RESET_ENET0      0x00000020  /* cold reset ENET0 mac */
-+#define AR531X_RESET_ENET1      0x00000040  /* cold reset ENET1 mac */
-+#define AR531X_RESET_UART0      0x00000100  /* cold reset UART0 (high speed) */
-+#define AR531X_RESET_WLAN1      0x00000200  /* cold reset WLAN MAC/BB */
-+#define AR531X_RESET_APB        0x00000400  /* cold reset APB (ar5312) */
-+#define AR531X_RESET_WARM_PROC  0x00001000  /* warm reset MIPS core */
-+#define AR531X_RESET_WARM_WLAN0_MAC 0x00002000  /* warm reset WLAN0 MAC */
-+#define AR531X_RESET_WARM_WLAN0_BB  0x00004000  /* warm reset WLAN0 BaseBand */
-+#define AR531X_RESET_NMI        0x00010000  /* send an NMI to the processor */
-+#define AR531X_RESET_WARM_WLAN1_MAC 0x00020000  /* warm reset WLAN1 mac */
-+#define AR531X_RESET_WARM_WLAN1_BB  0x00040000  /* warm reset WLAN1 baseband */
-+#define AR531X_RESET_LOCAL_BUS  0x00080000  /* reset local bus */
-+#define AR531X_RESET_WDOG       0x00100000  /* last reset was a watchdog */
-+
-+#define AR531X_RESET_WMAC0_BITS \
-+        AR531X_RESET_WLAN0 |\
-+        AR531X_RESET_WARM_WLAN0_MAC |\
-+        AR531X_RESET_WARM_WLAN0_BB
-+
-+#define AR531X_RESERT_WMAC1_BITS \
-+        AR531X_RESET_WLAN1 |\
-+        AR531X_RESET_WARM_WLAN1_MAC |\
-+        AR531X_RESET_WARM_WLAN1_BB
-+
-+/* AR5312_CLOCKCTL1 register bit field definitions */
-+#define AR5312_CLOCKCTL1_PREDIVIDE_MASK    0x00000030
-+#define AR5312_CLOCKCTL1_PREDIVIDE_SHIFT            4
-+#define AR5312_CLOCKCTL1_MULTIPLIER_MASK   0x00001f00
-+#define AR5312_CLOCKCTL1_MULTIPLIER_SHIFT           8
-+#define AR5312_CLOCKCTL1_DOUBLER_MASK      0x00010000
-+
-+/* Valid for AR5312 and AR2312 */
-+#define AR5312_CLOCKCTL1_PREDIVIDE_MASK    0x00000030
-+#define AR5312_CLOCKCTL1_PREDIVIDE_SHIFT            4
-+#define AR5312_CLOCKCTL1_MULTIPLIER_MASK   0x00001f00
-+#define AR5312_CLOCKCTL1_MULTIPLIER_SHIFT           8
-+#define AR5312_CLOCKCTL1_DOUBLER_MASK      0x00010000
-+
-+/* Valid for AR2313 */
-+#define AR2313_CLOCKCTL1_PREDIVIDE_MASK    0x00003000
-+#define AR2313_CLOCKCTL1_PREDIVIDE_SHIFT           12
-+#define AR2313_CLOCKCTL1_MULTIPLIER_MASK   0x001f0000
-+#define AR2313_CLOCKCTL1_MULTIPLIER_SHIFT          16
-+#define AR2313_CLOCKCTL1_DOUBLER_MASK      0x00000000
-+
-+
-+/* AR531X_ENABLE register bit field definitions */
-+#define AR531X_ENABLE_WLAN0              0x0001
-+#define AR531X_ENABLE_ENET0              0x0002
-+#define AR531X_ENABLE_ENET1              0x0004
-+#define AR531X_ENABLE_UART_AND_WLAN1_PIO 0x0008   /* UART, and WLAN1 PIOs */
-+#define AR531X_ENABLE_WLAN1_DMA          0x0010   /* WLAN1 DMAs */
-+#define AR531X_ENABLE_WLAN1 \
-+            (AR531X_ENABLE_UART_AND_WLAN1_PIO | AR531X_ENABLE_WLAN1_DMA)
-+
-+/* AR531X_REV register bit field definitions */
-+#define AR531X_REV_WMAC_MAJ    0xf000
-+#define AR531X_REV_WMAC_MAJ_S  12
-+#define AR531X_REV_WMAC_MIN    0x0f00
-+#define AR531X_REV_WMAC_MIN_S  8
-+#define AR531X_REV_MAJ         0x00f0
-+#define AR531X_REV_MAJ_S       4
-+#define AR531X_REV_MIN         0x000f
-+#define AR531X_REV_MIN_S       0
-+#define AR531X_REV_CHIP        (AR531X_REV_MAJ|AR531X_REV_MIN)
-+
-+/* Major revision numbers, bits 7..4 of Revision ID register */
-+#define AR531X_REV_MAJ_AR5312          0x4
-+#define AR531X_REV_MAJ_AR2313          0x5
-+
-+/* Minor revision numbers, bits 3..0 of Revision ID register */
-+#define AR5312_REV_MIN_DUAL     0x0     /* Dual WLAN version */
-+#define AR5312_REV_MIN_SINGLE   0x1     /* Single WLAN version */
-+
-+/* AR531X_FLASHCTL register bit field definitions */
-+#define FLASHCTL_IDCY   0x0000000f      /* Idle cycle turn around time */
-+#define FLASHCTL_IDCY_S 0
-+#define FLASHCTL_WST1   0x000003e0      /* Wait state 1 */
-+#define FLASHCTL_WST1_S 5
-+#define FLASHCTL_RBLE   0x00000400      /* Read byte lane enable */
-+#define FLASHCTL_WST2   0x0000f800      /* Wait state 2 */
-+#define FLASHCTL_WST2_S 11
-+#define FLASHCTL_AC     0x00070000      /* Flash address check (added) */
-+#define FLASHCTL_AC_S   16
-+#define FLASHCTL_AC_128K 0x00000000
-+#define FLASHCTL_AC_256K 0x00010000
-+#define FLASHCTL_AC_512K 0x00020000
-+#define FLASHCTL_AC_1M   0x00030000
-+#define FLASHCTL_AC_2M   0x00040000
-+#define FLASHCTL_AC_4M   0x00050000
-+#define FLASHCTL_AC_8M   0x00060000
-+#define FLASHCTL_AC_RES  0x00070000     /* 16MB is not supported */
-+#define FLASHCTL_E      0x00080000      /* Flash bank enable (added) */
-+#define FLASHCTL_BUSERR 0x01000000      /* Bus transfer error status flag */
-+#define FLASHCTL_WPERR  0x02000000      /* Write protect error status flag */
-+#define FLASHCTL_WP     0x04000000      /* Write protect */
-+#define FLASHCTL_BM     0x08000000      /* Burst mode */
-+#define FLASHCTL_MW     0x30000000      /* Memory width */
-+#define FLASHCTL_MWx8   0x00000000      /* Memory width x8 */
-+#define FLASHCTL_MWx16  0x10000000      /* Memory width x16 */
-+#define FLASHCTL_MWx32  0x20000000      /* Memory width x32 (not supported) */
-+#define FLASHCTL_ATNR   0x00000000      /* Access type == no retry */
-+#define FLASHCTL_ATR    0x80000000      /* Access type == retry every */
-+#define FLASHCTL_ATR4   0xc0000000      /* Access type == retry every 4 */
-+
-+/* ARM Flash Controller -- 3 flash banks with either x8 or x16 devices.  */
-+#define AR531X_FLASHCTL0        (AR531X_FLASHCTL + 0x00)
-+#define AR531X_FLASHCTL1        (AR531X_FLASHCTL + 0x04)
-+#define AR531X_FLASHCTL2        (AR531X_FLASHCTL + 0x08)
-+
-+/* ARM SDRAM Controller -- just enough to determine memory size */
-+#define AR531X_MEM_CFG1 (AR531X_SDRAMCTL + 0x04)
-+#define MEM_CFG1_AC0    0x00000700      /* bank 0: SDRAM addr check (added) */
-+#define MEM_CFG1_AC0_S  8
-+#define MEM_CFG1_AC1    0x00007000      /* bank 1: SDRAM addr check (added) */
-+#define MEM_CFG1_AC1_S  12
-+
-+/* GPIO Address Map */
-+#define AR531X_GPIO         (AR531X_APBBASE  + 0x2000)
-+#define AR531X_GPIO_DO      (AR531X_GPIO + 0x00)        /* output register */
-+#define AR531X_GPIO_DI      (AR531X_GPIO + 0x04)        /* intput register */
-+#define AR531X_GPIO_CR      (AR531X_GPIO + 0x08)        /* control register */
-+
-+/* GPIO Control Register bit field definitions */
-+#define AR531X_GPIO_CR_M(x)    (1 << (x))                      /* mask for i/o */
-+#define AR531X_GPIO_CR_O(x)    (0 << (x))                      /* mask for output */
-+#define AR531X_GPIO_CR_I(x)    (1 << (x))                      /* mask for input */
-+#define AR531X_GPIO_CR_INT(x)  (1 << ((x)+8))                  /* mask for interrupt */
-+#define AR531X_GPIO_CR_UART(x) (1 << ((x)+16))                 /* uart multiplex */
-+#define AR531X_NUM_GPIO               8
-+
-+
-+#endif
-+
---- /dev/null
-+++ b/arch/mips/ar231x/ar5312.c
-@@ -0,0 +1,549 @@
-+/*
-+ * This file is subject to the terms and conditions of the GNU General Public
-+ * License.  See the file "COPYING" in the main directory of this archive
-+ * for more details.
-+ *
-+ * Copyright (C) 2003 Atheros Communications, Inc.,  All Rights Reserved.
-+ * Copyright (C) 2006 FON Technology, SL.
-+ * Copyright (C) 2006 Imre Kaloz <kaloz@openwrt.org>
-+ * Copyright (C) 2006-2009 Felix Fietkau <nbd@openwrt.org>
-+ */
-+
-+/*
-+ * Platform devices for Atheros SoCs
-+ */
-+
-+#include <generated/autoconf.h>
-+#include <linux/init.h>
-+#include <linux/module.h>
-+#include <linux/types.h>
-+#include <linux/string.h>
-+#include <linux/mtd/physmap.h>
-+#include <linux/platform_device.h>
-+#include <linux/kernel.h>
-+#include <linux/reboot.h>
-+#include <linux/leds.h>
-+#include <asm/bootinfo.h>
-+#include <asm/reboot.h>
-+#include <asm/time.h>
-+#include <asm/irq.h>
-+#include <asm/io.h>
-+#include <gpio.h>
-+
-+#include <ar231x_platform.h>
-+#include <ar5312_regs.h>
-+#include <ar231x.h>
-+#include "devices.h"
-+#include "ar5312.h"
-+
-+static void
-+ar5312_misc_irq_dispatch(void)
-+{
-+      unsigned int ar231x_misc_intrs = ar231x_read_reg(AR531X_ISR) & ar231x_read_reg(AR531X_IMR);
-+
-+      if (ar231x_misc_intrs & AR531X_ISR_TIMER) {
-+              do_IRQ(AR531X_MISC_IRQ_TIMER);
-+              (void)ar231x_read_reg(AR531X_TIMER);
-+      } else if (ar231x_misc_intrs & AR531X_ISR_AHBPROC)
-+              do_IRQ(AR531X_MISC_IRQ_AHB_PROC);
-+      else if ((ar231x_misc_intrs & AR531X_ISR_UART0))
-+              do_IRQ(AR531X_MISC_IRQ_UART0);
-+      else if (ar231x_misc_intrs & AR531X_ISR_WD)
-+              do_IRQ(AR531X_MISC_IRQ_WATCHDOG);
-+      else
-+              do_IRQ(AR531X_MISC_IRQ_NONE);
-+}
-+
-+static asmlinkage void
-+ar5312_irq_dispatch(void)
-+{
-+      int pending = read_c0_status() & read_c0_cause();
-+
-+      if (pending & CAUSEF_IP2)
-+              do_IRQ(AR5312_IRQ_WLAN0_INTRS);
-+      else if (pending & CAUSEF_IP3)
-+              do_IRQ(AR5312_IRQ_ENET0_INTRS);
-+      else if (pending & CAUSEF_IP4)
-+              do_IRQ(AR5312_IRQ_ENET1_INTRS);
-+      else if (pending & CAUSEF_IP5)
-+              do_IRQ(AR5312_IRQ_WLAN1_INTRS);
-+      else if (pending & CAUSEF_IP6)
-+              ar5312_misc_irq_dispatch();
-+      else if (pending & CAUSEF_IP7)
-+              do_IRQ(AR531X_IRQ_CPU_CLOCK);
-+}
-+
-+
-+/* Enable the specified AR531X_MISC_IRQ interrupt */
-+static void
-+ar5312_misc_intr_enable(unsigned int irq)
-+{
-+      unsigned int imr;
-+
-+      imr = ar231x_read_reg(AR531X_IMR);
-+      imr |= (1 << (irq - AR531X_MISC_IRQ_BASE - 1));
-+      ar231x_write_reg(AR531X_IMR, imr);
-+}
-+
-+/* Disable the specified AR531X_MISC_IRQ interrupt */
-+static void
-+ar5312_misc_intr_disable(unsigned int irq)
-+{
-+      unsigned int imr;
-+
-+      imr = ar231x_read_reg(AR531X_IMR);
-+      imr &= ~(1 << (irq - AR531X_MISC_IRQ_BASE - 1));
-+      ar231x_write_reg(AR531X_IMR, imr);
-+      ar231x_read_reg(AR531X_IMR); /* flush write buffer */
-+}
-+
-+static void
-+ar5312_misc_intr_end(unsigned int irq)
-+{
-+      if (!(irq_desc[irq].status & (IRQ_DISABLED | IRQ_INPROGRESS)))
-+              ar5312_misc_intr_enable(irq);
-+}
-+
-+static struct irq_chip ar5312_misc_intr_controller = {
-+      .name     = "AR5312-MISC",
-+      .disable  = ar5312_misc_intr_disable,
-+      .ack      = ar5312_misc_intr_disable,
-+      .mask_ack = ar5312_misc_intr_disable,
-+      .mask     = ar5312_misc_intr_disable,
-+      .unmask   = ar5312_misc_intr_enable,
-+      .end      = ar5312_misc_intr_end,
-+};
-+
-+
-+static irqreturn_t ar5312_ahb_proc_handler(int cpl, void *dev_id)
-+{
-+      u32 proc1 = ar231x_read_reg(AR531X_PROC1);
-+      u32 procAddr = ar231x_read_reg(AR531X_PROCADDR); /* clears error state */
-+      u32 dma1 = ar231x_read_reg(AR531X_DMA1);
-+      u32 dmaAddr = ar231x_read_reg(AR531X_DMAADDR);   /* clears error state */
-+
-+      printk("AHB interrupt: PROCADDR=0x%8.8x  PROC1=0x%8.8x  DMAADDR=0x%8.8x  DMA1=0x%8.8x\n",
-+                      procAddr, proc1, dmaAddr, dma1);
-+
-+      machine_restart("AHB error"); /* Catastrophic failure */
-+      return IRQ_HANDLED;
-+}
-+
-+
-+static struct irqaction ar5312_ahb_proc_interrupt  = {
-+      .handler = ar5312_ahb_proc_handler,
-+      .flags   = IRQF_DISABLED,
-+      .name    = "ar5312_ahb_proc_interrupt",
-+};
-+
-+
-+static struct irqaction cascade  = {
-+      .handler = no_action,
-+      .flags   = IRQF_DISABLED,
-+      .name    = "cascade",
-+};
-+
-+void __init ar5312_irq_init(void)
-+{
-+      int i;
-+
-+      if (!is_5312())
-+              return;
-+
-+      ar231x_irq_dispatch = ar5312_irq_dispatch;
-+      for (i = 0; i < AR531X_MISC_IRQ_COUNT; i++) {
-+              int irq = AR531X_MISC_IRQ_BASE + i;
-+              set_irq_chip_and_handler(irq, &ar5312_misc_intr_controller,
-+                      handle_level_irq);
-+      }
-+      setup_irq(AR531X_MISC_IRQ_AHB_PROC, &ar5312_ahb_proc_interrupt);
-+      setup_irq(AR5312_IRQ_MISC_INTRS, &cascade);
-+}
-+
-+const struct ar231x_gpiodev ar5312_gpiodev;
-+
-+static u32
-+ar5312_gpio_get_output(void)
-+{
-+      u32 reg;
-+      reg = ~(ar231x_read_reg(AR531X_GPIO_CR));
-+      reg &= ar5312_gpiodev.valid_mask;
-+      return reg;
-+}
-+
-+static u32
-+ar5312_gpio_set_output(u32 mask, u32 val)
-+{
-+      u32 reg;
-+
-+      reg = ar231x_read_reg(AR531X_GPIO_CR);
-+      reg |= mask;
-+      reg &= ~val;
-+      ar231x_write_reg(AR531X_GPIO_CR, reg);
-+      return reg;
-+}
-+
-+static u32
-+ar5312_gpio_get(void)
-+{
-+      u32 reg;
-+      reg = ar231x_read_reg(AR531X_GPIO_DI);
-+      reg &= ar5312_gpiodev.valid_mask;
-+      return reg;
-+}
-+
-+static u32
-+ar5312_gpio_set(u32 mask, u32 value)
-+{
-+      u32 reg;
-+      reg = ar231x_read_reg(AR531X_GPIO_DO);
-+      reg &= ~mask;
-+      reg |= value;
-+      ar231x_write_reg(AR531X_GPIO_DO, reg);
-+      return reg;
-+}
-+
-+const struct ar231x_gpiodev ar5312_gpiodev = {
-+      .valid_mask = (1 << 8) - 1,
-+      .get_output = ar5312_gpio_get_output,
-+      .set_output = ar5312_gpio_set_output,
-+      .get = ar5312_gpio_get,
-+      .set = ar5312_gpio_set,
-+};
-+
-+static struct physmap_flash_data ar5312_flash_data = {
-+      .width = 2,
-+};
-+
-+static struct resource ar5312_flash_resource = {
-+      .start = AR531X_FLASH,
-+      .end = AR531X_FLASH + 0x800000 - 1,
-+      .flags = IORESOURCE_MEM,
-+};
-+
-+static struct ar231x_eth ar5312_eth0_data = {
-+      .reset_base = AR531X_RESET,
-+      .reset_mac = AR531X_RESET_ENET0,
-+      .reset_phy = AR531X_RESET_EPHY0,
-+      .phy_base = KSEG1ADDR(AR531X_ENET0),
-+      .config = &ar231x_board,
-+};
-+
-+static struct ar231x_eth ar5312_eth1_data = {
-+      .reset_base = AR531X_RESET,
-+      .reset_mac = AR531X_RESET_ENET1,
-+      .reset_phy = AR531X_RESET_EPHY1,
-+      .phy_base = KSEG1ADDR(AR531X_ENET1),
-+      .config = &ar231x_board,
-+};
-+
-+static struct platform_device ar5312_physmap_flash = {
-+      .name = "physmap-flash",
-+      .id = 0,
-+      .dev.platform_data = &ar5312_flash_data,
-+      .resource = &ar5312_flash_resource,
-+      .num_resources = 1,
-+};
-+
-+#ifdef CONFIG_LEDS_GPIO
-+static struct gpio_led ar5312_leds[] = {
-+      { .name = "wlan", .gpio = 0, .active_low = 1, },
-+};
-+
-+static const struct gpio_led_platform_data ar5312_led_data = {
-+      .num_leds = ARRAY_SIZE(ar5312_leds),
-+      .leds = (void *) ar5312_leds,
-+};
-+
-+static struct platform_device ar5312_gpio_leds = {
-+      .name = "leds-gpio",
-+      .id = -1,
-+      .dev.platform_data = (void *) &ar5312_led_data,
-+};
-+#endif
-+
-+/*
-+ * NB: This mapping size is larger than the actual flash size,
-+ * but this shouldn't be a problem here, because the flash
-+ * will simply be mapped multiple times.
-+ */
-+static char __init *ar5312_flash_limit(void)
-+{
-+      u32 ctl;
-+      /*
-+       * Configure flash bank 0.
-+       * Assume 8M window size. Flash will be aliased if it's smaller
-+       */
-+      ctl = FLASHCTL_E |
-+              FLASHCTL_AC_8M |
-+              FLASHCTL_RBLE |
-+              (0x01 << FLASHCTL_IDCY_S) |
-+              (0x07 << FLASHCTL_WST1_S) |
-+              (0x07 << FLASHCTL_WST2_S) |
-+              (ar231x_read_reg(AR531X_FLASHCTL0) & FLASHCTL_MW);
-+
-+      ar231x_write_reg(AR531X_FLASHCTL0, ctl);
-+
-+      /* Disable other flash banks */
-+      ar231x_write_reg(AR531X_FLASHCTL1,
-+              ar231x_read_reg(AR531X_FLASHCTL1) & ~(FLASHCTL_E | FLASHCTL_AC));
-+
-+      ar231x_write_reg(AR531X_FLASHCTL2,
-+              ar231x_read_reg(AR531X_FLASHCTL2) & ~(FLASHCTL_E | FLASHCTL_AC));
-+
-+      return (char *) KSEG1ADDR(AR531X_FLASH + 0x800000);
-+}
-+
-+int __init ar5312_init_devices(void)
-+{
-+      struct ar231x_boarddata *config;
-+      u32 fctl = 0;
-+      const u8 *radio;
-+      u8 *c;
-+
-+      if (!is_5312())
-+              return 0;
-+
-+      /* Locate board/radio config data */
-+      ar231x_find_config(ar5312_flash_limit());
-+      config = ar231x_board.config;
-+
-+
-+      /*
-+       * Chip IDs and hardware detection for some Atheros
-+       * models are really broken!
-+       *
-+       * Atheros uses a disabled WMAC0 and Silicon ID of AR5312
-+       * as indication for AR2312, which is otherwise
-+       * indistinguishable from the real AR5312.
-+       */
-+      if (ar231x_board.radio) {
-+              radio = ar231x_board.radio + AR531X_RADIO_MASK_OFF;
-+              if ((*((const u32 *) radio) & AR531X_RADIO0_MASK) == 0)
-+                      config->flags |= BD_ISCASPER;
-+      } else
-+              radio = NULL;
-+
-+      /* AR2313 has CPU minor rev. 10 */
-+      if ((current_cpu_data.processor_id & 0xff) == 0x0a)
-+              ar231x_devtype = DEV_TYPE_AR2313;
-+
-+      /* AR2312 shares the same Silicon ID as AR5312 */
-+      else if (config->flags & BD_ISCASPER)
-+              ar231x_devtype = DEV_TYPE_AR2312;
-+
-+      /* Everything else is probably AR5312 or compatible */
-+      else
-+              ar231x_devtype = DEV_TYPE_AR5312;
-+
-+      /* fixup flash width */
-+      fctl = ar231x_read_reg(AR531X_FLASHCTL) & FLASHCTL_MW;
-+      switch (fctl) {
-+      case FLASHCTL_MWx16:
-+              ar5312_flash_data.width = 2;
-+              break;
-+      case FLASHCTL_MWx8:
-+      default:
-+              ar5312_flash_data.width = 1;
-+              break;
-+      }
-+
-+      platform_device_register(&ar5312_physmap_flash);
-+
-+#ifdef CONFIG_LEDS_GPIO
-+      ar5312_leds[0].gpio = config->sysLedGpio;
-+      platform_device_register(&ar5312_gpio_leds);
-+#endif
-+
-+      /* Fix up MAC addresses if necessary */
-+      if (!memcmp(config->enet0_mac, "\xff\xff\xff\xff\xff\xff", 6))
-+              memcpy(config->enet0_mac, config->enet1_mac, 6);
-+
-+      /* If ENET0 and ENET1 have the same mac address,
-+       * increment the one from ENET1 */
-+      if (memcmp(config->enet0_mac, config->enet1_mac, 6) == 0) {
-+              c = config->enet1_mac + 5;
-+              while ((c >= config->enet1_mac) && !(++(*c)))
-+                      c--;
-+      }
-+
-+      switch(ar231x_devtype) {
-+      case DEV_TYPE_AR5312:
-+              ar5312_eth0_data.macaddr = config->enet0_mac;
-+              ar231x_add_ethernet(0, KSEG1ADDR(AR531X_ENET0),
-+                      AR5312_IRQ_ENET0_INTRS, &ar5312_eth0_data);
-+
-+              ar5312_eth1_data.macaddr = config->enet1_mac;
-+              ar231x_add_ethernet(1, KSEG1ADDR(AR531X_ENET1),
-+                      AR5312_IRQ_ENET1_INTRS, &ar5312_eth1_data);
-+
-+              if (!ar231x_board.radio)
-+                      return 0;
-+
-+              if ((*((u32 *) radio) & AR531X_RADIO0_MASK) &&
-+                  (config->flags & BD_WLAN0))
-+                      ar231x_add_wmac(0, AR531X_WLAN0,
-+                              AR5312_IRQ_WLAN0_INTRS);
-+
-+              break;
-+      /*
-+       * AR2312/3 ethernet uses the PHY of ENET0, but the MAC
-+       * of ENET1. Atheros calls it 'twisted' for a reason :)
-+       */
-+      case DEV_TYPE_AR2312:
-+      case DEV_TYPE_AR2313:
-+              ar5312_eth1_data.phy_base = ar5312_eth0_data.phy_base;
-+              ar5312_eth1_data.reset_phy = ar5312_eth0_data.reset_phy;
-+              ar5312_eth1_data.macaddr = config->enet0_mac;
-+              ar231x_add_ethernet(0, KSEG1ADDR(AR531X_ENET1),
-+                      AR5312_IRQ_ENET1_INTRS, &ar5312_eth1_data);
-+
-+              if (!ar231x_board.radio)
-+                      return 0;
-+              break;
-+      default:
-+              break;
-+      }
-+
-+      if ((*((u32 *) radio) & AR531X_RADIO1_MASK) &&
-+          (config->flags & BD_WLAN1))
-+              ar231x_add_wmac(1, AR531X_WLAN1,
-+                      AR5312_IRQ_WLAN1_INTRS);
-+
-+      return 0;
-+}
-+
-+
-+static void ar5312_restart(char *command)
-+{
-+      /* reset the system */
-+      local_irq_disable();
-+      while(1) {
-+              ar231x_write_reg(AR531X_RESET, AR531X_RESET_SYSTEM);
-+      }
-+}
-+
-+
-+/*
-+ * This table is indexed by bits 5..4 of the CLOCKCTL1 register
-+ * to determine the predevisor value.
-+ */
-+static int __initdata CLOCKCTL1_PREDIVIDE_TABLE[4] = { 1, 2, 4, 5 };
-+
-+
-+static int __init
-+ar5312_cpu_frequency(void)
-+{
-+      unsigned int result;
-+      unsigned int predivide_mask, predivide_shift;
-+      unsigned int multiplier_mask, multiplier_shift;
-+      unsigned int clockCtl1, preDivideSelect, preDivisor, multiplier;
-+      unsigned int doubler_mask;
-+      u16 devid;
-+
-+      /* Trust the bootrom's idea of cpu frequency. */
-+      if ((result = ar231x_read_reg(AR5312_SCRATCH)))
-+              return result;
-+
-+      devid = ar231x_read_reg(AR531X_REV);
-+      devid &= AR531X_REV_MAJ;
-+      devid >>= AR531X_REV_MAJ_S;
-+      if (devid == AR531X_REV_MAJ_AR2313) {
-+              predivide_mask = AR2313_CLOCKCTL1_PREDIVIDE_MASK;
-+              predivide_shift = AR2313_CLOCKCTL1_PREDIVIDE_SHIFT;
-+              multiplier_mask = AR2313_CLOCKCTL1_MULTIPLIER_MASK;
-+              multiplier_shift = AR2313_CLOCKCTL1_MULTIPLIER_SHIFT;
-+              doubler_mask = AR2313_CLOCKCTL1_DOUBLER_MASK;
-+      } else { /* AR5312 and AR2312 */
-+              predivide_mask = AR5312_CLOCKCTL1_PREDIVIDE_MASK;
-+              predivide_shift = AR5312_CLOCKCTL1_PREDIVIDE_SHIFT;
-+              multiplier_mask = AR5312_CLOCKCTL1_MULTIPLIER_MASK;
-+              multiplier_shift = AR5312_CLOCKCTL1_MULTIPLIER_SHIFT;
-+              doubler_mask = AR5312_CLOCKCTL1_DOUBLER_MASK;
-+      }
-+
-+      /*
-+       * Clocking is derived from a fixed 40MHz input clock.
-+       *
-+       *  cpuFreq = InputClock * MULT (where MULT is PLL multiplier)
-+       *  sysFreq = cpuFreq / 4          (used for APB clock, serial,
-+       *                                                         flash, Timer, Watchdog Timer)
-+       *
-+       *  cntFreq = cpuFreq / 2          (use for CPU count/compare)
-+       *
-+       * So, for example, with a PLL multiplier of 5, we have
-+       *
-+       *  cpuFreq = 200MHz
-+       *  sysFreq = 50MHz
-+       *  cntFreq = 100MHz
-+       *
-+       * We compute the CPU frequency, based on PLL settings.
-+       */
-+
-+      clockCtl1 = ar231x_read_reg(AR5312_CLOCKCTL1);
-+      preDivideSelect = (clockCtl1 & predivide_mask) >> predivide_shift;
-+      preDivisor = CLOCKCTL1_PREDIVIDE_TABLE[preDivideSelect];
-+      multiplier = (clockCtl1 & multiplier_mask) >> multiplier_shift;
-+
-+      if (clockCtl1 & doubler_mask) {
-+              multiplier = multiplier << 1;
-+      }
-+      return (40000000 / preDivisor) * multiplier;
-+}
-+
-+static inline int
-+ar5312_sys_frequency(void)
-+{
-+      return ar5312_cpu_frequency() / 4;
-+}
-+
-+void __init
-+ar5312_time_init(void)
-+{
-+      if (!is_5312())
-+              return;
-+
-+      mips_hpt_frequency = ar5312_cpu_frequency() / 2;
-+}
-+
-+
-+void __init
-+ar5312_prom_init(void)
-+{
-+      u32 memsize, memcfg, bank0AC, bank1AC;
-+      u32 devid;
-+
-+      if (!is_5312())
-+              return;
-+
-+      /* Detect memory size */
-+      memcfg = ar231x_read_reg(AR531X_MEM_CFG1);
-+      bank0AC = (memcfg & MEM_CFG1_AC0) >> MEM_CFG1_AC0_S;
-+      bank1AC = (memcfg & MEM_CFG1_AC1) >> MEM_CFG1_AC1_S;
-+      memsize = (bank0AC ? (1 << (bank0AC+1)) : 0)
-+              + (bank1AC ? (1 << (bank1AC+1)) : 0);
-+      memsize <<= 20;
-+      add_memory_region(0, memsize, BOOT_MEM_RAM);
-+
-+      devid = ar231x_read_reg(AR531X_REV);
-+      devid >>= AR531X_REV_WMAC_MIN_S;
-+      devid &= AR531X_REV_CHIP;
-+      ar231x_board.devid = (u16) devid;
-+      ar231x_gpiodev = &ar5312_gpiodev;
-+}
-+
-+void __init
-+ar5312_plat_setup(void)
-+{
-+      if (!is_5312())
-+              return;
-+
-+      /* Clear any lingering AHB errors */
-+      ar231x_read_reg(AR531X_PROCADDR);
-+      ar231x_read_reg(AR531X_DMAADDR);
-+      ar231x_write_reg(AR531X_WD_CTRL, AR531X_WD_CTRL_IGNORE_EXPIRATION);
-+
-+      _machine_restart = ar5312_restart;
-+      ar231x_serial_setup(KSEG1ADDR(AR531X_UART0), ar5312_sys_frequency());
-+}
-+
---- /dev/null
-+++ b/arch/mips/ar231x/ar2315.c
-@@ -0,0 +1,658 @@
-+/*
-+ * This file is subject to the terms and conditions of the GNU General Public
-+ * License.  See the file "COPYING" in the main directory of this archive
-+ * for more details.
-+ *
-+ * Copyright (C) 2003 Atheros Communications, Inc.,  All Rights Reserved.
-+ * Copyright (C) 2006 FON Technology, SL.
-+ * Copyright (C) 2006 Imre Kaloz <kaloz@openwrt.org>
-+ * Copyright (C) 2006 Felix Fietkau <nbd@openwrt.org>
-+ */
-+
-+/*
-+ * Platform devices for Atheros SoCs
-+ */
-+
-+#include <generated/autoconf.h>
-+#include <linux/init.h>
-+#include <linux/module.h>
-+#include <linux/types.h>
-+#include <linux/string.h>
-+#include <linux/platform_device.h>
-+#include <linux/kernel.h>
-+#include <linux/reboot.h>
-+#include <linux/delay.h>
-+#include <linux/leds.h>
-+#include <asm/bootinfo.h>
-+#include <asm/reboot.h>
-+#include <asm/time.h>
-+#include <asm/irq.h>
-+#include <asm/io.h>
-+#include <asm/gpio.h>
-+
-+#include <ar231x_platform.h>
-+#include <ar2315_regs.h>
-+#include <ar231x.h>
-+#include "devices.h"
-+#include "ar2315.h"
-+
-+static u32 gpiointmask = 0, gpiointval = 0;
-+
-+static inline void ar2315_gpio_irq(void)
-+{
-+      u32 pend;
-+      int bit = -1;
-+
-+      /* only do one gpio interrupt at a time */
-+      pend = (ar231x_read_reg(AR2315_GPIO_DI) ^ gpiointval) & gpiointmask;
-+
-+      if (pend) {
-+              bit = fls(pend) - 1;
-+              pend &= ~(1 << bit);
-+              gpiointval ^= (1 << bit);
-+      }
-+
-+      if (!pend)
-+              ar231x_write_reg(AR2315_ISR, AR2315_ISR_GPIO);
-+
-+      /* Enable interrupt with edge detection */
-+      if ((ar231x_read_reg(AR2315_GPIO_CR) & AR2315_GPIO_CR_M(bit)) != AR2315_GPIO_CR_I(bit))
-+              return;
-+
-+      if (bit >= 0)
-+              do_IRQ(AR531X_GPIO_IRQ_BASE + bit);
-+}
-+
-+
-+/*
-+ * Called when an interrupt is received, this function
-+ * determines exactly which interrupt it was, and it
-+ * invokes the appropriate handler.
-+ *
-+ * Implicitly, we also define interrupt priority by
-+ * choosing which to dispatch first.
-+ */
-+static asmlinkage void
-+ar2315_irq_dispatch(void)
-+{
-+      int pending = read_c0_status() & read_c0_cause();
-+
-+      if (pending & CAUSEF_IP3)
-+              do_IRQ(AR2315_IRQ_WLAN0_INTRS);
-+      else if (pending & CAUSEF_IP4)
-+              do_IRQ(AR2315_IRQ_ENET0_INTRS);
-+      else if (pending & CAUSEF_IP2) {
-+              unsigned int misc_intr = ar231x_read_reg(AR2315_ISR) & ar231x_read_reg(AR2315_IMR);
-+
-+              if (misc_intr & AR2315_ISR_SPI)
-+                      do_IRQ(AR531X_MISC_IRQ_SPI);
-+              else if (misc_intr & AR2315_ISR_TIMER)
-+                      do_IRQ(AR531X_MISC_IRQ_TIMER);
-+              else if (misc_intr & AR2315_ISR_AHB)
-+                      do_IRQ(AR531X_MISC_IRQ_AHB_PROC);
-+              else if (misc_intr & AR2315_ISR_GPIO)
-+                      ar2315_gpio_irq();
-+              else if (misc_intr & AR2315_ISR_UART0)
-+                      do_IRQ(AR531X_MISC_IRQ_UART0);
-+              else if (misc_intr & AR2315_ISR_WD)
-+                      do_IRQ(AR531X_MISC_IRQ_WATCHDOG);
-+              else
-+                      do_IRQ(AR531X_MISC_IRQ_NONE);
-+      } else if (pending & CAUSEF_IP7)
-+              do_IRQ(AR531X_IRQ_CPU_CLOCK);
-+}
-+
-+static void ar2315_set_gpiointmask(int gpio, int level)
-+{
-+      u32 reg;
-+
-+      reg = ar231x_read_reg(AR2315_GPIO_INT);
-+      reg &= ~(AR2315_GPIO_INT_M | AR2315_GPIO_INT_LVL_M);
-+      reg |= gpio | AR2315_GPIO_INT_LVL(level);
-+      ar231x_write_reg(AR2315_GPIO_INT, reg);
-+}
-+
-+static void ar2315_gpio_intr_enable(unsigned int irq)
-+{
-+      unsigned int gpio = irq - AR531X_GPIO_IRQ_BASE;
-+
-+      /* Enable interrupt with edge detection */
-+      if ((ar231x_read_reg(AR2315_GPIO_CR) & AR2315_GPIO_CR_M(gpio)) != AR2315_GPIO_CR_I(gpio))
-+              return;
-+
-+      gpiointmask |= (1 << gpio);
-+      ar2315_set_gpiointmask(gpio, 3);
-+}
-+
-+static unsigned int ar2315_gpio_intr_startup(unsigned int irq)
-+{
-+      unsigned int gpio = irq - AR531X_GPIO_IRQ_BASE;
-+
-+      /* reconfigure GPIO line as input */
-+      ar231x_mask_reg(AR2315_GPIO_CR, AR2315_GPIO_CR_M(gpio), AR2315_GPIO_CR_I(gpio));
-+      ar2315_gpio_intr_enable(irq);
-+      return 0;
-+}
-+
-+static void ar2315_gpio_intr_disable(unsigned int irq)
-+{
-+      unsigned int gpio = irq - AR531X_GPIO_IRQ_BASE;
-+
-+      /* Disable interrupt */
-+      gpiointmask &= ~(1 << gpio);
-+      ar2315_set_gpiointmask(gpio, 0);
-+}
-+
-+static void
-+ar2315_gpio_intr_end(unsigned int irq)
-+{
-+      if (!(irq_desc[irq].status & (IRQ_DISABLED | IRQ_INPROGRESS)))
-+              ar2315_gpio_intr_enable(irq);
-+}
-+
-+static struct irq_chip ar2315_gpio_intr_controller = {
-+      .typename       = "AR2315-GPIO",
-+      .startup  = ar2315_gpio_intr_startup,
-+      .ack      = ar2315_gpio_intr_disable,
-+      .mask_ack = ar2315_gpio_intr_disable,
-+      .mask     = ar2315_gpio_intr_disable,
-+      .unmask   = ar2315_gpio_intr_enable,
-+      .end      = ar2315_gpio_intr_end,
-+};
-+
-+static void
-+ar2315_misc_intr_enable(unsigned int irq)
-+{
-+      unsigned int imr;
-+
-+      imr = ar231x_read_reg(AR2315_IMR);
-+      switch(irq) {
-+      case AR531X_MISC_IRQ_SPI:
-+               imr |= AR2315_ISR_SPI;
-+               break;
-+      case AR531X_MISC_IRQ_TIMER:
-+           imr |= AR2315_ISR_TIMER;
-+           break;
-+      case AR531X_MISC_IRQ_AHB_PROC:
-+           imr |= AR2315_ISR_AHB;
-+           break;
-+      case AR531X_MISC_IRQ_GPIO:
-+           imr |= AR2315_ISR_GPIO;
-+           break;
-+      case AR531X_MISC_IRQ_UART0:
-+           imr |= AR2315_ISR_UART0;
-+           break;
-+      case AR531X_MISC_IRQ_WATCHDOG:
-+           imr |= AR2315_ISR_WD;
-+           break;
-+      default:
-+              break;
-+      }
-+      ar231x_write_reg(AR2315_IMR, imr);
-+}
-+
-+static void
-+ar2315_misc_intr_disable(unsigned int irq)
-+{
-+      unsigned int imr;
-+
-+      imr = ar231x_read_reg(AR2315_IMR);
-+      switch(irq) {
-+      case AR531X_MISC_IRQ_SPI:
-+               imr &= ~AR2315_ISR_SPI;
-+               break;
-+      case AR531X_MISC_IRQ_TIMER:
-+           imr &= ~AR2315_ISR_TIMER;
-+           break;
-+      case AR531X_MISC_IRQ_AHB_PROC:
-+           imr &= ~AR2315_ISR_AHB;
-+           break;
-+      case AR531X_MISC_IRQ_GPIO:
-+           imr &= ~AR2315_ISR_GPIO;
-+           break;
-+      case AR531X_MISC_IRQ_UART0:
-+           imr &= ~AR2315_ISR_UART0;
-+           break;
-+      case AR531X_MISC_IRQ_WATCHDOG:
-+           imr &= ~AR2315_ISR_WD;
-+           break;
-+      default:
-+              break;
-+      }
-+      ar231x_write_reg(AR2315_IMR, imr);
-+}
-+
-+static void
-+ar2315_misc_intr_end(unsigned int irq)
-+{
-+      if (!(irq_desc[irq].status & (IRQ_DISABLED | IRQ_INPROGRESS)))
-+              ar2315_misc_intr_enable(irq);
-+}
-+
-+
-+static struct irq_chip ar2315_misc_intr_controller = {
-+      .typename       = "AR2315-MISC",
-+      .ack      = ar2315_misc_intr_disable,
-+      .mask_ack = ar2315_misc_intr_disable,
-+      .mask     = ar2315_misc_intr_disable,
-+      .unmask   = ar2315_misc_intr_enable,
-+      .end      = ar2315_misc_intr_end,
-+};
-+
-+static irqreturn_t ar2315_ahb_proc_handler(int cpl, void *dev_id)
-+{
-+    ar231x_write_reg(AR2315_AHB_ERR0, AHB_ERROR_DET);
-+    ar231x_read_reg(AR2315_AHB_ERR1);
-+
-+    printk(KERN_ERR "AHB fatal error\n");
-+    machine_restart("AHB error"); /* Catastrophic failure */
-+
-+    return IRQ_HANDLED;
-+}
-+
-+static struct irqaction ar2315_ahb_proc_interrupt  = {
-+      .handler        = ar2315_ahb_proc_handler,
-+      .flags          = IRQF_DISABLED,
-+      .name           = "ar2315_ahb_proc_interrupt",
-+};
-+
-+static struct irqaction cascade  = {
-+      .handler        = no_action,
-+      .flags          = IRQF_DISABLED,
-+      .name           = "cascade",
-+};
-+
-+void
-+ar2315_irq_init(void)
-+{
-+      int i;
-+
-+      if (!is_2315())
-+              return;
-+
-+      ar231x_irq_dispatch = ar2315_irq_dispatch;
-+      gpiointval = ar231x_read_reg(AR2315_GPIO_DI);
-+      for (i = 0; i < AR531X_MISC_IRQ_COUNT; i++) {
-+              int irq = AR531X_MISC_IRQ_BASE + i;
-+              set_irq_chip_and_handler(irq, &ar2315_misc_intr_controller,
-+                      handle_level_irq);
-+      }
-+      for (i = 0; i < AR531X_GPIO_IRQ_COUNT; i++) {
-+              int irq = AR531X_GPIO_IRQ_BASE + i;
-+              set_irq_chip_and_handler(irq, &ar2315_gpio_intr_controller,
-+                      handle_level_irq);
-+      }
-+      setup_irq(AR531X_MISC_IRQ_GPIO, &cascade);
-+      setup_irq(AR531X_MISC_IRQ_AHB_PROC, &ar2315_ahb_proc_interrupt);
-+      setup_irq(AR2315_IRQ_MISC_INTRS, &cascade);
-+}
-+
-+const struct ar231x_gpiodev ar2315_gpiodev;
-+
-+static u32
-+ar2315_gpio_get_output(void)
-+{
-+      u32 reg;
-+      reg = ar231x_read_reg(AR2315_GPIO_CR);
-+      reg &= ar2315_gpiodev.valid_mask;
-+      return reg;
-+}
-+
-+static u32
-+ar2315_gpio_set_output(u32 mask, u32 val)
-+{
-+      u32 reg;
-+
-+      reg = ar231x_read_reg(AR2315_GPIO_CR);
-+      reg &= ~mask;
-+      reg |= val;
-+      ar231x_write_reg(AR2315_GPIO_CR, reg);
-+      return reg;
-+}
-+
-+static u32
-+ar2315_gpio_get(void)
-+{
-+      u32 reg;
-+      reg = ar231x_read_reg(AR2315_GPIO_DI);
-+      reg &= ar2315_gpiodev.valid_mask;
-+      return reg;
-+}
-+
-+static u32
-+ar2315_gpio_set(u32 mask, u32 value)
-+{
-+      u32 reg;
-+      reg = ar231x_read_reg(AR2315_GPIO_DO);
-+      reg &= ~mask;
-+      reg |= value;
-+      ar231x_write_reg(AR2315_GPIO_DO, reg);
-+      return reg;
-+}
-+
-+const struct ar231x_gpiodev ar2315_gpiodev = {
-+      .valid_mask = (1 << 22) - 1,
-+      .get_output = ar2315_gpio_get_output,
-+      .set_output = ar2315_gpio_set_output,
-+      .get = ar2315_gpio_get,
-+      .set = ar2315_gpio_set,
-+};
-+
-+static struct ar231x_eth ar2315_eth_data = {
-+      .reset_base = AR2315_RESET,
-+      .reset_mac = AR2315_RESET_ENET0,
-+      .reset_phy = AR2315_RESET_EPHY0,
-+      .phy_base = AR2315_ENET0,
-+      .config = &ar231x_board,
-+};
-+
-+static struct resource ar2315_spiflash_res[] = {
-+      {
-+              .name = "flash_base",
-+              .flags = IORESOURCE_MEM,
-+              .start = KSEG1ADDR(AR2315_SPI_READ),
-+              .end = KSEG1ADDR(AR2315_SPI_READ) + 0x1000000 - 1,
-+      },
-+      {
-+              .name = "flash_regs",
-+              .flags = IORESOURCE_MEM,
-+              .start = 0x11300000,
-+              .end = 0x11300012,
-+      },
-+};
-+
-+static struct platform_device ar2315_spiflash = {
-+      .id = 0,
-+      .name = "spiflash",
-+      .resource = ar2315_spiflash_res,
-+      .num_resources = ARRAY_SIZE(ar2315_spiflash_res)
-+};
-+
-+static struct platform_device ar2315_wdt = {
-+      .id = 0,
-+      .name = "ar2315_wdt",
-+};
-+
-+#define SPI_FLASH_CTL      0x00
-+#define SPI_FLASH_OPCODE   0x04
-+#define SPI_FLASH_DATA     0x08
-+
-+static inline u32
-+spiflash_read_reg(int reg)
-+{
-+      return ar231x_read_reg(KSEG1ADDR(AR2315_SPI) + reg);
-+}
-+
-+static inline void
-+spiflash_write_reg(int reg, u32 data)
-+{
-+      ar231x_write_reg(KSEG1ADDR(AR2315_SPI) + reg, data);
-+}
-+
-+static u32
-+spiflash_wait_status(void)
-+{
-+      u32 reg;
-+
-+      do {
-+              reg = spiflash_read_reg(SPI_FLASH_CTL);
-+      } while (reg & SPI_CTL_BUSY);
-+
-+      return reg;
-+}
-+
-+static u8
-+spiflash_probe(void)
-+{
-+      u32 reg;
-+
-+      reg = spiflash_wait_status();
-+      reg &= ~SPI_CTL_TX_RX_CNT_MASK;
-+      reg |= (1 << 4) | 4 | SPI_CTL_START;
-+
-+      spiflash_write_reg(SPI_FLASH_OPCODE, 0xab);
-+      spiflash_write_reg(SPI_FLASH_CTL, reg);
-+
-+      reg = spiflash_wait_status();
-+      reg = spiflash_read_reg(SPI_FLASH_DATA);
-+      reg &= 0xff;
-+
-+      return (u8) reg;
-+}
-+
-+
-+#define STM_8MBIT_SIGNATURE     0x13
-+#define STM_16MBIT_SIGNATURE    0x14
-+#define STM_32MBIT_SIGNATURE    0x15
-+#define STM_64MBIT_SIGNATURE    0x16
-+#define STM_128MBIT_SIGNATURE   0x17
-+
-+static u8 __init *
-+ar2315_flash_limit(void)
-+{
-+      u32 flash_size = 0;
-+
-+      /* probe the flash chip size */
-+      switch(spiflash_probe()) {
-+              case STM_8MBIT_SIGNATURE:
-+                      flash_size = 0x00100000;
-+                      break;
-+              case STM_16MBIT_SIGNATURE:
-+                      flash_size = 0x00200000;
-+                      break;
-+              case STM_32MBIT_SIGNATURE:
-+                      flash_size = 0x00400000;
-+                      break;
-+              case STM_64MBIT_SIGNATURE:
-+                      flash_size = 0x00800000;
-+                      break;
-+              case STM_128MBIT_SIGNATURE:
-+                      flash_size = 0x01000000;
-+                      break;
-+      }
-+
-+      ar2315_spiflash_res[0].end = ar2315_spiflash_res[0].start +
-+              flash_size - 1;
-+      return (u8 *) ar2315_spiflash_res[0].end + 1;
-+}
-+
-+#ifdef CONFIG_LEDS_GPIO
-+static struct gpio_led ar2315_leds[6];
-+static struct gpio_led_platform_data ar2315_led_data = {
-+      .leds = (void *) ar2315_leds,
-+};
-+
-+static struct platform_device ar2315_gpio_leds = {
-+      .name = "leds-gpio",
-+      .id = -1,
-+      .dev = {
-+              .platform_data = (void *) &ar2315_led_data,
-+      }
-+};
-+
-+static void __init
-+ar2315_init_gpio(void)
-+{
-+      static char led_names[6][6];
-+      int i, led = 0;
-+
-+      ar2315_led_data.num_leds = 0;
-+      for(i = 1; i < 8; i++)
-+      {
-+              if((i == AR2315_RESET_GPIO) ||
-+                 (i == ar231x_board.config->resetConfigGpio))
-+                      continue;
-+
-+              if(i == ar231x_board.config->sysLedGpio)
-+                      strcpy(led_names[led], "wlan");
-+              else
-+                      sprintf(led_names[led], "gpio%d", i);
-+
-+              ar2315_leds[led].name = led_names[led];
-+              ar2315_leds[led].gpio = i;
-+              ar2315_leds[led].active_low = 0;
-+              led++;
-+      }
-+      ar2315_led_data.num_leds = led;
-+      platform_device_register(&ar2315_gpio_leds);
-+}
-+#else
-+static inline void ar2315_init_gpio(void)
-+{
-+}
-+#endif
-+
-+int __init
-+ar2315_init_devices(void)
-+{
-+      if (!is_2315())
-+              return 0;
-+
-+      /* Find board configuration */
-+      ar231x_find_config(ar2315_flash_limit());
-+      ar2315_eth_data.macaddr = ar231x_board.config->enet0_mac;
-+
-+      ar2315_init_gpio();
-+      platform_device_register(&ar2315_wdt);
-+      platform_device_register(&ar2315_spiflash);
-+      ar231x_add_ethernet(0, AR2315_ENET0, AR2315_IRQ_ENET0_INTRS,
-+              &ar2315_eth_data);
-+      ar231x_add_wmac(0, AR2315_WLAN0, AR2315_IRQ_WLAN0_INTRS);
-+
-+      return 0;
-+}
-+
-+static void
-+ar2315_restart(char *command)
-+{
-+      void (*mips_reset_vec)(void) = (void *) 0xbfc00000;
-+
-+      local_irq_disable();
-+
-+      /* try reset the system via reset control */
-+      ar231x_write_reg(AR2315_COLD_RESET,AR2317_RESET_SYSTEM);
-+
-+      /* Cold reset does not work on the AR2315/6, use the GPIO reset bits a workaround.
-+       * give it some time to attempt a gpio based hardware reset
-+       * (atheros reference design workaround) */
-+      gpio_direction_output(AR2315_RESET_GPIO, 0);
-+      mdelay(100);
-+
-+      /* Some boards (e.g. Senao EOC-2610) don't implement the reset logic
-+       * workaround. Attempt to jump to the mips reset location -
-+       * the boot loader itself might be able to recover the system */
-+      mips_reset_vec();
-+}
-+
-+
-+/*
-+ * This table is indexed by bits 5..4 of the CLOCKCTL1 register
-+ * to determine the predevisor value.
-+ */
-+static int __initdata CLOCKCTL1_PREDIVIDE_TABLE[4] = { 1, 2, 4, 5 };
-+static int __initdata PLLC_DIVIDE_TABLE[5] = { 2, 3, 4, 6, 3 };
-+
-+static unsigned int __init
-+ar2315_sys_clk(unsigned int clockCtl)
-+{
-+    unsigned int pllcCtrl,cpuDiv;
-+    unsigned int pllcOut,refdiv,fdiv,divby2;
-+      unsigned int clkDiv;
-+
-+    pllcCtrl = ar231x_read_reg(AR2315_PLLC_CTL);
-+    refdiv = (pllcCtrl & PLLC_REF_DIV_M) >> PLLC_REF_DIV_S;
-+    refdiv = CLOCKCTL1_PREDIVIDE_TABLE[refdiv];
-+    fdiv = (pllcCtrl & PLLC_FDBACK_DIV_M) >> PLLC_FDBACK_DIV_S;
-+    divby2 = (pllcCtrl & PLLC_ADD_FDBACK_DIV_M) >> PLLC_ADD_FDBACK_DIV_S;
-+    divby2 += 1;
-+    pllcOut = (40000000/refdiv)*(2*divby2)*fdiv;
-+
-+
-+    /* clkm input selected */
-+      switch(clockCtl & CPUCLK_CLK_SEL_M) {
-+              case 0:
-+              case 1:
-+                      clkDiv = PLLC_DIVIDE_TABLE[(pllcCtrl & PLLC_CLKM_DIV_M) >> PLLC_CLKM_DIV_S];
-+                      break;
-+              case 2:
-+                      clkDiv = PLLC_DIVIDE_TABLE[(pllcCtrl & PLLC_CLKC_DIV_M) >> PLLC_CLKC_DIV_S];
-+                      break;
-+              default:
-+                      pllcOut = 40000000;
-+                      clkDiv = 1;
-+                      break;
-+      }
-+      cpuDiv = (clockCtl & CPUCLK_CLK_DIV_M) >> CPUCLK_CLK_DIV_S;
-+      cpuDiv = cpuDiv * 2 ?: 1;
-+      return (pllcOut/(clkDiv * cpuDiv));
-+}
-+
-+static inline unsigned int
-+ar2315_cpu_frequency(void)
-+{
-+    return ar2315_sys_clk(ar231x_read_reg(AR2315_CPUCLK));
-+}
-+
-+static inline unsigned int
-+ar2315_apb_frequency(void)
-+{
-+    return ar2315_sys_clk(ar231x_read_reg(AR2315_AMBACLK));
-+}
-+
-+void __init
-+ar2315_time_init(void)
-+{
-+      if (!is_2315())
-+              return;
-+
-+      mips_hpt_frequency = ar2315_cpu_frequency() / 2;
-+}
-+
-+void __init
-+ar2315_prom_init(void)
-+{
-+      u32 memsize, memcfg, devid;
-+
-+      if (!is_2315())
-+              return;
-+
-+      memcfg = ar231x_read_reg(AR2315_MEM_CFG);
-+      memsize   = 1 + ((memcfg & SDRAM_DATA_WIDTH_M) >> SDRAM_DATA_WIDTH_S);
-+      memsize <<= 1 + ((memcfg & SDRAM_COL_WIDTH_M) >> SDRAM_COL_WIDTH_S);
-+      memsize <<= 1 + ((memcfg & SDRAM_ROW_WIDTH_M) >> SDRAM_ROW_WIDTH_S);
-+      memsize <<= 3;
-+      add_memory_region(0, memsize, BOOT_MEM_RAM);
-+
-+      /* Detect the hardware based on the device ID */
-+      devid = ar231x_read_reg(AR2315_SREV) & AR2315_REV_CHIP;
-+      switch(devid) {
-+              case 0x90:
-+              case 0x91:
-+                      ar231x_devtype = DEV_TYPE_AR2317;
-+                      break;
-+              default:
-+                      ar231x_devtype = DEV_TYPE_AR2315;
-+                      break;
-+      }
-+      ar231x_gpiodev = &ar2315_gpiodev;
-+      ar231x_board.devid = devid;
-+}
-+
-+void __init
-+ar2315_plat_setup(void)
-+{
-+      u32 config;
-+
-+      if (!is_2315())
-+              return;
-+
-+      /* Clear any lingering AHB errors */
-+      config = read_c0_config();
-+      write_c0_config(config & ~0x3);
-+      ar231x_write_reg(AR2315_AHB_ERR0,AHB_ERROR_DET);
-+      ar231x_read_reg(AR2315_AHB_ERR1);
-+      ar231x_write_reg(AR2315_WDC, AR2315_WDC_IGNORE_EXPIRATION);
-+
-+      _machine_restart = ar2315_restart;
-+      ar231x_serial_setup(KSEG1ADDR(AR2315_UART0), ar2315_apb_frequency());
-+}
---- /dev/null
-+++ b/arch/mips/ar231x/ar2315.h
-@@ -0,0 +1,37 @@
-+#ifndef __AR2315_H
-+#define __AR2315_H
-+
-+#ifdef CONFIG_ATHEROS_AR2315
-+
-+extern void ar2315_irq_init(void);
-+extern int ar2315_init_devices(void);
-+extern void ar2315_prom_init(void);
-+extern void ar2315_plat_setup(void);
-+extern void ar2315_time_init(void);
-+
-+#else
-+
-+static inline void ar2315_irq_init(void)
-+{
-+}
-+
-+static inline int ar2315_init_devices(void)
-+{
-+      return 0;
-+}
-+
-+static inline void ar2315_prom_init(void)
-+{
-+}
-+
-+static inline void ar2315_plat_setup(void)
-+{
-+}
-+
-+static inline void ar2315_time_init(void)
-+{
-+}
-+
-+#endif
-+
-+#endif
---- /dev/null
-+++ b/arch/mips/ar231x/ar5312.h
-@@ -0,0 +1,38 @@
-+#ifndef __AR5312_H
-+#define __AR5312_H
-+
-+#ifdef CONFIG_ATHEROS_AR5312
-+
-+extern void ar5312_irq_init(void);
-+extern int ar5312_init_devices(void);
-+extern void ar5312_prom_init(void);
-+extern void ar5312_plat_setup(void);
-+extern void ar5312_time_init(void);
-+extern void ar5312_time_init(void);
-+
-+#else
-+
-+static inline void ar5312_irq_init(void)
-+{
-+}
-+
-+static inline int ar5312_init_devices(void)
-+{
-+      return 0;
-+}
-+
-+static inline void ar5312_prom_init(void)
-+{
-+}
-+
-+static inline void ar5312_plat_setup(void)
-+{
-+}
-+
-+static inline void ar5312_time_init(void)
-+{
-+}
-+
-+#endif
-+
-+#endif
---- /dev/null
-+++ b/arch/mips/include/asm/mach-ar231x/ar231x.h
-@@ -0,0 +1,54 @@
-+#ifndef __AR531X_H
-+#define __AR531X_H
-+
-+#define AR531X_MISC_IRQ_BASE          0x20
-+#define AR531X_GPIO_IRQ_BASE          0x30
-+
-+/* Software's idea of interrupts handled by "CPU Interrupt Controller" */
-+#define AR531X_IRQ_NONE               MIPS_CPU_IRQ_BASE+0
-+#define AR531X_IRQ_CPU_CLOCK  MIPS_CPU_IRQ_BASE+7 /* C0_CAUSE: 0x8000 */
-+
-+/* Miscellaneous interrupts, which share IP6 */
-+#define AR531X_MISC_IRQ_NONE          AR531X_MISC_IRQ_BASE+0
-+#define AR531X_MISC_IRQ_TIMER         AR531X_MISC_IRQ_BASE+1
-+#define AR531X_MISC_IRQ_AHB_PROC      AR531X_MISC_IRQ_BASE+2
-+#define AR531X_MISC_IRQ_AHB_DMA               AR531X_MISC_IRQ_BASE+3
-+#define AR531X_MISC_IRQ_GPIO          AR531X_MISC_IRQ_BASE+4
-+#define AR531X_MISC_IRQ_UART0         AR531X_MISC_IRQ_BASE+5
-+#define AR531X_MISC_IRQ_UART0_DMA     AR531X_MISC_IRQ_BASE+6
-+#define AR531X_MISC_IRQ_WATCHDOG      AR531X_MISC_IRQ_BASE+7
-+#define AR531X_MISC_IRQ_LOCAL         AR531X_MISC_IRQ_BASE+8
-+#define AR531X_MISC_IRQ_SPI           AR531X_MISC_IRQ_BASE+9
-+#define AR531X_MISC_IRQ_COUNT         10
-+
-+/* GPIO Interrupts [0..7], share AR531X_MISC_IRQ_GPIO */
-+#define AR531X_GPIO_IRQ_NONE            AR531X_GPIO_IRQ_BASE+0
-+#define AR531X_GPIO_IRQ(n)              AR531X_GPIO_IRQ_BASE+n
-+#define AR531X_GPIO_IRQ_COUNT           22
-+
-+static inline u32
-+ar231x_read_reg(u32 reg)
-+{
-+      return __raw_readl((u32 *) KSEG1ADDR(reg));
-+}
-+
-+static inline void
-+ar231x_write_reg(u32 reg, u32 val)
-+{
-+      __raw_writel(val, (u32 *) KSEG1ADDR(reg));
-+}
-+
-+static inline u32
-+ar231x_mask_reg(u32 reg, u32 mask, u32 val)
-+{
-+      u32 ret;
-+
-+      ret = ar231x_read_reg(reg);
-+      ret &= ~mask;
-+      ret |= val;
-+      ar231x_write_reg(reg, ret);
-+
-+      return ret;
-+}
-+
-+#endif
---- /dev/null
-+++ b/arch/mips/ar231x/devices.h
-@@ -0,0 +1,37 @@
-+#ifndef __AR231X_DEVICES_H
-+#define __AR231X_DEVICES_H
-+
-+enum {
-+      /* handled by ar5312.c */
-+      DEV_TYPE_AR2312,
-+      DEV_TYPE_AR2313,
-+      DEV_TYPE_AR5312,
-+
-+      /* handled by ar2315.c */
-+      DEV_TYPE_AR2315,
-+      DEV_TYPE_AR2316,
-+      DEV_TYPE_AR2317,
-+
-+      DEV_TYPE_UNKNOWN
-+};
-+
-+extern int ar231x_devtype;
-+extern struct ar231x_board_config ar231x_board;
-+extern asmlinkage void (*ar231x_irq_dispatch)(void);
-+
-+extern int ar231x_find_config(u8 *flash_limit);
-+extern void ar231x_serial_setup(u32 mapbase, unsigned int uartclk);
-+extern int ar231x_add_wmac(int nr, u32 base, int irq);
-+extern int ar231x_add_ethernet(int nr, u32 base, int irq, void *pdata);
-+
-+static inline bool is_2315(void)
-+{
-+      return (current_cpu_data.cputype == CPU_4KEC);
-+}
-+
-+static inline bool is_5312(void)
-+{
-+      return !is_2315();
-+}
-+
-+#endif
---- /dev/null
-+++ b/arch/mips/ar231x/devices.c
-@@ -0,0 +1,175 @@
-+#include <linux/kernel.h>
-+#include <linux/init.h>
-+#include <linux/serial.h>
-+#include <linux/serial_core.h>
-+#include <linux/serial_8250.h>
-+#include <linux/platform_device.h>
-+#include <ar231x_platform.h>
-+#include <ar231x.h>
-+#include "devices.h"
-+#include "ar5312.h"
-+#include "ar2315.h"
-+
-+struct ar231x_board_config ar231x_board;
-+int ar231x_devtype = DEV_TYPE_UNKNOWN;
-+const struct ar231x_gpiodev *ar231x_gpiodev;
-+EXPORT_SYMBOL(ar231x_gpiodev);
-+
-+static struct resource ar231x_eth0_res[] = {
-+      {
-+              .name = "eth0_membase",
-+              .flags = IORESOURCE_MEM,
-+      },
-+      {
-+              .name = "eth0_irq",
-+              .flags = IORESOURCE_IRQ,
-+      }
-+};
-+
-+static struct resource ar231x_eth1_res[] = {
-+      {
-+              .name = "eth1_membase",
-+              .flags = IORESOURCE_MEM,
-+      },
-+      {
-+              .name = "eth1_irq",
-+              .flags = IORESOURCE_IRQ,
-+      }
-+};
-+
-+static struct platform_device ar231x_eth[] = {
-+      {
-+              .id = 0,
-+              .name = "ar231x-eth",
-+              .resource = ar231x_eth0_res,
-+              .num_resources = ARRAY_SIZE(ar231x_eth0_res)
-+      },
-+      {
-+              .id = 1,
-+              .name = "ar231x-eth",
-+              .resource = ar231x_eth1_res,
-+              .num_resources = ARRAY_SIZE(ar231x_eth1_res)
-+      }
-+};
-+
-+static struct resource ar231x_wmac0_res[] = {
-+      {
-+              .name = "wmac0_membase",
-+              .flags = IORESOURCE_MEM,
-+      },
-+      {
-+              .name = "wmac0_irq",
-+              .flags = IORESOURCE_IRQ,
-+      }
-+};
-+
-+static struct resource ar231x_wmac1_res[] = {
-+      {
-+              .name = "wmac1_membase",
-+              .flags = IORESOURCE_MEM,
-+      },
-+      {
-+              .name = "wmac1_irq",
-+              .flags = IORESOURCE_IRQ,
-+      }
-+};
-+
-+
-+static struct platform_device ar231x_wmac[] = {
-+      {
-+              .id = 0,
-+              .name = "ar231x-wmac",
-+              .resource = ar231x_wmac0_res,
-+              .num_resources = ARRAY_SIZE(ar231x_wmac0_res),
-+              .dev.platform_data = &ar231x_board,
-+      },
-+      {
-+              .id = 1,
-+              .name = "ar231x-wmac",
-+              .resource = ar231x_wmac1_res,
-+              .num_resources = ARRAY_SIZE(ar231x_wmac1_res),
-+              .dev.platform_data = &ar231x_board,
-+      },
-+};
-+
-+static const char *devtype_strings[] = {
-+      [DEV_TYPE_AR5312] = "Atheros AR5312",
-+      [DEV_TYPE_AR2312] = "Atheros AR2312",
-+      [DEV_TYPE_AR2313] = "Atheros AR2313",
-+      [DEV_TYPE_AR2315] = "Atheros AR2315",
-+      [DEV_TYPE_AR2316] = "Atheros AR2316",
-+      [DEV_TYPE_AR2317] = "Atheros AR2317",
-+      [DEV_TYPE_UNKNOWN] = "Atheros (unknown)",
-+};
-+
-+const char *get_system_type(void)
-+{
-+      if ((ar231x_devtype >= ARRAY_SIZE(devtype_strings)) ||
-+              !devtype_strings[ar231x_devtype])
-+              return devtype_strings[DEV_TYPE_UNKNOWN];
-+      return devtype_strings[ar231x_devtype];
-+}
-+
-+
-+int __init
-+ar231x_add_ethernet(int nr, u32 base, int irq, void *pdata)
-+{
-+      struct resource *res;
-+
-+      ar231x_eth[nr].dev.platform_data = pdata;
-+      res = &ar231x_eth[nr].resource[0];
-+      res->start = base;
-+      res->end = base + 0x2000 - 1;
-+      res++;
-+      res->start = irq;
-+      res->end = irq;
-+      return platform_device_register(&ar231x_eth[nr]);
-+}
-+
-+void __init
-+ar231x_serial_setup(u32 mapbase, unsigned int uartclk)
-+{
-+      struct uart_port s;
-+
-+      memset(&s, 0, sizeof(s));
-+
-+      s.flags = UPF_BOOT_AUTOCONF | UPF_SKIP_TEST;
-+      s.iotype = UPIO_MEM;
-+      s.irq = AR531X_MISC_IRQ_UART0;
-+      s.regshift = 2;
-+      s.mapbase = mapbase;
-+      s.uartclk = uartclk;
-+      s.membase = (void __iomem *)s.mapbase;
-+
-+      early_serial_setup(&s);
-+}
-+
-+int __init
-+ar231x_add_wmac(int nr, u32 base, int irq)
-+{
-+      struct resource *res;
-+
-+      ar231x_wmac[nr].dev.platform_data = &ar231x_board;
-+      res = &ar231x_wmac[nr].resource[0];
-+      res->start = base;
-+      res->end = base + 0x10000 - 1;
-+      res++;
-+      res->start = irq;
-+      res->end = irq;
-+      return platform_device_register(&ar231x_wmac[nr]);
-+}
-+
-+static int __init ar231x_register_devices(void)
-+{
-+      static struct resource res = {
-+              .start = 0xFFFFFFFF,
-+      };
-+
-+      platform_device_register_simple("GPIODEV", 0, &res, 1);
-+      ar5312_init_devices();
-+      ar2315_init_devices();
-+
-+      return 0;
-+}
-+
-+device_initcall(ar231x_register_devices);
diff --git a/target/linux/atheros/patches-2.6.33/101-early-printk-support.patch b/target/linux/atheros/patches-2.6.33/101-early-printk-support.patch
deleted file mode 100644 (file)
index 8feec4c..0000000
+++ /dev/null
@@ -1,68 +0,0 @@
---- /dev/null
-+++ b/arch/mips/ar231x/early_printk.c
-@@ -0,0 +1,44 @@
-+/*
-+ * This file is subject to the terms and conditions of the GNU General Public
-+ * License.  See the file "COPYING" in the main directory of this archive
-+ * for more details.
-+ *
-+ * Copyright (C) 2010 Gabor Juhos <juhosg@openwrt.org>
-+ */
-+
-+#include <linux/mm.h>
-+#include <linux/io.h>
-+#include <linux/serial_reg.h>
-+#include <asm/addrspace.h>
-+
-+#include <asm/mach-ar231x/ar2315_regs.h>
-+#include <asm/mach-ar231x/ar5312_regs.h>
-+#include "devices.h"
-+
-+static inline void prom_uart_wr(void __iomem *base, unsigned reg,
-+                              unsigned char ch)
-+{
-+      __raw_writeb(ch, base + 4 * reg);
-+}
-+
-+static inline unsigned char prom_uart_rr(void __iomem *base, unsigned reg)
-+{
-+      return __raw_readb(base + 4 * reg);
-+}
-+
-+void prom_putchar(unsigned char ch)
-+{
-+      static void __iomem *base;
-+
-+      if (unlikely(base == NULL)) {
-+              if (is_2315())
-+                      base = (void __iomem *)(KSEG1ADDR(AR2315_UART0));
-+              else
-+                      base = (void __iomem *)(KSEG1ADDR(AR531X_UART0));
-+      }
-+
-+      while ((prom_uart_rr(base, UART_LSR) & UART_LSR_THRE) == 0);
-+      prom_uart_wr(base, UART_TX, ch);
-+      while ((prom_uart_rr(base, UART_LSR) & UART_LSR_THRE) == 0);
-+}
-+
---- a/arch/mips/ar231x/Makefile
-+++ b/arch/mips/ar231x/Makefile
-@@ -9,5 +9,8 @@
- #
- obj-y += board.o prom.o devices.o
-+
-+obj-$(CONFIG_EARLY_PRINTK) += early_printk.o
-+
- obj-$(CONFIG_ATHEROS_AR5312) += ar5312.o
- obj-$(CONFIG_ATHEROS_AR2315) += ar2315.o
---- a/arch/mips/Kconfig
-+++ b/arch/mips/Kconfig
-@@ -94,6 +94,7 @@ config ATHEROS_AR231X
-       select SYS_SUPPORTS_BIG_ENDIAN
-       select SYS_SUPPORTS_32BIT_KERNEL
-       select GENERIC_GPIO
-+      select SYS_HAS_EARLY_PRINTK
-       help
-         Support for AR231x and AR531x based boards
diff --git a/target/linux/atheros/patches-2.6.33/105-ar2315_pci.patch b/target/linux/atheros/patches-2.6.33/105-ar2315_pci.patch
deleted file mode 100644 (file)
index 3f5e6b4..0000000
+++ /dev/null
@@ -1,297 +0,0 @@
---- a/arch/mips/ar231x/Makefile
-+++ b/arch/mips/ar231x/Makefile
-@@ -14,3 +14,4 @@ obj-$(CONFIG_EARLY_PRINTK) += early_prin
- obj-$(CONFIG_ATHEROS_AR5312) += ar5312.o
- obj-$(CONFIG_ATHEROS_AR2315) += ar2315.o
-+obj-$(CONFIG_ATHEROS_AR2315_PCI) += pci.o
---- /dev/null
-+++ b/arch/mips/ar231x/pci.c
-@@ -0,0 +1,230 @@
-+/*
-+ * This program is free software; you can redistribute it and/or
-+ * modify it under the terms of the GNU General Public License
-+ * as published by the Free Software Foundation; either version 2
-+ * of the License, or (at your option) any later version.
-+ *
-+ * This program is distributed in the hope that it will be useful,
-+ * but WITHOUT ANY WARRANTY; without even the implied warranty of
-+ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
-+ * GNU General Public License for more details.
-+ *
-+ * You should have received a copy of the GNU General Public License
-+ * along with this program; if not, write to the Free Software
-+ * Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.
-+ */
-+
-+#include <linux/types.h>
-+#include <linux/pci.h>
-+#include <linux/kernel.h>
-+#include <linux/init.h>
-+#include <linux/mm.h>
-+#include <linux/spinlock.h>
-+#include <linux/delay.h>
-+#include <linux/irq.h>
-+#include <asm/bootinfo.h>
-+#include <asm/paccess.h>
-+#include <asm/irq_cpu.h>
-+#include <asm/io.h>
-+#include <ar231x_platform.h>
-+#include <ar231x.h>
-+#include <ar2315_regs.h>
-+#include "devices.h"
-+
-+#define AR531X_MEM_BASE    0x80800000UL
-+#define AR531X_MEM_SIZE    0x00ffffffUL
-+#define AR531X_IO_SIZE     0x00007fffUL
-+
-+static unsigned long configspace;
-+
-+static int config_access(int devfn, int where, int size, u32 *ptr, bool write)
-+{
-+      unsigned long flags;
-+      int func = PCI_FUNC(devfn);
-+      int dev = PCI_SLOT(devfn);
-+      u32 value = 0;
-+      int err = 0;
-+      u32 addr;
-+
-+      if (((dev != 0) && (dev != 3)) || (func > 2))
-+              return PCIBIOS_DEVICE_NOT_FOUND;
-+
-+      /* Select Configuration access */
-+      local_irq_save(flags);
-+      ar231x_mask_reg(AR2315_PCI_MISC_CONFIG, 0, AR2315_PCIMISC_CFG_SEL);
-+      mb();
-+
-+      addr = (u32) configspace + (1 << (13 + dev)) + (func << 8) + where;
-+      if (size == 1)
-+              addr ^= 0x3;
-+      else if (size == 2)
-+              addr ^= 0x2;
-+
-+      if (write) {
-+              value = *ptr;
-+              if (size == 1)
-+                      err = put_dbe(value, (u8 *) addr);
-+              else if (size == 2)
-+                      err = put_dbe(value, (u16 *) addr);
-+              else if (size == 4)
-+                      err = put_dbe(value, (u32 *) addr);
-+      } else {
-+              if (size == 1)
-+                      err = get_dbe(value, (u8 *) addr);
-+              else if (size == 2)
-+                      err = get_dbe(value, (u16 *) addr);
-+              else if (size == 4)
-+                      err = get_dbe(value, (u32 *) addr);
-+              if (err)
-+                      *ptr = 0xffffffff;
-+              else
-+                      *ptr = value;
-+      }
-+
-+      /* Select Memory access */
-+      ar231x_mask_reg(AR2315_PCI_MISC_CONFIG, AR2315_PCIMISC_CFG_SEL, 0);
-+      local_irq_restore(flags);
-+
-+      return (err ? PCIBIOS_DEVICE_NOT_FOUND : PCIBIOS_SUCCESSFUL);
-+}
-+
-+static int ar231x_pci_read(struct pci_bus *bus, unsigned int devfn, int where, int size, u32 * value)
-+{
-+      return config_access(devfn, where, size, value, 0);
-+}
-+
-+static int ar231x_pci_write(struct pci_bus *bus, unsigned int devfn, int where, int size, u32 value)
-+{
-+      return config_access(devfn, where, size, &value, 1);
-+}
-+
-+struct pci_ops ar231x_pci_ops = {
-+      .read   = ar231x_pci_read,
-+      .write  = ar231x_pci_write,
-+};
-+
-+static struct resource ar231x_mem_resource = {
-+      .name   = "AR531x PCI MEM",
-+      .start  = AR531X_MEM_BASE,
-+      .end    = AR531X_MEM_BASE + AR531X_MEM_SIZE - AR531X_IO_SIZE - 1 + 0x4000000,
-+      .flags  = IORESOURCE_MEM,
-+};
-+
-+static struct resource ar231x_io_resource = {
-+      .name   = "AR531x PCI I/O",
-+      .start  = AR531X_MEM_BASE + AR531X_MEM_SIZE - AR531X_IO_SIZE,
-+      .end    = AR531X_MEM_BASE + AR531X_MEM_SIZE - 1,
-+      .flags  = IORESOURCE_IO,
-+};
-+
-+struct pci_controller ar231x_pci_controller = {
-+      .pci_ops                = &ar231x_pci_ops,
-+      .mem_resource   = &ar231x_mem_resource,
-+      .io_resource    = &ar231x_io_resource,
-+      .mem_offset     = 0x00000000UL,
-+      .io_offset      = 0x00000000UL,
-+};
-+
-+int pcibios_map_irq(const struct pci_dev *dev, u8 slot, u8 pin)
-+{
-+      return AR2315_IRQ_LCBUS_PCI;
-+}
-+
-+int pcibios_plat_dev_init(struct pci_dev *dev)
-+{
-+      pci_write_config_byte(dev, PCI_INTERRUPT_LINE, 5);
-+      pci_write_config_word(dev, 0x40, 0);
-+
-+      /* Clear any pending Abort or external Interrupts
-+       * and enable interrupt processing */
-+      ar231x_mask_reg(AR2315_PCI_INTEN_REG, AR2315_PCI_INT_ENABLE, 0);
-+      ar231x_write_reg(AR2315_PCI_INT_STATUS, (AR2315_PCI_ABORT_INT | AR2315_PCI_EXT_INT));
-+      ar231x_write_reg(AR2315_PCI_INT_MASK, (AR2315_PCI_ABORT_INT | AR2315_PCI_EXT_INT));
-+      ar231x_mask_reg(AR2315_PCI_INTEN_REG, 0, AR2315_PCI_INT_ENABLE);
-+
-+      return 0;
-+}
-+
-+static void
-+ar2315_pci_fixup(struct pci_dev *dev)
-+{
-+      unsigned int devfn = dev->devfn;
-+
-+      if (dev->bus->number != 0)
-+              return;
-+
-+      /* Only fix up the PCI host settings */
-+      if ((PCI_SLOT(devfn) != 3) || (PCI_FUNC(devfn) != 0))
-+              return;
-+
-+      /* Fix up MBARs */
-+      pci_write_config_dword(dev, PCI_BASE_ADDRESS_0, HOST_PCI_MBAR0);
-+      pci_write_config_dword(dev, PCI_BASE_ADDRESS_1, HOST_PCI_MBAR1);
-+      pci_write_config_dword(dev, PCI_BASE_ADDRESS_2, HOST_PCI_MBAR2);
-+      pci_write_config_dword(dev, PCI_COMMAND,
-+              PCI_COMMAND_MEMORY | PCI_COMMAND_MASTER | PCI_COMMAND_SPECIAL |
-+              PCI_COMMAND_INVALIDATE | PCI_COMMAND_PARITY | PCI_COMMAND_SERR |
-+              PCI_COMMAND_FAST_BACK);
-+}
-+DECLARE_PCI_FIXUP_HEADER(PCI_ANY_ID, PCI_ANY_ID, ar2315_pci_fixup);
-+
-+static int __init
-+ar2315_pci_init(void)
-+{
-+      u32 reg;
-+
-+      if (ar231x_devtype != DEV_TYPE_AR2315)
-+              return -ENODEV;
-+
-+      configspace = (unsigned long) ioremap_nocache(0x80000000, 1*1024*1024); /* Remap PCI config space */
-+      ar231x_pci_controller.io_map_base =
-+              (unsigned long) ioremap_nocache(AR531X_MEM_BASE + AR531X_MEM_SIZE, AR531X_IO_SIZE);
-+      set_io_port_base(ar231x_pci_controller.io_map_base); /* PCI I/O space */
-+
-+      reg = ar231x_mask_reg(AR2315_RESET, 0, AR2315_RESET_PCIDMA);
-+      msleep(10);
-+
-+      reg &= ~AR2315_RESET_PCIDMA;
-+      ar231x_write_reg(AR2315_RESET, reg);
-+      msleep(10);
-+
-+      ar231x_mask_reg(AR2315_ENDIAN_CTL, 0,
-+              AR2315_CONFIG_PCIAHB | AR2315_CONFIG_PCIAHB_BRIDGE);
-+
-+      ar231x_write_reg(AR2315_PCICLK, AR2315_PCICLK_PLLC_CLKM |
-+              (AR2315_PCICLK_IN_FREQ_DIV_6 << AR2315_PCICLK_DIV_S));
-+      ar231x_mask_reg(AR2315_AHB_ARB_CTL, 0, AR2315_ARB_PCI);
-+      ar231x_mask_reg(AR2315_IF_CTL, AR2315_IF_PCI_CLK_MASK | AR2315_IF_MASK,
-+              AR2315_IF_PCI | AR2315_IF_PCI_HOST | AR2315_IF_PCI_INTR |
-+               (AR2315_IF_PCI_CLK_OUTPUT_CLK << AR2315_IF_PCI_CLK_SHIFT));
-+
-+      /* Reset the PCI bus by setting bits 5-4 in PCI_MCFG */
-+      ar231x_mask_reg(AR2315_PCI_MISC_CONFIG, AR2315_PCIMISC_RST_MODE,
-+              AR2315_PCIRST_LOW);
-+      msleep(100);
-+
-+      /* Bring the PCI out of reset */
-+      ar231x_mask_reg(AR2315_PCI_MISC_CONFIG, AR2315_PCIMISC_RST_MODE,
-+              AR2315_PCIRST_HIGH | AR2315_PCICACHE_DIS | 0x8);
-+
-+      ar231x_write_reg(AR2315_PCI_UNCACHE_CFG,
-+                      0x1E | /* 1GB uncached */
-+                      (1 << 5) | /* Enable uncached */
-+                      (0x2 << 30) /* Base: 0x80000000 */
-+      );
-+      ar231x_read_reg(AR2315_PCI_UNCACHE_CFG);
-+
-+      msleep(500);
-+
-+      /* dirty hack - anyone with a datasheet that knows the memory map ? */
-+      ioport_resource.start = 0x10000000;
-+      ioport_resource.end = 0xffffffff;
-+      iomem_resource.start = 0x10000000;
-+      iomem_resource.end = 0xffffffff;
-+
-+      register_pci_controller(&ar231x_pci_controller);
-+
-+      return 0;
-+}
-+
-+arch_initcall(ar2315_pci_init);
---- a/arch/mips/ar231x/Kconfig
-+++ b/arch/mips/ar231x/Kconfig
-@@ -15,3 +15,13 @@ config ATHEROS_AR2315
-       select SYS_SUPPORTS_BIG_ENDIAN
-       select GENERIC_GPIO
-       default y
-+
-+config ATHEROS_AR2315_PCI
-+      bool "PCI support"
-+      depends on ATHEROS_AR2315
-+      select HW_HAS_PCI
-+      select PCI
-+      select USB_ARCH_HAS_HCD
-+      select USB_ARCH_HAS_OHCI
-+      select USB_ARCH_HAS_EHCI
-+      default y
---- a/arch/mips/ar231x/ar2315.c
-+++ b/arch/mips/ar231x/ar2315.c
-@@ -63,6 +63,27 @@ static inline void ar2315_gpio_irq(void)
-               do_IRQ(AR531X_GPIO_IRQ_BASE + bit);
- }
-+#ifdef CONFIG_ATHEROS_AR2315_PCI
-+static inline void pci_abort_irq(void)
-+{
-+      ar231x_write_reg(AR2315_PCI_INT_STATUS, AR2315_PCI_ABORT_INT);
-+}
-+
-+static inline void pci_ack_irq(void)
-+{
-+      ar231x_write_reg(AR2315_PCI_INT_STATUS, AR2315_PCI_EXT_INT);
-+}
-+
-+void ar2315_pci_irq(int irq)
-+{
-+      if (ar231x_read_reg(AR2315_PCI_INT_STATUS) == AR2315_PCI_ABORT_INT)
-+              pci_abort_irq();
-+      else {
-+              do_IRQ(irq);
-+              pci_ack_irq();
-+      }
-+}
-+#endif /* CONFIG_ATHEROS_AR2315_PCI */
- /*
-  * Called when an interrupt is received, this function
-@@ -81,6 +102,10 @@ ar2315_irq_dispatch(void)
-               do_IRQ(AR2315_IRQ_WLAN0_INTRS);
-       else if (pending & CAUSEF_IP4)
-               do_IRQ(AR2315_IRQ_ENET0_INTRS);
-+#ifdef CONFIG_ATHEROS_AR2315_PCI
-+      else if (pending & CAUSEF_IP5)
-+              ar2315_pci_irq(AR2315_IRQ_LCBUS_PCI);
-+#endif
-       else if (pending & CAUSEF_IP2) {
-               unsigned int misc_intr = ar231x_read_reg(AR2315_ISR) & ar231x_read_reg(AR2315_IMR);
diff --git a/target/linux/atheros/patches-2.6.33/110-ar2313_ethernet.patch b/target/linux/atheros/patches-2.6.33/110-ar2313_ethernet.patch
deleted file mode 100644 (file)
index 9732bc0..0000000
+++ /dev/null
@@ -1,1611 +0,0 @@
---- a/drivers/net/Kconfig
-+++ b/drivers/net/Kconfig
-@@ -359,6 +359,12 @@ config AX88796_93CX6
-       help
-         Select this if your platform comes with an external 93CX6 eeprom.
-+config AR231X_ETHERNET
-+      tristate "AR231x Ethernet support"
-+      depends on ATHEROS_AR231X
-+      help
-+        Support for the AR231x/531x ethernet controller
-+
- config MACE
-       tristate "MACE (Power Mac ethernet) support"
-       depends on PPC_PMAC && PPC32
---- a/drivers/net/Makefile
-+++ b/drivers/net/Makefile
-@@ -216,6 +216,7 @@ obj-$(CONFIG_EQUALIZER) += eql.o
- obj-$(CONFIG_KORINA) += korina.o
- obj-$(CONFIG_MIPS_JAZZ_SONIC) += jazzsonic.o
- obj-$(CONFIG_MIPS_AU1X00_ENET) += au1000_eth.o
-+obj-$(CONFIG_AR231X_ETHERNET) += ar231x.o
- obj-$(CONFIG_MIPS_SIM_NET) += mipsnet.o
- obj-$(CONFIG_SGI_IOC3_ETH) += ioc3-eth.o
- obj-$(CONFIG_DECLANCE) += declance.o
---- /dev/null
-+++ b/drivers/net/ar231x.c
-@@ -0,0 +1,1278 @@
-+/*
-+ * ar231x.c: Linux driver for the Atheros AR231x Ethernet device.
-+ *
-+ * Copyright (C) 2004 by Sameer Dekate <sdekate@arubanetworks.com>
-+ * Copyright (C) 2006 Imre Kaloz <kaloz@openwrt.org>
-+ * Copyright (C) 2006-2009 Felix Fietkau <nbd@openwrt.org>
-+ *
-+ * Thanks to Atheros for providing hardware and documentation
-+ * enabling me to write this driver.
-+ *
-+ * This program is free software; you can redistribute it and/or modify
-+ * it under the terms of the GNU General Public License as published by
-+ * the Free Software Foundation; either version 2 of the License, or
-+ * (at your option) any later version.
-+ *
-+ * Additional credits:
-+ *    This code is taken from John Taylor's Sibyte driver and then
-+ *    modified for the AR2313.
-+ */
-+
-+#include <linux/module.h>
-+#include <linux/version.h>
-+#include <linux/types.h>
-+#include <linux/errno.h>
-+#include <linux/ioport.h>
-+#include <linux/pci.h>
-+#include <linux/netdevice.h>
-+#include <linux/etherdevice.h>
-+#include <linux/skbuff.h>
-+#include <linux/init.h>
-+#include <linux/delay.h>
-+#include <linux/mm.h>
-+#include <linux/highmem.h>
-+#include <linux/sockios.h>
-+#include <linux/pkt_sched.h>
-+#include <linux/mii.h>
-+#include <linux/phy.h>
-+#include <linux/ethtool.h>
-+#include <linux/ctype.h>
-+#include <linux/platform_device.h>
-+
-+#include <net/sock.h>
-+#include <net/ip.h>
-+
-+#include <asm/system.h>
-+#include <asm/io.h>
-+#include <asm/irq.h>
-+#include <asm/byteorder.h>
-+#include <asm/uaccess.h>
-+#include <asm/bootinfo.h>
-+
-+#define AR2313_MTU                     1692
-+#define AR2313_PRIOS                   1
-+#define AR2313_QUEUES                  (2*AR2313_PRIOS)
-+#define AR2313_DESCR_ENTRIES           64
-+
-+
-+#ifndef min
-+#define min(a,b)      (((a)<(b))?(a):(b))
-+#endif
-+
-+#ifndef SMP_CACHE_BYTES
-+#define SMP_CACHE_BYTES       L1_CACHE_BYTES
-+#endif
-+
-+#define AR2313_MBOX_SET_BIT  0x8
-+
-+#include "ar231x.h"
-+
-+/*
-+ * New interrupt handler strategy:
-+ *
-+ * An old interrupt handler worked using the traditional method of
-+ * replacing an skbuff with a new one when a packet arrives. However
-+ * the rx rings do not need to contain a static number of buffer
-+ * descriptors, thus it makes sense to move the memory allocation out
-+ * of the main interrupt handler and do it in a bottom half handler
-+ * and only allocate new buffers when the number of buffers in the
-+ * ring is below a certain threshold. In order to avoid starving the
-+ * NIC under heavy load it is however necessary to force allocation
-+ * when hitting a minimum threshold. The strategy for alloction is as
-+ * follows:
-+ *
-+ *     RX_LOW_BUF_THRES    - allocate buffers in the bottom half
-+ *     RX_PANIC_LOW_THRES  - we are very low on buffers, allocate
-+ *                           the buffers in the interrupt handler
-+ *     RX_RING_THRES       - maximum number of buffers in the rx ring
-+ *
-+ * One advantagous side effect of this allocation approach is that the
-+ * entire rx processing can be done without holding any spin lock
-+ * since the rx rings and registers are totally independent of the tx
-+ * ring and its registers.  This of course includes the kmalloc's of
-+ * new skb's. Thus start_xmit can run in parallel with rx processing
-+ * and the memory allocation on SMP systems.
-+ *
-+ * Note that running the skb reallocation in a bottom half opens up
-+ * another can of races which needs to be handled properly. In
-+ * particular it can happen that the interrupt handler tries to run
-+ * the reallocation while the bottom half is either running on another
-+ * CPU or was interrupted on the same CPU. To get around this the
-+ * driver uses bitops to prevent the reallocation routines from being
-+ * reentered.
-+ *
-+ * TX handling can also be done without holding any spin lock, wheee
-+ * this is fun! since tx_csm is only written to by the interrupt
-+ * handler.
-+ */
-+
-+/*
-+ * Threshold values for RX buffer allocation - the low water marks for
-+ * when to start refilling the rings are set to 75% of the ring
-+ * sizes. It seems to make sense to refill the rings entirely from the
-+ * intrrupt handler once it gets below the panic threshold, that way
-+ * we don't risk that the refilling is moved to another CPU when the
-+ * one running the interrupt handler just got the slab code hot in its
-+ * cache.
-+ */
-+#define RX_RING_SIZE          AR2313_DESCR_ENTRIES
-+#define RX_PANIC_THRES                (RX_RING_SIZE/4)
-+#define RX_LOW_THRES          ((3*RX_RING_SIZE)/4)
-+#define CRC_LEN                 4
-+#define RX_OFFSET               2
-+
-+#if defined(CONFIG_VLAN_8021Q) || defined(CONFIG_VLAN_8021Q_MODULE)
-+#define VLAN_HDR                4
-+#else
-+#define VLAN_HDR                0
-+#endif
-+
-+#define AR2313_BUFSIZE                (AR2313_MTU + VLAN_HDR + ETH_HLEN + CRC_LEN + RX_OFFSET)
-+
-+#ifdef MODULE
-+MODULE_LICENSE("GPL");
-+MODULE_AUTHOR("Sameer Dekate <sdekate@arubanetworks.com>, Imre Kaloz <kaloz@openwrt.org>, Felix Fietkau <nbd@openwrt.org>");
-+MODULE_DESCRIPTION("AR231x Ethernet driver");
-+#endif
-+
-+#define virt_to_phys(x) ((u32)(x) & 0x1fffffff)
-+
-+// prototypes
-+static void ar231x_halt(struct net_device *dev);
-+static void rx_tasklet_func(unsigned long data);
-+static void rx_tasklet_cleanup(struct net_device *dev);
-+static void ar231x_multicast_list(struct net_device *dev);
-+static void ar231x_tx_timeout(struct net_device *dev);
-+
-+static int ar231x_mdiobus_read(struct mii_bus *bus, int phy_addr, int regnum);
-+static int ar231x_mdiobus_write(struct mii_bus *bus, int phy_addr, int regnum, u16 value);
-+static int ar231x_mdiobus_reset(struct mii_bus *bus);
-+static int ar231x_mdiobus_probe (struct net_device *dev);
-+static void ar231x_adjust_link(struct net_device *dev);
-+
-+#ifndef ERR
-+#define ERR(fmt, args...) printk("%s: " fmt, __func__, ##args)
-+#endif
-+
-+static const struct net_device_ops ar231x_ops = {
-+      .ndo_open               = ar231x_open,
-+      .ndo_stop               = ar231x_close,
-+      .ndo_start_xmit         = ar231x_start_xmit,
-+      .ndo_set_multicast_list = ar231x_multicast_list,
-+      .ndo_do_ioctl           = ar231x_ioctl,
-+      .ndo_change_mtu         = eth_change_mtu,
-+      .ndo_validate_addr      = eth_validate_addr,
-+      .ndo_set_mac_address    = eth_mac_addr,
-+      .ndo_tx_timeout         = ar231x_tx_timeout,
-+};
-+
-+int __init ar231x_probe(struct platform_device *pdev)
-+{
-+      struct net_device *dev;
-+      struct ar231x_private *sp;
-+      struct resource *res;
-+      unsigned long ar_eth_base;
-+      char buf[64];
-+
-+      dev = alloc_etherdev(sizeof(struct ar231x_private));
-+
-+      if (dev == NULL) {
-+              printk(KERN_ERR
-+                         "ar231x: Unable to allocate net_device structure!\n");
-+              return -ENOMEM;
-+      }
-+
-+      platform_set_drvdata(pdev, dev);
-+
-+      sp = netdev_priv(dev);
-+      sp->dev = dev;
-+      sp->cfg = pdev->dev.platform_data;
-+
-+      sprintf(buf, "eth%d_membase", pdev->id);
-+      res = platform_get_resource_byname(pdev, IORESOURCE_MEM, buf);
-+      if (!res)
-+              return -ENODEV;
-+
-+      sp->link = 0;
-+      ar_eth_base = res->start;
-+
-+      sprintf(buf, "eth%d_irq", pdev->id);
-+      dev->irq = platform_get_irq_byname(pdev, buf);
-+
-+      spin_lock_init(&sp->lock);
-+
-+      dev->features |= NETIF_F_HIGHDMA;
-+      dev->netdev_ops = &ar231x_ops;
-+
-+      tasklet_init(&sp->rx_tasklet, rx_tasklet_func, (unsigned long) dev);
-+      tasklet_disable(&sp->rx_tasklet);
-+
-+      sp->eth_regs =
-+              ioremap_nocache(virt_to_phys(ar_eth_base), sizeof(*sp->eth_regs));
-+      if (!sp->eth_regs) {
-+              printk("Can't remap eth registers\n");
-+              return (-ENXIO);
-+      }
-+
-+      /*
-+       * When there's only one MAC, PHY regs are typically on ENET0,
-+       * even though the MAC might be on ENET1.
-+       * Needto remap PHY regs separately in this case
-+       */
-+      if (virt_to_phys(ar_eth_base) == virt_to_phys(sp->phy_regs))
-+              sp->phy_regs = sp->eth_regs;
-+      else {
-+              sp->phy_regs =
-+                      ioremap_nocache(virt_to_phys(sp->cfg->phy_base),
-+                                                      sizeof(*sp->phy_regs));
-+              if (!sp->phy_regs) {
-+                      printk("Can't remap phy registers\n");
-+                      return (-ENXIO);
-+              }
-+      }
-+
-+      sp->dma_regs =
-+              ioremap_nocache(virt_to_phys(ar_eth_base + 0x1000),
-+                                              sizeof(*sp->dma_regs));
-+      dev->base_addr = (unsigned int) sp->dma_regs;
-+      if (!sp->dma_regs) {
-+              printk("Can't remap DMA registers\n");
-+              return (-ENXIO);
-+      }
-+
-+      sp->int_regs = ioremap_nocache(virt_to_phys(sp->cfg->reset_base), 4);
-+      if (!sp->int_regs) {
-+              printk("Can't remap INTERRUPT registers\n");
-+              return (-ENXIO);
-+      }
-+
-+      strncpy(sp->name, "Atheros AR231x", sizeof(sp->name) - 1);
-+      sp->name[sizeof(sp->name) - 1] = '\0';
-+      memcpy(dev->dev_addr, sp->cfg->macaddr, 6);
-+
-+      if (ar231x_init(dev)) {
-+              /*
-+               * ar231x_init() calls ar231x_init_cleanup() on error.
-+               */
-+              kfree(dev);
-+              return -ENODEV;
-+      }
-+
-+      if (register_netdev(dev)) {
-+              printk("%s: register_netdev failed\n", __func__);
-+              return -1;
-+      }
-+
-+      printk("%s: %s: %02x:%02x:%02x:%02x:%02x:%02x, irq %d\n",
-+                 dev->name, sp->name,
-+                 dev->dev_addr[0], dev->dev_addr[1], dev->dev_addr[2],
-+                 dev->dev_addr[3], dev->dev_addr[4], dev->dev_addr[5], dev->irq);
-+
-+      sp->mii_bus = mdiobus_alloc();
-+      if (sp->mii_bus == NULL)
-+              return -1;
-+
-+      sp->mii_bus->priv = dev;
-+      sp->mii_bus->read = ar231x_mdiobus_read;
-+      sp->mii_bus->write = ar231x_mdiobus_write;
-+      sp->mii_bus->reset = ar231x_mdiobus_reset;
-+      sp->mii_bus->name = "ar231x_eth_mii";
-+      snprintf(sp->mii_bus->id, MII_BUS_ID_SIZE, "%d", pdev->id);
-+      sp->mii_bus->irq = kmalloc(sizeof(int), GFP_KERNEL);
-+      *sp->mii_bus->irq = PHY_POLL;
-+
-+      mdiobus_register(sp->mii_bus);
-+
-+      if (ar231x_mdiobus_probe(dev) != 0) {
-+              printk(KERN_ERR "%s: mdiobus_probe failed\n", dev->name);
-+              rx_tasklet_cleanup(dev);
-+              ar231x_init_cleanup(dev);
-+              unregister_netdev(dev);
-+              kfree(dev);
-+              return -ENODEV;
-+      }
-+
-+      /* start link poll timer */
-+      ar231x_setup_timer(dev);
-+
-+      return 0;
-+}
-+
-+
-+static void ar231x_multicast_list(struct net_device *dev)
-+{
-+      struct ar231x_private *sp = netdev_priv(dev);
-+      unsigned int filter;
-+
-+      filter = sp->eth_regs->mac_control;
-+
-+      if (dev->flags & IFF_PROMISC)
-+              filter |= MAC_CONTROL_PR;
-+      else
-+              filter &= ~MAC_CONTROL_PR;
-+      if ((dev->flags & IFF_ALLMULTI) || (dev->mc_count > 0))
-+              filter |= MAC_CONTROL_PM;
-+      else
-+              filter &= ~MAC_CONTROL_PM;
-+
-+      sp->eth_regs->mac_control = filter;
-+}
-+
-+static void rx_tasklet_cleanup(struct net_device *dev)
-+{
-+      struct ar231x_private *sp = netdev_priv(dev);
-+
-+      /*
-+       * Tasklet may be scheduled. Need to get it removed from the list
-+       * since we're about to free the struct.
-+       */
-+
-+      sp->unloading = 1;
-+      tasklet_enable(&sp->rx_tasklet);
-+      tasklet_kill(&sp->rx_tasklet);
-+}
-+
-+static int __devexit ar231x_remove(struct platform_device *pdev)
-+{
-+      struct net_device *dev = platform_get_drvdata(pdev);
-+      struct ar231x_private *sp = netdev_priv(dev);
-+      rx_tasklet_cleanup(dev);
-+      ar231x_init_cleanup(dev);
-+      unregister_netdev(dev);
-+      mdiobus_unregister(sp->mii_bus);
-+      mdiobus_free(sp->mii_bus);
-+      kfree(dev);
-+      return 0;
-+}
-+
-+
-+/*
-+ * Restart the AR2313 ethernet controller.
-+ */
-+static int ar231x_restart(struct net_device *dev)
-+{
-+      /* disable interrupts */
-+      disable_irq(dev->irq);
-+
-+      /* stop mac */
-+      ar231x_halt(dev);
-+
-+      /* initialize */
-+      ar231x_init(dev);
-+
-+      /* enable interrupts */
-+      enable_irq(dev->irq);
-+
-+      return 0;
-+}
-+
-+static struct platform_driver ar231x_driver = {
-+      .driver.name = "ar231x-eth",
-+      .probe = ar231x_probe,
-+      .remove = __devexit_p(ar231x_remove),
-+};
-+
-+int __init ar231x_module_init(void)
-+{
-+      return platform_driver_register(&ar231x_driver);
-+}
-+
-+void __exit ar231x_module_cleanup(void)
-+{
-+      platform_driver_unregister(&ar231x_driver);
-+}
-+
-+module_init(ar231x_module_init);
-+module_exit(ar231x_module_cleanup);
-+
-+
-+static void ar231x_free_descriptors(struct net_device *dev)
-+{
-+      struct ar231x_private *sp = netdev_priv(dev);
-+      if (sp->rx_ring != NULL) {
-+              kfree((void *) KSEG0ADDR(sp->rx_ring));
-+              sp->rx_ring = NULL;
-+              sp->tx_ring = NULL;
-+      }
-+}
-+
-+
-+static int ar231x_allocate_descriptors(struct net_device *dev)
-+{
-+      struct ar231x_private *sp = netdev_priv(dev);
-+      int size;
-+      int j;
-+      ar231x_descr_t *space;
-+
-+      if (sp->rx_ring != NULL) {
-+              printk("%s: already done.\n", __FUNCTION__);
-+              return 0;
-+      }
-+
-+      size =
-+              (sizeof(ar231x_descr_t) * (AR2313_DESCR_ENTRIES * AR2313_QUEUES));
-+      space = kmalloc(size, GFP_KERNEL);
-+      if (space == NULL)
-+              return 1;
-+
-+      /* invalidate caches */
-+      dma_cache_inv((unsigned int) space, size);
-+
-+      /* now convert pointer to KSEG1 */
-+      space = (ar231x_descr_t *) KSEG1ADDR(space);
-+
-+      memset((void *) space, 0, size);
-+
-+      sp->rx_ring = space;
-+      space += AR2313_DESCR_ENTRIES;
-+
-+      sp->tx_ring = space;
-+      space += AR2313_DESCR_ENTRIES;
-+
-+      /* Initialize the transmit Descriptors */
-+      for (j = 0; j < AR2313_DESCR_ENTRIES; j++) {
-+              ar231x_descr_t *td = &sp->tx_ring[j];
-+              td->status = 0;
-+              td->devcs = DMA_TX1_CHAINED;
-+              td->addr = 0;
-+              td->descr =
-+                      virt_to_phys(&sp->
-+                                               tx_ring[(j + 1) & (AR2313_DESCR_ENTRIES - 1)]);
-+      }
-+
-+      return 0;
-+}
-+
-+
-+/*
-+ * Generic cleanup handling data allocated during init. Used when the
-+ * module is unloaded or if an error occurs during initialization
-+ */
-+static void ar231x_init_cleanup(struct net_device *dev)
-+{
-+      struct ar231x_private *sp = netdev_priv(dev);
-+      struct sk_buff *skb;
-+      int j;
-+
-+      ar231x_free_descriptors(dev);
-+
-+      if (sp->eth_regs)
-+              iounmap((void *) sp->eth_regs);
-+      if (sp->dma_regs)
-+              iounmap((void *) sp->dma_regs);
-+
-+      if (sp->rx_skb) {
-+              for (j = 0; j < AR2313_DESCR_ENTRIES; j++) {
-+                      skb = sp->rx_skb[j];
-+                      if (skb) {
-+                              sp->rx_skb[j] = NULL;
-+                              dev_kfree_skb(skb);
-+                      }
-+              }
-+              kfree(sp->rx_skb);
-+              sp->rx_skb = NULL;
-+      }
-+
-+      if (sp->tx_skb) {
-+              for (j = 0; j < AR2313_DESCR_ENTRIES; j++) {
-+                      skb = sp->tx_skb[j];
-+                      if (skb) {
-+                              sp->tx_skb[j] = NULL;
-+                              dev_kfree_skb(skb);
-+                      }
-+              }
-+              kfree(sp->tx_skb);
-+              sp->tx_skb = NULL;
-+      }
-+}
-+
-+static int ar231x_setup_timer(struct net_device *dev)
-+{
-+      struct ar231x_private *sp = netdev_priv(dev);
-+
-+      init_timer(&sp->link_timer);
-+
-+      sp->link_timer.function = ar231x_link_timer_fn;
-+      sp->link_timer.data = (int) dev;
-+      sp->link_timer.expires = jiffies + HZ;
-+
-+      add_timer(&sp->link_timer);
-+      return 0;
-+
-+}
-+
-+static void ar231x_link_timer_fn(unsigned long data)
-+{
-+      struct net_device *dev = (struct net_device *) data;
-+      struct ar231x_private *sp = netdev_priv(dev);
-+
-+      // see if the link status changed
-+      // This was needed to make sure we set the PHY to the
-+      // autonegotiated value of half or full duplex.
-+      ar231x_check_link(dev);
-+
-+      // Loop faster when we don't have link.
-+      // This was needed to speed up the AP bootstrap time.
-+      if (sp->link == 0) {
-+              mod_timer(&sp->link_timer, jiffies + HZ / 2);
-+      } else {
-+              mod_timer(&sp->link_timer, jiffies + LINK_TIMER);
-+      }
-+}
-+
-+static void ar231x_check_link(struct net_device *dev)
-+{
-+      struct ar231x_private *sp = netdev_priv(dev);
-+      u16 phyData;
-+
-+      phyData = ar231x_mdiobus_read(sp->mii_bus, sp->phy, MII_BMSR);
-+      if (sp->phyData != phyData) {
-+              if (phyData & BMSR_LSTATUS) {
-+                      /* link is present, ready link partner ability to deterine
-+                         duplexity */
-+                      int duplex = 0;
-+                      u16 reg;
-+
-+                      sp->link = 1;
-+                      reg = ar231x_mdiobus_read(sp->mii_bus, sp->phy, MII_BMCR);
-+                      if (reg & BMCR_ANENABLE) {
-+                              /* auto neg enabled */
-+                              reg = ar231x_mdiobus_read(sp->mii_bus, sp->phy, MII_LPA);
-+                              duplex = (reg & (LPA_100FULL | LPA_10FULL)) ? 1 : 0;
-+                      } else {
-+                              /* no auto neg, just read duplex config */
-+                              duplex = (reg & BMCR_FULLDPLX) ? 1 : 0;
-+                      }
-+
-+                      printk(KERN_INFO "%s: Configuring MAC for %s duplex\n",
-+                                 dev->name, (duplex) ? "full" : "half");
-+
-+                      if (duplex) {
-+                              /* full duplex */
-+                              sp->eth_regs->mac_control =
-+                                      ((sp->eth_regs->
-+                                        mac_control | MAC_CONTROL_F) & ~MAC_CONTROL_DRO);
-+                      } else {
-+                              /* half duplex */
-+                              sp->eth_regs->mac_control =
-+                                      ((sp->eth_regs->
-+                                        mac_control | MAC_CONTROL_DRO) & ~MAC_CONTROL_F);
-+                      }
-+              } else {
-+                      /* no link */
-+                      sp->link = 0;
-+              }
-+              sp->phyData = phyData;
-+      }
-+}
-+
-+static int ar231x_reset_reg(struct net_device *dev)
-+{
-+      struct ar231x_private *sp = netdev_priv(dev);
-+      unsigned int ethsal, ethsah;
-+      unsigned int flags;
-+
-+      *sp->int_regs |= sp->cfg->reset_mac;
-+      mdelay(10);
-+      *sp->int_regs &= ~sp->cfg->reset_mac;
-+      mdelay(10);
-+      *sp->int_regs |= sp->cfg->reset_phy;
-+      mdelay(10);
-+      *sp->int_regs &= ~sp->cfg->reset_phy;
-+      mdelay(10);
-+
-+      sp->dma_regs->bus_mode = (DMA_BUS_MODE_SWR);
-+      mdelay(10);
-+      sp->dma_regs->bus_mode =
-+              ((32 << DMA_BUS_MODE_PBL_SHIFT) | DMA_BUS_MODE_BLE);
-+
-+      /* enable interrupts */
-+      sp->dma_regs->intr_ena = (DMA_STATUS_AIS |
-+                                                        DMA_STATUS_NIS |
-+                                                        DMA_STATUS_RI |
-+                                                        DMA_STATUS_TI | DMA_STATUS_FBE);
-+      sp->dma_regs->xmt_base = virt_to_phys(sp->tx_ring);
-+      sp->dma_regs->rcv_base = virt_to_phys(sp->rx_ring);
-+      sp->dma_regs->control =
-+              (DMA_CONTROL_SR | DMA_CONTROL_ST | DMA_CONTROL_SF);
-+
-+      sp->eth_regs->flow_control = (FLOW_CONTROL_FCE);
-+      sp->eth_regs->vlan_tag = (0x8100);
-+
-+      /* Enable Ethernet Interface */
-+      flags = (MAC_CONTROL_TE |       /* transmit enable */
-+                       MAC_CONTROL_PM |       /* pass mcast */
-+                       MAC_CONTROL_F |        /* full duplex */
-+                       MAC_CONTROL_HBD);      /* heart beat disabled */
-+
-+      if (dev->flags & IFF_PROMISC) { /* set promiscuous mode */
-+              flags |= MAC_CONTROL_PR;
-+      }
-+      sp->eth_regs->mac_control = flags;
-+
-+      /* Set all Ethernet station address registers to their initial values */
-+      ethsah = ((((u_int) (dev->dev_addr[5]) << 8) & (u_int) 0x0000FF00) |
-+                        (((u_int) (dev->dev_addr[4]) << 0) & (u_int) 0x000000FF));
-+
-+      ethsal = ((((u_int) (dev->dev_addr[3]) << 24) & (u_int) 0xFF000000) |
-+                        (((u_int) (dev->dev_addr[2]) << 16) & (u_int) 0x00FF0000) |
-+                        (((u_int) (dev->dev_addr[1]) << 8) & (u_int) 0x0000FF00) |
-+                        (((u_int) (dev->dev_addr[0]) << 0) & (u_int) 0x000000FF));
-+
-+      sp->eth_regs->mac_addr[0] = ethsah;
-+      sp->eth_regs->mac_addr[1] = ethsal;
-+
-+      mdelay(10);
-+
-+      return (0);
-+}
-+
-+
-+static int ar231x_init(struct net_device *dev)
-+{
-+      struct ar231x_private *sp = netdev_priv(dev);
-+      int ecode = 0;
-+
-+      /*
-+       * Allocate descriptors
-+       */
-+      if (ar231x_allocate_descriptors(dev)) {
-+              printk("%s: %s: ar231x_allocate_descriptors failed\n",
-+                         dev->name, __FUNCTION__);
-+              ecode = -EAGAIN;
-+              goto init_error;
-+      }
-+
-+      /*
-+       * Get the memory for the skb rings.
-+       */
-+      if (sp->rx_skb == NULL) {
-+              sp->rx_skb =
-+                      kmalloc(sizeof(struct sk_buff *) * AR2313_DESCR_ENTRIES,
-+                                      GFP_KERNEL);
-+              if (!(sp->rx_skb)) {
-+                      printk("%s: %s: rx_skb kmalloc failed\n",
-+                                 dev->name, __FUNCTION__);
-+                      ecode = -EAGAIN;
-+                      goto init_error;
-+              }
-+      }
-+      memset(sp->rx_skb, 0, sizeof(struct sk_buff *) * AR2313_DESCR_ENTRIES);
-+
-+      if (sp->tx_skb == NULL) {
-+              sp->tx_skb =
-+                      kmalloc(sizeof(struct sk_buff *) * AR2313_DESCR_ENTRIES,
-+                                      GFP_KERNEL);
-+              if (!(sp->tx_skb)) {
-+                      printk("%s: %s: tx_skb kmalloc failed\n",
-+                                 dev->name, __FUNCTION__);
-+                      ecode = -EAGAIN;
-+                      goto init_error;
-+              }
-+      }
-+      memset(sp->tx_skb, 0, sizeof(struct sk_buff *) * AR2313_DESCR_ENTRIES);
-+
-+      /*
-+       * Set tx_csm before we start receiving interrupts, otherwise
-+       * the interrupt handler might think it is supposed to process
-+       * tx ints before we are up and running, which may cause a null
-+       * pointer access in the int handler.
-+       */
-+      sp->rx_skbprd = 0;
-+      sp->cur_rx = 0;
-+      sp->tx_prd = 0;
-+      sp->tx_csm = 0;
-+
-+      /*
-+       * Zero the stats before starting the interface
-+       */
-+      memset(&dev->stats, 0, sizeof(dev->stats));
-+
-+      /*
-+       * We load the ring here as there seem to be no way to tell the
-+       * firmware to wipe the ring without re-initializing it.
-+       */
-+      ar231x_load_rx_ring(dev, RX_RING_SIZE);
-+
-+      /*
-+       * Init hardware
-+       */
-+      ar231x_reset_reg(dev);
-+
-+      /*
-+       * Get the IRQ
-+       */
-+      ecode =
-+              request_irq(dev->irq, &ar231x_interrupt,
-+                                      IRQF_DISABLED | IRQF_SAMPLE_RANDOM,
-+                                      dev->name, dev);
-+      if (ecode) {
-+              printk(KERN_WARNING "%s: %s: Requested IRQ %d is busy\n",
-+                         dev->name, __FUNCTION__, dev->irq);
-+              goto init_error;
-+      }
-+
-+
-+      tasklet_enable(&sp->rx_tasklet);
-+
-+      return 0;
-+
-+  init_error:
-+      ar231x_init_cleanup(dev);
-+      return ecode;
-+}
-+
-+/*
-+ * Load the rx ring.
-+ *
-+ * Loading rings is safe without holding the spin lock since this is
-+ * done only before the device is enabled, thus no interrupts are
-+ * generated and by the interrupt handler/tasklet handler.
-+ */
-+static void ar231x_load_rx_ring(struct net_device *dev, int nr_bufs)
-+{
-+
-+      struct ar231x_private *sp = netdev_priv(dev);
-+      short i, idx;
-+
-+      idx = sp->rx_skbprd;
-+
-+      for (i = 0; i < nr_bufs; i++) {
-+              struct sk_buff *skb;
-+              ar231x_descr_t *rd;
-+
-+              if (sp->rx_skb[idx])
-+                      break;
-+
-+              skb = netdev_alloc_skb(dev, AR2313_BUFSIZE);
-+              if (!skb) {
-+                      printk("\n\n\n\n %s: No memory in system\n\n\n\n",
-+                                 __FUNCTION__);
-+                      break;
-+              }
-+
-+              /*
-+               * Make sure IP header starts on a fresh cache line.
-+               */
-+              skb->dev = dev;
-+              skb_reserve(skb, RX_OFFSET);
-+              sp->rx_skb[idx] = skb;
-+
-+              rd = (ar231x_descr_t *) & sp->rx_ring[idx];
-+
-+              /* initialize dma descriptor */
-+              rd->devcs = ((AR2313_BUFSIZE << DMA_RX1_BSIZE_SHIFT) |
-+                                       DMA_RX1_CHAINED);
-+              rd->addr = virt_to_phys(skb->data);
-+              rd->descr =
-+                      virt_to_phys(&sp->
-+                                               rx_ring[(idx + 1) & (AR2313_DESCR_ENTRIES - 1)]);
-+              rd->status = DMA_RX_OWN;
-+
-+              idx = DSC_NEXT(idx);
-+      }
-+
-+      if (i)
-+              sp->rx_skbprd = idx;
-+
-+      return;
-+}
-+
-+#define AR2313_MAX_PKTS_PER_CALL        64
-+
-+static int ar231x_rx_int(struct net_device *dev)
-+{
-+      struct ar231x_private *sp = netdev_priv(dev);
-+      struct sk_buff *skb, *skb_new;
-+      ar231x_descr_t *rxdesc;
-+      unsigned int status;
-+      u32 idx;
-+      int pkts = 0;
-+      int rval;
-+
-+      idx = sp->cur_rx;
-+
-+      /* process at most the entire ring and then wait for another interrupt
-+       */
-+      while (1) {
-+
-+              rxdesc = &sp->rx_ring[idx];
-+              status = rxdesc->status;
-+              if (status & DMA_RX_OWN) {
-+                      /* SiByte owns descriptor or descr not yet filled in */
-+                      rval = 0;
-+                      break;
-+              }
-+
-+              if (++pkts > AR2313_MAX_PKTS_PER_CALL) {
-+                      rval = 1;
-+                      break;
-+              }
-+
-+              if ((status & DMA_RX_ERROR) && !(status & DMA_RX_LONG)) {
-+                      dev->stats.rx_errors++;
-+                      dev->stats.rx_dropped++;
-+
-+                      /* add statistics counters */
-+                      if (status & DMA_RX_ERR_CRC)
-+                              dev->stats.rx_crc_errors++;
-+                      if (status & DMA_RX_ERR_COL)
-+                              dev->stats.rx_over_errors++;
-+                      if (status & DMA_RX_ERR_LENGTH)
-+                              dev->stats.rx_length_errors++;
-+                      if (status & DMA_RX_ERR_RUNT)
-+                              dev->stats.rx_over_errors++;
-+                      if (status & DMA_RX_ERR_DESC)
-+                              dev->stats.rx_over_errors++;
-+
-+              } else {
-+                      /* alloc new buffer. */
-+                      skb_new = netdev_alloc_skb(dev, AR2313_BUFSIZE + RX_OFFSET);
-+                      if (skb_new != NULL) {
-+
-+                              skb = sp->rx_skb[idx];
-+                              /* set skb */
-+                              skb_put(skb,
-+                                              ((status >> DMA_RX_LEN_SHIFT) & 0x3fff) - CRC_LEN);
-+
-+                              dev->stats.rx_bytes += skb->len;
-+                              skb->protocol = eth_type_trans(skb, dev);
-+                              /* pass the packet to upper layers */
-+                              netif_rx(skb);
-+
-+                              skb_new->dev = dev;
-+                              /* 16 bit align */
-+                              skb_reserve(skb_new, RX_OFFSET);
-+                              /* reset descriptor's curr_addr */
-+                              rxdesc->addr = virt_to_phys(skb_new->data);
-+
-+                              dev->stats.rx_packets++;
-+                              sp->rx_skb[idx] = skb_new;
-+                      } else {
-+                              dev->stats.rx_dropped++;
-+                      }
-+              }
-+
-+              rxdesc->devcs = ((AR2313_BUFSIZE << DMA_RX1_BSIZE_SHIFT) |
-+                                               DMA_RX1_CHAINED);
-+              rxdesc->status = DMA_RX_OWN;
-+
-+              idx = DSC_NEXT(idx);
-+      }
-+
-+      sp->cur_rx = idx;
-+
-+      return rval;
-+}
-+
-+
-+static void ar231x_tx_int(struct net_device *dev)
-+{
-+      struct ar231x_private *sp = netdev_priv(dev);
-+      u32 idx;
-+      struct sk_buff *skb;
-+      ar231x_descr_t *txdesc;
-+      unsigned int status = 0;
-+
-+      idx = sp->tx_csm;
-+
-+      while (idx != sp->tx_prd) {
-+              txdesc = &sp->tx_ring[idx];
-+
-+              if ((status = txdesc->status) & DMA_TX_OWN) {
-+                      /* ar231x dma still owns descr */
-+                      break;
-+              }
-+              /* done with this descriptor */
-+              dma_unmap_single(NULL, txdesc->addr,
-+                                               txdesc->devcs & DMA_TX1_BSIZE_MASK,
-+                                               DMA_TO_DEVICE);
-+              txdesc->status = 0;
-+
-+              if (status & DMA_TX_ERROR) {
-+                      dev->stats.tx_errors++;
-+                      dev->stats.tx_dropped++;
-+                      if (status & DMA_TX_ERR_UNDER)
-+                              dev->stats.tx_fifo_errors++;
-+                      if (status & DMA_TX_ERR_HB)
-+                              dev->stats.tx_heartbeat_errors++;
-+                      if (status & (DMA_TX_ERR_LOSS | DMA_TX_ERR_LINK))
-+                              dev->stats.tx_carrier_errors++;
-+                      if (status & (DMA_TX_ERR_LATE |
-+                                                DMA_TX_ERR_COL |
-+                                                DMA_TX_ERR_JABBER | DMA_TX_ERR_DEFER))
-+                              dev->stats.tx_aborted_errors++;
-+              } else {
-+                      /* transmit OK */
-+                      dev->stats.tx_packets++;
-+              }
-+
-+              skb = sp->tx_skb[idx];
-+              sp->tx_skb[idx] = NULL;
-+              idx = DSC_NEXT(idx);
-+              dev->stats.tx_bytes += skb->len;
-+              dev_kfree_skb_irq(skb);
-+      }
-+
-+      sp->tx_csm = idx;
-+
-+      return;
-+}
-+
-+
-+static void rx_tasklet_func(unsigned long data)
-+{
-+      struct net_device *dev = (struct net_device *) data;
-+      struct ar231x_private *sp = netdev_priv(dev);
-+
-+      if (sp->unloading) {
-+              return;
-+      }
-+
-+      if (ar231x_rx_int(dev)) {
-+              tasklet_hi_schedule(&sp->rx_tasklet);
-+      } else {
-+              unsigned long flags;
-+              spin_lock_irqsave(&sp->lock, flags);
-+              sp->dma_regs->intr_ena |= DMA_STATUS_RI;
-+              spin_unlock_irqrestore(&sp->lock, flags);
-+      }
-+}
-+
-+static void rx_schedule(struct net_device *dev)
-+{
-+      struct ar231x_private *sp = netdev_priv(dev);
-+
-+      sp->dma_regs->intr_ena &= ~DMA_STATUS_RI;
-+
-+      tasklet_hi_schedule(&sp->rx_tasklet);
-+}
-+
-+static irqreturn_t ar231x_interrupt(int irq, void *dev_id)
-+{
-+      struct net_device *dev = (struct net_device *) dev_id;
-+      struct ar231x_private *sp = netdev_priv(dev);
-+      unsigned int status, enabled;
-+
-+      /* clear interrupt */
-+      /*
-+       * Don't clear RI bit if currently disabled.
-+       */
-+      status = sp->dma_regs->status;
-+      enabled = sp->dma_regs->intr_ena;
-+      sp->dma_regs->status = status & enabled;
-+
-+      if (status & DMA_STATUS_NIS) {
-+              /* normal status */
-+              /*
-+               * Don't schedule rx processing if interrupt
-+               * is already disabled.
-+               */
-+              if (status & enabled & DMA_STATUS_RI) {
-+                      /* receive interrupt */
-+                      rx_schedule(dev);
-+              }
-+              if (status & DMA_STATUS_TI) {
-+                      /* transmit interrupt */
-+                      ar231x_tx_int(dev);
-+              }
-+      }
-+
-+      /* abnormal status */
-+      if (status & (DMA_STATUS_FBE | DMA_STATUS_TPS)) {
-+              ar231x_restart(dev);
-+      }
-+      return IRQ_HANDLED;
-+}
-+
-+
-+static int ar231x_open(struct net_device *dev)
-+{
-+      struct ar231x_private *sp = netdev_priv(dev);
-+      unsigned int ethsal, ethsah;
-+
-+      /* reset the hardware, in case the MAC address changed */
-+      ethsah = ((((u_int) (dev->dev_addr[5]) << 8) & (u_int) 0x0000FF00) |
-+                        (((u_int) (dev->dev_addr[4]) << 0) & (u_int) 0x000000FF));
-+
-+      ethsal = ((((u_int) (dev->dev_addr[3]) << 24) & (u_int) 0xFF000000) |
-+                        (((u_int) (dev->dev_addr[2]) << 16) & (u_int) 0x00FF0000) |
-+                        (((u_int) (dev->dev_addr[1]) << 8) & (u_int) 0x0000FF00) |
-+                        (((u_int) (dev->dev_addr[0]) << 0) & (u_int) 0x000000FF));
-+
-+      sp->eth_regs->mac_addr[0] = ethsah;
-+      sp->eth_regs->mac_addr[1] = ethsal;
-+
-+      mdelay(10);
-+
-+      dev->mtu = 1500;
-+      netif_start_queue(dev);
-+
-+      sp->eth_regs->mac_control |= MAC_CONTROL_RE;
-+
-+      return 0;
-+}
-+
-+static void ar231x_tx_timeout(struct net_device *dev)
-+{
-+      struct ar231x_private *sp = netdev_priv(dev);
-+      unsigned long flags;
-+
-+      spin_lock_irqsave(&sp->lock, flags);
-+      ar231x_restart(dev);
-+      spin_unlock_irqrestore(&sp->lock, flags);
-+}
-+
-+static void ar231x_halt(struct net_device *dev)
-+{
-+      struct ar231x_private *sp = netdev_priv(dev);
-+      int j;
-+
-+      tasklet_disable(&sp->rx_tasklet);
-+
-+      /* kill the MAC */
-+      sp->eth_regs->mac_control &= ~(MAC_CONTROL_RE | /* disable Receives */
-+                                                                 MAC_CONTROL_TE);     /* disable Transmits */
-+      /* stop dma */
-+      sp->dma_regs->control = 0;
-+      sp->dma_regs->bus_mode = DMA_BUS_MODE_SWR;
-+
-+      /* place phy and MAC in reset */
-+      *sp->int_regs |= (sp->cfg->reset_mac | sp->cfg->reset_phy);
-+
-+      /* free buffers on tx ring */
-+      for (j = 0; j < AR2313_DESCR_ENTRIES; j++) {
-+              struct sk_buff *skb;
-+              ar231x_descr_t *txdesc;
-+
-+              txdesc = &sp->tx_ring[j];
-+              txdesc->descr = 0;
-+
-+              skb = sp->tx_skb[j];
-+              if (skb) {
-+                      dev_kfree_skb(skb);
-+                      sp->tx_skb[j] = NULL;
-+              }
-+      }
-+}
-+
-+/*
-+ * close should do nothing. Here's why. It's called when
-+ * 'ifconfig bond0 down' is run. If it calls free_irq then
-+ * the irq is gone forever ! When bond0 is made 'up' again,
-+ * the ar231x_open () does not call request_irq (). Worse,
-+ * the call to ar231x_halt() generates a WDOG reset due to
-+ * the write to 'sp->int_regs' and the box reboots.
-+ * Commenting this out is good since it allows the
-+ * system to resume when bond0 is made up again.
-+ */
-+static int ar231x_close(struct net_device *dev)
-+{
-+#if 0
-+      /*
-+       * Disable interrupts
-+       */
-+      disable_irq(dev->irq);
-+
-+      /*
-+       * Without (or before) releasing irq and stopping hardware, this
-+       * is an absolute non-sense, by the way. It will be reset instantly
-+       * by the first irq.
-+       */
-+      netif_stop_queue(dev);
-+
-+      /* stop the MAC and DMA engines */
-+      ar231x_halt(dev);
-+
-+      /* release the interrupt */
-+      free_irq(dev->irq, dev);
-+
-+#endif
-+      return 0;
-+}
-+
-+static int ar231x_start_xmit(struct sk_buff *skb, struct net_device *dev)
-+{
-+      struct ar231x_private *sp = netdev_priv(dev);
-+      ar231x_descr_t *td;
-+      u32 idx;
-+
-+      idx = sp->tx_prd;
-+      td = &sp->tx_ring[idx];
-+
-+      if (td->status & DMA_TX_OWN) {
-+              /* free skbuf and lie to the caller that we sent it out */
-+              dev->stats.tx_dropped++;
-+              dev_kfree_skb(skb);
-+
-+              /* restart transmitter in case locked */
-+              sp->dma_regs->xmt_poll = 0;
-+              return 0;
-+      }
-+
-+      /* Setup the transmit descriptor. */
-+      td->devcs = ((skb->len << DMA_TX1_BSIZE_SHIFT) |
-+                               (DMA_TX1_LS | DMA_TX1_IC | DMA_TX1_CHAINED));
-+      td->addr = dma_map_single(NULL, skb->data, skb->len, DMA_TO_DEVICE);
-+      td->status = DMA_TX_OWN;
-+
-+      /* kick transmitter last */
-+      sp->dma_regs->xmt_poll = 0;
-+
-+      sp->tx_skb[idx] = skb;
-+      idx = DSC_NEXT(idx);
-+      sp->tx_prd = idx;
-+
-+      return 0;
-+}
-+
-+static int ar231x_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
-+{
-+      struct mii_ioctl_data *data = (struct mii_ioctl_data *) &ifr->ifr_data;
-+      struct ar231x_private *sp = netdev_priv(dev);
-+      int ret;
-+
-+      switch (cmd) {
-+
-+      case SIOCETHTOOL:
-+              spin_lock_irq(&sp->lock);
-+              ret = phy_ethtool_ioctl(sp->phy_dev, (void *) ifr->ifr_data);
-+              spin_unlock_irq(&sp->lock);
-+              return ret;
-+
-+      case SIOCSIFHWADDR:
-+              if (copy_from_user
-+                      (dev->dev_addr, ifr->ifr_data, sizeof(dev->dev_addr)))
-+                      return -EFAULT;
-+              return 0;
-+
-+      case SIOCGIFHWADDR:
-+              if (copy_to_user
-+                      (ifr->ifr_data, dev->dev_addr, sizeof(dev->dev_addr)))
-+                      return -EFAULT;
-+              return 0;
-+
-+      case SIOCGMIIPHY:
-+      case SIOCGMIIREG:
-+      case SIOCSMIIREG:
-+              return phy_mii_ioctl(sp->phy_dev, data, cmd);
-+
-+      default:
-+              break;
-+      }
-+
-+      return -EOPNOTSUPP;
-+}
-+
-+static void ar231x_adjust_link(struct net_device *dev)
-+{
-+      struct ar231x_private *sp = netdev_priv(dev);
-+      unsigned int mc;
-+
-+      if (!sp->phy_dev->link)
-+              return;
-+
-+      if (sp->phy_dev->duplex != sp->oldduplex) {
-+              mc = readl(&sp->eth_regs->mac_control);
-+              mc &= ~(MAC_CONTROL_F | MAC_CONTROL_DRO);
-+              if (sp->phy_dev->duplex)
-+                      mc |= MAC_CONTROL_F;
-+              else
-+                      mc |= MAC_CONTROL_DRO;
-+              writel(mc, &sp->eth_regs->mac_control);
-+              sp->oldduplex = sp->phy_dev->duplex;
-+      }
-+}
-+
-+#define MII_ADDR(phy, reg) \
-+      ((reg << MII_ADDR_REG_SHIFT) | (phy << MII_ADDR_PHY_SHIFT))
-+
-+static int
-+ar231x_mdiobus_read(struct mii_bus *bus, int phy_addr, int regnum)
-+{
-+      struct net_device *const dev = bus->priv;
-+      struct ar231x_private *sp = netdev_priv(dev);
-+      volatile ETHERNET_STRUCT *ethernet = sp->phy_regs;
-+
-+      ethernet->mii_addr = MII_ADDR(phy_addr, regnum);
-+      while (ethernet->mii_addr & MII_ADDR_BUSY);
-+      return (ethernet->mii_data >> MII_DATA_SHIFT);
-+}
-+
-+static int
-+ar231x_mdiobus_write(struct mii_bus *bus, int phy_addr, int regnum,
-+             u16 value)
-+{
-+      struct net_device *const dev = bus->priv;
-+      struct ar231x_private *sp = netdev_priv(dev);
-+      volatile ETHERNET_STRUCT *ethernet = sp->phy_regs;
-+
-+      while (ethernet->mii_addr & MII_ADDR_BUSY);
-+      ethernet->mii_data = value << MII_DATA_SHIFT;
-+      ethernet->mii_addr = MII_ADDR(phy_addr, regnum) | MII_ADDR_WRITE;
-+
-+      return 0;
-+}
-+
-+static int ar231x_mdiobus_reset(struct mii_bus *bus)
-+{
-+      struct net_device *const dev = bus->priv;
-+
-+      ar231x_reset_reg(dev);
-+
-+      return 0;
-+}
-+
-+static int ar231x_mdiobus_probe (struct net_device *dev)
-+{
-+      struct ar231x_private *const sp = netdev_priv(dev);
-+      struct phy_device *phydev = NULL;
-+      int phy_addr;
-+
-+      /* find the first (lowest address) PHY on the current MAC's MII bus */
-+      for (phy_addr = 0; phy_addr < PHY_MAX_ADDR; phy_addr++)
-+              if (sp->mii_bus->phy_map[phy_addr]) {
-+                      phydev = sp->mii_bus->phy_map[phy_addr];
-+                      sp->phy = phy_addr;
-+                      break; /* break out with first one found */
-+              }
-+
-+      if (!phydev) {
-+              printk (KERN_ERR "ar231x: %s: no PHY found\n", dev->name);
-+              return -1;
-+      }
-+
-+      /* now we are supposed to have a proper phydev, to attach to... */
-+      BUG_ON(!phydev);
-+      BUG_ON(phydev->attached_dev);
-+
-+      phydev = phy_connect(dev, dev_name(&phydev->dev), &ar231x_adjust_link, 0,
-+              PHY_INTERFACE_MODE_MII);
-+
-+      if (IS_ERR(phydev)) {
-+              printk(KERN_ERR "%s: Could not attach to PHY\n", dev->name);
-+              return PTR_ERR(phydev);
-+      }
-+
-+      /* mask with MAC supported features */
-+      phydev->supported &= (SUPPORTED_10baseT_Half
-+              | SUPPORTED_10baseT_Full
-+              | SUPPORTED_100baseT_Half
-+              | SUPPORTED_100baseT_Full
-+              | SUPPORTED_Autoneg
-+              /* | SUPPORTED_Pause | SUPPORTED_Asym_Pause */
-+              | SUPPORTED_MII
-+              | SUPPORTED_TP);
-+
-+      phydev->advertising = phydev->supported;
-+
-+      sp->oldduplex = -1;
-+      sp->phy_dev = phydev;
-+
-+      printk(KERN_INFO "%s: attached PHY driver [%s] "
-+              "(mii_bus:phy_addr=%s)\n",
-+              dev->name, phydev->drv->name, dev_name(&phydev->dev));
-+
-+      return 0;
-+}
-+
---- /dev/null
-+++ b/drivers/net/ar231x.h
-@@ -0,0 +1,302 @@
-+/*
-+ * ar231x.h: Linux driver for the Atheros AR231x Ethernet device.
-+ *
-+ * Copyright (C) 2004 by Sameer Dekate <sdekate@arubanetworks.com>
-+ * Copyright (C) 2006 Imre Kaloz <kaloz@openwrt.org>
-+ * Copyright (C) 2006-2009 Felix Fietkau <nbd@openwrt.org>
-+ *
-+ * Thanks to Atheros for providing hardware and documentation
-+ * enabling me to write this driver.
-+ *
-+ * This program is free software; you can redistribute it and/or modify
-+ * it under the terms of the GNU General Public License as published by
-+ * the Free Software Foundation; either version 2 of the License, or
-+ * (at your option) any later version.
-+ */
-+
-+#ifndef _AR2313_H_
-+#define _AR2313_H_
-+
-+#include <generated/autoconf.h>
-+#include <linux/bitops.h>
-+#include <asm/bootinfo.h>
-+#include <ar231x_platform.h>
-+
-+/*
-+ * probe link timer - 5 secs
-+ */
-+#define LINK_TIMER    (5*HZ)
-+
-+#define IS_DMA_TX_INT(X)   (((X) & (DMA_STATUS_TI)) != 0)
-+#define IS_DMA_RX_INT(X)   (((X) & (DMA_STATUS_RI)) != 0)
-+#define IS_DRIVER_OWNED(X) (((X) & (DMA_TX_OWN))    == 0)
-+
-+#define AR2313_TX_TIMEOUT (HZ/4)
-+
-+/*
-+ * Rings
-+ */
-+#define DSC_RING_ENTRIES_SIZE (AR2313_DESCR_ENTRIES * sizeof(struct desc))
-+#define DSC_NEXT(idx)         ((idx + 1) & (AR2313_DESCR_ENTRIES - 1))
-+
-+#define AR2313_MBGET          2
-+#define AR2313_MBSET          3
-+#define AR2313_PCI_RECONFIG   4
-+#define AR2313_PCI_DUMP               5
-+#define AR2313_TEST_PANIC     6
-+#define AR2313_TEST_NULLPTR   7
-+#define AR2313_READ_DATA      8
-+#define AR2313_WRITE_DATA     9
-+#define AR2313_GET_VERSION    10
-+#define AR2313_TEST_HANG      11
-+#define AR2313_SYNC           12
-+
-+#define DMA_RX_ERR_CRC                BIT(1)
-+#define DMA_RX_ERR_DRIB               BIT(2)
-+#define DMA_RX_ERR_MII                BIT(3)
-+#define DMA_RX_EV2            BIT(5)
-+#define DMA_RX_ERR_COL                BIT(6)
-+#define DMA_RX_LONG           BIT(7)
-+#define DMA_RX_LS             BIT(8)  /* last descriptor */
-+#define DMA_RX_FS             BIT(9)  /* first descriptor */
-+#define DMA_RX_MF             BIT(10) /* multicast frame */
-+#define DMA_RX_ERR_RUNT               BIT(11) /* runt frame */
-+#define DMA_RX_ERR_LENGTH     BIT(12) /* length error */
-+#define DMA_RX_ERR_DESC               BIT(14) /* descriptor error */
-+#define DMA_RX_ERROR          BIT(15) /* error summary */
-+#define DMA_RX_LEN_MASK               0x3fff0000
-+#define DMA_RX_LEN_SHIFT      16
-+#define DMA_RX_FILT           BIT(30)
-+#define DMA_RX_OWN            BIT(31) /* desc owned by DMA controller */
-+
-+#define DMA_RX1_BSIZE_MASK    0x000007ff
-+#define DMA_RX1_BSIZE_SHIFT   0
-+#define DMA_RX1_CHAINED               BIT(24)
-+#define DMA_RX1_RER           BIT(25)
-+
-+#define DMA_TX_ERR_UNDER      BIT(1)  /* underflow error */
-+#define DMA_TX_ERR_DEFER      BIT(2)  /* excessive deferral */
-+#define DMA_TX_COL_MASK               0x78
-+#define DMA_TX_COL_SHIFT      3
-+#define DMA_TX_ERR_HB         BIT(7)  /* hearbeat failure */
-+#define DMA_TX_ERR_COL                BIT(8)  /* excessive collisions */
-+#define DMA_TX_ERR_LATE               BIT(9)  /* late collision */
-+#define DMA_TX_ERR_LINK               BIT(10) /* no carrier */
-+#define DMA_TX_ERR_LOSS               BIT(11) /* loss of carrier */
-+#define DMA_TX_ERR_JABBER     BIT(14) /* transmit jabber timeout */
-+#define DMA_TX_ERROR          BIT(15) /* frame aborted */
-+#define DMA_TX_OWN            BIT(31) /* descr owned by DMA controller */
-+
-+#define DMA_TX1_BSIZE_MASK    0x000007ff
-+#define DMA_TX1_BSIZE_SHIFT   0
-+#define DMA_TX1_CHAINED               BIT(24) /* chained descriptors */
-+#define DMA_TX1_TER           BIT(25) /* transmit end of ring */
-+#define DMA_TX1_FS            BIT(29) /* first segment */
-+#define DMA_TX1_LS            BIT(30) /* last segment */
-+#define DMA_TX1_IC            BIT(31) /* interrupt on completion */
-+
-+#define RCVPKT_LENGTH(X)      (X  >> 16)      /* Received pkt Length */
-+
-+#define MAC_CONTROL_RE                BIT(2)  /* receive enable */
-+#define MAC_CONTROL_TE                BIT(3)  /* transmit enable */
-+#define MAC_CONTROL_DC                BIT(5)  /* Deferral check */
-+#define MAC_CONTROL_ASTP      BIT(8)  /* Auto pad strip */
-+#define MAC_CONTROL_DRTY      BIT(10) /* Disable retry */
-+#define MAC_CONTROL_DBF               BIT(11) /* Disable bcast frames */
-+#define MAC_CONTROL_LCC               BIT(12) /* late collision ctrl */
-+#define MAC_CONTROL_HP                BIT(13) /* Hash Perfect filtering */
-+#define MAC_CONTROL_HASH      BIT(14) /* Unicast hash filtering */
-+#define MAC_CONTROL_HO                BIT(15) /* Hash only filtering */
-+#define MAC_CONTROL_PB                BIT(16) /* Pass Bad frames */
-+#define MAC_CONTROL_IF                BIT(17) /* Inverse filtering */
-+#define MAC_CONTROL_PR                BIT(18) /* promiscuous mode (valid frames only) */
-+#define MAC_CONTROL_PM                BIT(19) /* pass multicast */
-+#define MAC_CONTROL_F         BIT(20) /* full-duplex */
-+#define MAC_CONTROL_DRO               BIT(23) /* Disable Receive Own */
-+#define MAC_CONTROL_HBD               BIT(28) /* heart-beat disabled (MUST BE SET) */
-+#define MAC_CONTROL_BLE               BIT(30) /* big endian mode */
-+#define MAC_CONTROL_RA                BIT(31) /* receive all (valid and invalid frames) */
-+
-+#define MII_ADDR_BUSY         BIT(0)
-+#define MII_ADDR_WRITE                BIT(1)
-+#define MII_ADDR_REG_SHIFT    6
-+#define MII_ADDR_PHY_SHIFT    11
-+#define MII_DATA_SHIFT                0
-+
-+#define FLOW_CONTROL_FCE      BIT(1)
-+
-+#define DMA_BUS_MODE_SWR      BIT(0)  /* software reset */
-+#define DMA_BUS_MODE_BLE      BIT(7)  /* big endian mode */
-+#define DMA_BUS_MODE_PBL_SHIFT        8       /* programmable burst length 32 */
-+#define DMA_BUS_MODE_DBO      BIT(20) /* big-endian descriptors */
-+
-+#define DMA_STATUS_TI         BIT(0)  /* transmit interrupt */
-+#define DMA_STATUS_TPS                BIT(1)  /* transmit process stopped */
-+#define DMA_STATUS_TU         BIT(2)  /* transmit buffer unavailable */
-+#define DMA_STATUS_TJT                BIT(3)  /* transmit buffer timeout */
-+#define DMA_STATUS_UNF                BIT(5)  /* transmit underflow */
-+#define DMA_STATUS_RI         BIT(6)  /* receive interrupt */
-+#define DMA_STATUS_RU         BIT(7)  /* receive buffer unavailable */
-+#define DMA_STATUS_RPS                BIT(8)  /* receive process stopped */
-+#define DMA_STATUS_ETI                BIT(10) /* early transmit interrupt */
-+#define DMA_STATUS_FBE                BIT(13) /* fatal bus interrupt */
-+#define DMA_STATUS_ERI                BIT(14) /* early receive interrupt */
-+#define DMA_STATUS_AIS                BIT(15) /* abnormal interrupt summary */
-+#define DMA_STATUS_NIS                BIT(16) /* normal interrupt summary */
-+#define DMA_STATUS_RS_SHIFT   17      /* receive process state */
-+#define DMA_STATUS_TS_SHIFT   20      /* transmit process state */
-+#define DMA_STATUS_EB_SHIFT   23      /* error bits */
-+
-+#define DMA_CONTROL_SR                BIT(1)  /* start receive */
-+#define DMA_CONTROL_ST                BIT(13) /* start transmit */
-+#define DMA_CONTROL_SF                BIT(21) /* store and forward */
-+
-+
-+typedef struct {
-+      volatile unsigned int status;   // OWN, Device control and status.
-+      volatile unsigned int devcs;    // pkt Control bits + Length
-+      volatile unsigned int addr;     // Current Address.
-+      volatile unsigned int descr;    // Next descriptor in chain.
-+} ar231x_descr_t;
-+
-+
-+
-+//
-+// New Combo structure for Both Eth0 AND eth1
-+//
-+typedef struct {
-+      volatile unsigned int mac_control;      /* 0x00 */
-+      volatile unsigned int mac_addr[2];      /* 0x04 - 0x08 */
-+      volatile unsigned int mcast_table[2];   /* 0x0c - 0x10 */
-+      volatile unsigned int mii_addr; /* 0x14 */
-+      volatile unsigned int mii_data; /* 0x18 */
-+      volatile unsigned int flow_control;     /* 0x1c */
-+      volatile unsigned int vlan_tag; /* 0x20 */
-+      volatile unsigned int pad[7];   /* 0x24 - 0x3c */
-+      volatile unsigned int ucast_table[8];   /* 0x40-0x5c */
-+
-+} ETHERNET_STRUCT;
-+
-+/********************************************************************
-+ * Interrupt controller
-+ ********************************************************************/
-+
-+typedef struct {
-+      volatile unsigned int wdog_control;     /* 0x08 */
-+      volatile unsigned int wdog_timer;       /* 0x0c */
-+      volatile unsigned int misc_status;      /* 0x10 */
-+      volatile unsigned int misc_mask;        /* 0x14 */
-+      volatile unsigned int global_status;    /* 0x18 */
-+      volatile unsigned int reserved; /* 0x1c */
-+      volatile unsigned int reset_control;    /* 0x20 */
-+} INTERRUPT;
-+
-+/********************************************************************
-+ * DMA controller
-+ ********************************************************************/
-+typedef struct {
-+      volatile unsigned int bus_mode; /* 0x00 (CSR0) */
-+      volatile unsigned int xmt_poll; /* 0x04 (CSR1) */
-+      volatile unsigned int rcv_poll; /* 0x08 (CSR2) */
-+      volatile unsigned int rcv_base; /* 0x0c (CSR3) */
-+      volatile unsigned int xmt_base; /* 0x10 (CSR4) */
-+      volatile unsigned int status;   /* 0x14 (CSR5) */
-+      volatile unsigned int control;  /* 0x18 (CSR6) */
-+      volatile unsigned int intr_ena; /* 0x1c (CSR7) */
-+      volatile unsigned int rcv_missed;       /* 0x20 (CSR8) */
-+      volatile unsigned int reserved[11];     /* 0x24-0x4c (CSR9-19) */
-+      volatile unsigned int cur_tx_buf_addr;  /* 0x50 (CSR20) */
-+      volatile unsigned int cur_rx_buf_addr;  /* 0x50 (CSR21) */
-+} DMA;
-+
-+/*
-+ * Struct private for the Sibyte.
-+ *
-+ * Elements are grouped so variables used by the tx handling goes
-+ * together, and will go into the same cache lines etc. in order to
-+ * avoid cache line contention between the rx and tx handling on SMP.
-+ *
-+ * Frequently accessed variables are put at the beginning of the
-+ * struct to help the compiler generate better/shorter code.
-+ */
-+struct ar231x_private {
-+      struct net_device *dev;
-+      int version;
-+      u32 mb[2];
-+
-+      volatile ETHERNET_STRUCT *phy_regs;
-+      volatile ETHERNET_STRUCT *eth_regs;
-+      volatile DMA *dma_regs;
-+      volatile u32 *int_regs;
-+      struct ar231x_eth *cfg;
-+
-+      spinlock_t lock;                        /* Serialise access to device */
-+
-+      /*
-+       * RX and TX descriptors, must be adjacent
-+       */
-+      ar231x_descr_t *rx_ring;
-+      ar231x_descr_t *tx_ring;
-+
-+
-+      struct sk_buff **rx_skb;
-+      struct sk_buff **tx_skb;
-+
-+      /*
-+       * RX elements
-+       */
-+      u32 rx_skbprd;
-+      u32 cur_rx;
-+
-+      /*
-+       * TX elements
-+       */
-+      u32 tx_prd;
-+      u32 tx_csm;
-+
-+      /*
-+       * Misc elements
-+       */
-+      char name[48];
-+      struct {
-+              u32 address;
-+              u32 length;
-+              char *mapping;
-+      } desc;
-+
-+
-+      struct timer_list link_timer;
-+      unsigned short phy;                     /* merlot phy = 1, samsung phy = 0x1f */
-+      unsigned short mac;
-+      unsigned short link;            /* 0 - link down, 1 - link up */
-+      u16 phyData;
-+
-+      struct tasklet_struct rx_tasklet;
-+      int unloading;
-+
-+      struct phy_device *phy_dev;
-+      struct mii_bus *mii_bus;
-+      int oldduplex;
-+};
-+
-+
-+/*
-+ * Prototypes
-+ */
-+static int ar231x_init(struct net_device *dev);
-+#ifdef TX_TIMEOUT
-+static void ar231x_tx_timeout(struct net_device *dev);
-+#endif
-+static int ar231x_restart(struct net_device *dev);
-+static void ar231x_load_rx_ring(struct net_device *dev, int bufs);
-+static irqreturn_t ar231x_interrupt(int irq, void *dev_id);
-+static int ar231x_open(struct net_device *dev);
-+static int ar231x_start_xmit(struct sk_buff *skb, struct net_device *dev);
-+static int ar231x_close(struct net_device *dev);
-+static int ar231x_ioctl(struct net_device *dev, struct ifreq *ifr,
-+                                              int cmd);
-+static void ar231x_init_cleanup(struct net_device *dev);
-+static int ar231x_setup_timer(struct net_device *dev);
-+static void ar231x_link_timer_fn(unsigned long data);
-+static void ar231x_check_link(struct net_device *dev);
-+#endif                                                        /* _AR2313_H_ */
diff --git a/target/linux/atheros/patches-2.6.33/120-spiflash.patch b/target/linux/atheros/patches-2.6.33/120-spiflash.patch
deleted file mode 100644 (file)
index 8e37146..0000000
+++ /dev/null
@@ -1,659 +0,0 @@
---- a/drivers/mtd/devices/Kconfig
-+++ b/drivers/mtd/devices/Kconfig
-@@ -112,6 +112,10 @@ config MTD_SST25L
-         Set up your spi devices with the right board-specific platform data,
-         if you want to specify device partitioning.
-+config MTD_AR2315
-+      tristate "Atheros AR2315+ SPI Flash support"
-+      depends on ATHEROS_AR2315
-+
- config MTD_SLRAM
-       tristate "Uncached system RAM"
-       help
---- a/drivers/mtd/devices/Makefile
-+++ b/drivers/mtd/devices/Makefile
-@@ -17,3 +17,4 @@ obj-$(CONFIG_MTD_BLOCK2MTD)  += block2mtd
- obj-$(CONFIG_MTD_DATAFLASH)   += mtd_dataflash.o
- obj-$(CONFIG_MTD_M25P80)      += m25p80.o
- obj-$(CONFIG_MTD_SST25L)      += sst25l.o
-+obj-$(CONFIG_MTD_AR2315)      += ar2315.o
---- /dev/null
-+++ b/drivers/mtd/devices/ar2315.c
-@@ -0,0 +1,517 @@
-+
-+/*
-+ * MTD driver for the SPI Flash Memory support on Atheros AR2315
-+ *
-+ * Copyright (c) 2005-2006 Atheros Communications Inc.
-+ * Copyright (C) 2006-2007 FON Technology, SL.
-+ * Copyright (C) 2006-2007 Imre Kaloz <kaloz@openwrt.org>
-+ * Copyright (C) 2006-2009 Felix Fietkau <nbd@openwrt.org>
-+ *
-+ * This code is free software; you can redistribute it and/or modify
-+ * it under the terms of the GNU General Public License version 2 as
-+ * published by the Free Software Foundation.
-+ *
-+ */
-+
-+#include <linux/kernel.h>
-+#include <linux/module.h>
-+#include <linux/types.h>
-+#include <linux/version.h>
-+#include <linux/errno.h>
-+#include <linux/slab.h>
-+#include <linux/mtd/mtd.h>
-+#include <linux/mtd/partitions.h>
-+#include <linux/platform_device.h>
-+#include <linux/sched.h>
-+#include <linux/root_dev.h>
-+#include <linux/delay.h>
-+#include <asm/delay.h>
-+#include <asm/io.h>
-+
-+#include <ar2315_spiflash.h>
-+#include <ar231x_platform.h>
-+#include <ar231x.h>
-+
-+
-+#define SPIFLASH "spiflash: "
-+#define busy_wait(_priv, _condition, _wait) do { \
-+      while (_condition) { \
-+              spin_unlock_bh(&_priv->lock); \
-+              if (_wait > 1) \
-+                      msleep(_wait); \
-+              else if ((_wait == 1) && need_resched()) \
-+                      schedule(); \
-+              else \
-+                      udelay(1); \
-+              spin_lock_bh(&_priv->lock); \
-+      } \
-+} while (0)
-+
-+enum {
-+      FLASH_NONE,
-+      FLASH_1MB,
-+      FLASH_2MB,
-+      FLASH_4MB,
-+      FLASH_8MB,
-+      FLASH_16MB,
-+};
-+
-+/* Flash configuration table */
-+struct flashconfig {
-+      u32 byte_cnt;
-+      u32 sector_cnt;
-+      u32 sector_size;
-+};
-+
-+const struct flashconfig flashconfig_tbl[] = {
-+      [FLASH_NONE] = { 0, 0, 0},
-+      [FLASH_1MB]  = { STM_1MB_BYTE_COUNT, STM_1MB_SECTOR_COUNT, STM_1MB_SECTOR_SIZE},
-+      [FLASH_2MB]  = { STM_2MB_BYTE_COUNT, STM_2MB_SECTOR_COUNT, STM_2MB_SECTOR_SIZE},
-+      [FLASH_4MB]  = { STM_4MB_BYTE_COUNT, STM_4MB_SECTOR_COUNT, STM_4MB_SECTOR_SIZE},
-+      [FLASH_8MB]  = { STM_8MB_BYTE_COUNT, STM_8MB_SECTOR_COUNT, STM_8MB_SECTOR_SIZE},
-+      [FLASH_16MB] = { STM_16MB_BYTE_COUNT, STM_16MB_SECTOR_COUNT, STM_16MB_SECTOR_SIZE}
-+};
-+
-+/* Mapping of generic opcodes to STM serial flash opcodes */
-+enum {
-+      SPI_WRITE_ENABLE,
-+      SPI_WRITE_DISABLE,
-+      SPI_RD_STATUS,
-+      SPI_WR_STATUS,
-+      SPI_RD_DATA,
-+      SPI_FAST_RD_DATA,
-+      SPI_PAGE_PROGRAM,
-+      SPI_SECTOR_ERASE,
-+      SPI_BULK_ERASE,
-+      SPI_DEEP_PWRDOWN,
-+      SPI_RD_SIG,
-+};
-+
-+struct opcodes {
-+    __u16 code;
-+    __s8 tx_cnt;
-+    __s8 rx_cnt;
-+};
-+const struct opcodes stm_opcodes[] = {
-+      [SPI_WRITE_ENABLE] = {STM_OP_WR_ENABLE, 1, 0},
-+      [SPI_WRITE_DISABLE] = {STM_OP_WR_DISABLE, 1, 0},
-+      [SPI_RD_STATUS] = {STM_OP_RD_STATUS, 1, 1},
-+      [SPI_WR_STATUS] = {STM_OP_WR_STATUS, 1, 0},
-+      [SPI_RD_DATA] = {STM_OP_RD_DATA, 4, 4},
-+      [SPI_FAST_RD_DATA] = {STM_OP_FAST_RD_DATA, 5, 0},
-+      [SPI_PAGE_PROGRAM] = {STM_OP_PAGE_PGRM, 8, 0},
-+      [SPI_SECTOR_ERASE] = {STM_OP_SECTOR_ERASE, 4, 0},
-+      [SPI_BULK_ERASE] = {STM_OP_BULK_ERASE, 1, 0},
-+      [SPI_DEEP_PWRDOWN] = {STM_OP_DEEP_PWRDOWN, 1, 0},
-+      [SPI_RD_SIG] = {STM_OP_RD_SIG, 4, 1},
-+};
-+
-+/* Driver private data structure */
-+struct spiflash_priv {
-+      struct mtd_info mtd;
-+      void *readaddr; /* memory mapped data for read  */
-+      void *mmraddr;  /* memory mapped register space */
-+      wait_queue_head_t wq;
-+      spinlock_t lock;
-+      int state;
-+};
-+
-+#define to_spiflash(_mtd) container_of(_mtd, struct spiflash_priv, mtd)
-+
-+enum {
-+      FL_READY,
-+      FL_READING,
-+      FL_ERASING,
-+      FL_WRITING
-+};
-+
-+/***************************************************************************************************/
-+
-+static u32
-+spiflash_read_reg(struct spiflash_priv *priv, int reg)
-+{
-+      return ar231x_read_reg((u32) priv->mmraddr + reg);
-+}
-+
-+static void
-+spiflash_write_reg(struct spiflash_priv *priv, int reg, u32 data)
-+{
-+      ar231x_write_reg((u32) priv->mmraddr + reg, data);
-+}
-+
-+static u32
-+spiflash_wait_busy(struct spiflash_priv *priv)
-+{
-+      u32 reg;
-+
-+      busy_wait(priv, (reg = spiflash_read_reg(priv, SPI_FLASH_CTL)) &
-+              SPI_CTL_BUSY, 0);
-+      return reg;
-+}
-+
-+static u32
-+spiflash_sendcmd (struct spiflash_priv *priv, int opcode, u32 addr)
-+{
-+      const struct opcodes *op;
-+      u32 reg, mask;
-+
-+      op = &stm_opcodes[opcode];
-+      reg = spiflash_wait_busy(priv);
-+      spiflash_write_reg(priv, SPI_FLASH_OPCODE,
-+              ((u32) op->code) | (addr << 8));
-+
-+      reg &= ~SPI_CTL_TX_RX_CNT_MASK;
-+      reg |= SPI_CTL_START | op->tx_cnt | (op->rx_cnt << 4);
-+
-+      spiflash_write_reg(priv, SPI_FLASH_CTL, reg);
-+      spiflash_wait_busy(priv);
-+
-+      if (!op->rx_cnt)
-+              return 0;
-+
-+      reg = spiflash_read_reg(priv, SPI_FLASH_DATA);
-+
-+      switch (op->rx_cnt) {
-+      case 1:
-+              mask = 0x000000ff;
-+              break;
-+      case 2:
-+              mask = 0x0000ffff;
-+              break;
-+      case 3:
-+              mask = 0x00ffffff;
-+              break;
-+      default:
-+              mask = 0xffffffff;
-+              break;
-+      }
-+      reg &= mask;
-+
-+      return reg;
-+}
-+
-+
-+/*
-+ * Probe SPI flash device
-+ * Function returns 0 for failure.
-+ * and flashconfig_tbl array index for success.
-+ */
-+static int
-+spiflash_probe_chip (struct spiflash_priv *priv)
-+{
-+      u32 sig;
-+      int flash_size;
-+
-+      /* Read the signature on the flash device */
-+      spin_lock_bh(&priv->lock);
-+      sig = spiflash_sendcmd(priv, SPI_RD_SIG, 0);
-+      spin_unlock_bh(&priv->lock);
-+
-+      switch (sig) {
-+      case STM_8MBIT_SIGNATURE:
-+              flash_size = FLASH_1MB;
-+              break;
-+      case STM_16MBIT_SIGNATURE:
-+              flash_size = FLASH_2MB;
-+              break;
-+      case STM_32MBIT_SIGNATURE:
-+              flash_size = FLASH_4MB;
-+              break;
-+      case STM_64MBIT_SIGNATURE:
-+              flash_size = FLASH_8MB;
-+              break;
-+      case STM_128MBIT_SIGNATURE:
-+              flash_size = FLASH_16MB;
-+              break;
-+      default:
-+              printk (KERN_WARNING SPIFLASH "Read of flash device signature failed!\n");
-+              return 0;
-+      }
-+
-+      return flash_size;
-+}
-+
-+
-+/* wait until the flash chip is ready and grab a lock */
-+static int spiflash_wait_ready(struct spiflash_priv *priv, int state)
-+{
-+      DECLARE_WAITQUEUE(wait, current);
-+
-+retry:
-+      spin_lock_bh(&priv->lock);
-+      if (priv->state != FL_READY) {
-+              set_current_state(TASK_UNINTERRUPTIBLE);
-+              add_wait_queue(&priv->wq, &wait);
-+              spin_unlock_bh(&priv->lock);
-+              schedule();
-+              remove_wait_queue(&priv->wq, &wait);
-+
-+              if(signal_pending(current))
-+                      return 0;
-+
-+              goto retry;
-+      }
-+      priv->state = state;
-+
-+      return 1;
-+}
-+
-+static inline void spiflash_done(struct spiflash_priv *priv)
-+{
-+      priv->state = FL_READY;
-+      spin_unlock_bh(&priv->lock);
-+      wake_up(&priv->wq);
-+}
-+
-+static void
-+spiflash_wait_complete(struct spiflash_priv *priv, unsigned int timeout)
-+{
-+      busy_wait(priv, spiflash_sendcmd(priv, SPI_RD_STATUS, 0) &
-+              SPI_STATUS_WIP, timeout);
-+      spiflash_done(priv);
-+}
-+
-+
-+
-+static int
-+spiflash_erase (struct mtd_info *mtd, struct erase_info *instr)
-+{
-+      struct spiflash_priv *priv = to_spiflash(mtd);
-+      const struct opcodes *op;
-+      u32 temp, reg;
-+
-+      if (instr->addr + instr->len > mtd->size)
-+              return -EINVAL;
-+
-+      if (!spiflash_wait_ready(priv, FL_ERASING))
-+              return -EINTR;
-+
-+      spiflash_sendcmd(priv, SPI_WRITE_ENABLE, 0);
-+      reg = spiflash_wait_busy(priv);
-+
-+      op = &stm_opcodes[SPI_SECTOR_ERASE];
-+      temp = ((u32)instr->addr << 8) | (u32)(op->code);
-+      spiflash_write_reg(priv, SPI_FLASH_OPCODE, temp);
-+
-+      reg &= ~SPI_CTL_TX_RX_CNT_MASK;
-+      reg |= op->tx_cnt | SPI_CTL_START;
-+      spiflash_write_reg(priv, SPI_FLASH_CTL, reg);
-+
-+      spiflash_wait_complete(priv, 20);
-+
-+      instr->state = MTD_ERASE_DONE;
-+      mtd_erase_callback(instr);
-+
-+      return 0;
-+}
-+
-+static int
-+spiflash_read (struct mtd_info *mtd, loff_t from, size_t len, size_t *retlen, u_char *buf)
-+{
-+      struct spiflash_priv *priv = to_spiflash(mtd);
-+      u8 *read_addr;
-+
-+      if (!len)
-+              return 0;
-+
-+      if (from + len > mtd->size)
-+              return -EINVAL;
-+
-+      *retlen = len;
-+
-+      if (!spiflash_wait_ready(priv, FL_READING))
-+              return -EINTR;
-+
-+      read_addr = (u8 *)(priv->readaddr + from);
-+      memcpy_fromio(buf, read_addr, len);
-+      spiflash_done(priv);
-+
-+      return 0;
-+}
-+
-+static int
-+spiflash_write (struct mtd_info *mtd, loff_t to, size_t len, size_t *retlen, const u8 *buf)
-+{
-+      struct spiflash_priv *priv = to_spiflash(mtd);
-+      u32 opcode, bytes_left;
-+
-+      *retlen = 0;
-+
-+      if (!len)
-+              return 0;
-+
-+      if (to + len > mtd->size)
-+              return -EINVAL;
-+
-+      bytes_left = len;
-+
-+      do {
-+              u32 read_len, reg, page_offset, spi_data = 0;
-+
-+              read_len = min(bytes_left, sizeof(u32));
-+
-+              /* 32-bit writes cannot span across a page boundary
-+               * (256 bytes). This types of writes require two page
-+               * program operations to handle it correctly. The STM part
-+               * will write the overflow data to the beginning of the
-+               * current page as opposed to the subsequent page.
-+               */
-+              page_offset = (to & (STM_PAGE_SIZE - 1)) + read_len;
-+
-+              if (page_offset > STM_PAGE_SIZE)
-+                      read_len -= (page_offset - STM_PAGE_SIZE);
-+
-+              if (!spiflash_wait_ready(priv, FL_WRITING))
-+                      return -EINTR;
-+
-+              spiflash_sendcmd(priv, SPI_WRITE_ENABLE, 0);
-+              spi_data = 0;
-+              switch (read_len) {
-+              case 4:
-+                      spi_data |= buf[3] << 24;
-+                      /* fall through */
-+              case 3:
-+                      spi_data |= buf[2] << 16;
-+                      /* fall through */
-+              case 2:
-+                      spi_data |= buf[1] << 8;
-+                      /* fall through */
-+              case 1:
-+                      spi_data |= buf[0] & 0xff;
-+                      break;
-+              default:
-+                      break;
-+              }
-+
-+              spiflash_write_reg(priv, SPI_FLASH_DATA, spi_data);
-+              opcode = stm_opcodes[SPI_PAGE_PROGRAM].code |
-+                      (to & 0x00ffffff) << 8;
-+              spiflash_write_reg(priv, SPI_FLASH_OPCODE, opcode);
-+
-+              reg = spiflash_read_reg(priv, SPI_FLASH_CTL);
-+              reg &= ~SPI_CTL_TX_RX_CNT_MASK;
-+              reg |= (read_len + 4) | SPI_CTL_START;
-+              spiflash_write_reg(priv, SPI_FLASH_CTL, reg);
-+
-+              spiflash_wait_complete(priv, 1);
-+
-+              bytes_left -= read_len;
-+              to += read_len;
-+              buf += read_len;
-+
-+              *retlen += read_len;
-+      } while (bytes_left != 0);
-+
-+      return 0;
-+}
-+
-+
-+#ifdef CONFIG_MTD_PARTITIONS
-+static const char *part_probe_types[] = { "cmdlinepart", "RedBoot", "MyLoader", NULL };
-+#endif
-+
-+
-+static int
-+spiflash_probe(struct platform_device *pdev)
-+{
-+      struct spiflash_priv *priv;
-+      struct mtd_partition *parts;
-+      struct mtd_info *mtd;
-+      int index, num_parts;
-+      int result = 0;
-+
-+      priv = kzalloc(sizeof(struct spiflash_priv), GFP_KERNEL);
-+      spin_lock_init(&priv->lock);
-+      init_waitqueue_head(&priv->wq);
-+      priv->state = FL_READY;
-+      mtd = &priv->mtd;
-+
-+      priv->mmraddr = ioremap_nocache(SPI_FLASH_MMR, SPI_FLASH_MMR_SIZE);
-+      if (!priv->mmraddr) {
-+              printk(KERN_WARNING SPIFLASH "Failed to map flash device\n");
-+              goto error;
-+      }
-+
-+      index = spiflash_probe_chip(priv);
-+      if (!index) {
-+              printk (KERN_WARNING SPIFLASH "Found no serial flash device\n");
-+              goto error;
-+      }
-+
-+      priv->readaddr = ioremap_nocache(SPI_FLASH_READ, flashconfig_tbl[index].byte_cnt);
-+      if (!priv->readaddr) {
-+              printk (KERN_WARNING SPIFLASH "Failed to map flash device\n");
-+              goto error;
-+      }
-+
-+      platform_set_drvdata(pdev, priv);
-+      mtd->name = "spiflash";
-+      mtd->type = MTD_NORFLASH;
-+      mtd->flags = (MTD_CAP_NORFLASH|MTD_WRITEABLE);
-+      mtd->size = flashconfig_tbl[index].byte_cnt;
-+      mtd->erasesize = flashconfig_tbl[index].sector_size;
-+      mtd->writesize = 1;
-+      mtd->numeraseregions = 0;
-+      mtd->eraseregions = NULL;
-+      mtd->erase = spiflash_erase;
-+      mtd->read = spiflash_read;
-+      mtd->write = spiflash_write;
-+      mtd->owner = THIS_MODULE;
-+
-+#ifdef CONFIG_MTD_PARTITIONS
-+      /* parse redboot partitions */
-+      num_parts = parse_mtd_partitions(mtd, part_probe_types, &parts, 0);
-+      if (!num_parts)
-+              goto error;
-+
-+      result = add_mtd_partitions(mtd, parts, num_parts);
-+#endif
-+
-+      return result;
-+
-+error:
-+      if (priv->mmraddr)
-+              iounmap(priv->mmraddr);
-+      kfree(priv);
-+      return -ENXIO;
-+}
-+
-+static int
-+spiflash_remove (struct platform_device *pdev)
-+{
-+      struct spiflash_priv *priv = platform_get_drvdata(pdev);
-+      struct mtd_info *mtd = &priv->mtd;
-+
-+      del_mtd_partitions(mtd);
-+      iounmap(priv->mmraddr);
-+      iounmap(priv->readaddr);
-+      kfree(priv);
-+
-+      return 0;
-+}
-+
-+struct platform_driver spiflash_driver = {
-+      .driver.name = "spiflash",
-+      .probe = spiflash_probe,
-+      .remove = spiflash_remove,
-+};
-+
-+int __init
-+spiflash_init (void)
-+{
-+      return platform_driver_register(&spiflash_driver);
-+}
-+
-+void __exit
-+spiflash_exit (void)
-+{
-+      return platform_driver_unregister(&spiflash_driver);
-+}
-+
-+module_init (spiflash_init);
-+module_exit (spiflash_exit);
-+
-+MODULE_LICENSE("GPL");
-+MODULE_AUTHOR("OpenWrt.org, Atheros Communications Inc");
-+MODULE_DESCRIPTION("MTD driver for SPI Flash on Atheros SOC");
-+
---- /dev/null
-+++ b/arch/mips/include/asm/mach-ar231x/ar2315_spiflash.h
-@@ -0,0 +1,116 @@
-+/*
-+ * SPI Flash Memory support header file.
-+ *
-+ * Copyright (c) 2005, Atheros Communications Inc.
-+ * Copyright (C) 2006 FON Technology, SL.
-+ * Copyright (C) 2006 Imre Kaloz <kaloz@openwrt.org>
-+ * Copyright (C) 2006-2009 Felix Fietkau <nbd@openwrt.org>
-+ *
-+ * This code is free software; you can redistribute it and/or modify
-+ * it under the terms of the GNU General Public License version 2 as
-+ * published by the Free Software Foundation.
-+ *
-+ */
-+#ifndef __AR2315_SPIFLASH_H
-+#define __AR2315_SPIFLASH_H
-+
-+#define STM_PAGE_SIZE           256
-+
-+#define SFI_WRITE_BUFFER_SIZE   4
-+#define SFI_FLASH_ADDR_MASK     0x00ffffff
-+
-+#define STM_8MBIT_SIGNATURE     0x13
-+#define STM_M25P80_BYTE_COUNT   1048576
-+#define STM_M25P80_SECTOR_COUNT 16
-+#define STM_M25P80_SECTOR_SIZE  0x10000
-+
-+#define STM_16MBIT_SIGNATURE    0x14
-+#define STM_M25P16_BYTE_COUNT   2097152
-+#define STM_M25P16_SECTOR_COUNT 32
-+#define STM_M25P16_SECTOR_SIZE  0x10000
-+
-+#define STM_32MBIT_SIGNATURE    0x15
-+#define STM_M25P32_BYTE_COUNT   4194304
-+#define STM_M25P32_SECTOR_COUNT 64
-+#define STM_M25P32_SECTOR_SIZE  0x10000
-+
-+#define STM_64MBIT_SIGNATURE    0x16
-+#define STM_M25P64_BYTE_COUNT   8388608
-+#define STM_M25P64_SECTOR_COUNT 128
-+#define STM_M25P64_SECTOR_SIZE  0x10000
-+
-+#define STM_128MBIT_SIGNATURE   0x17
-+#define STM_M25P128_BYTE_COUNT   16777216
-+#define STM_M25P128_SECTOR_COUNT 256
-+#define STM_M25P128_SECTOR_SIZE  0x10000
-+
-+#define STM_1MB_BYTE_COUNT   STM_M25P80_BYTE_COUNT
-+#define STM_1MB_SECTOR_COUNT STM_M25P80_SECTOR_COUNT
-+#define STM_1MB_SECTOR_SIZE  STM_M25P80_SECTOR_SIZE
-+#define STM_2MB_BYTE_COUNT   STM_M25P16_BYTE_COUNT
-+#define STM_2MB_SECTOR_COUNT STM_M25P16_SECTOR_COUNT
-+#define STM_2MB_SECTOR_SIZE  STM_M25P16_SECTOR_SIZE
-+#define STM_4MB_BYTE_COUNT   STM_M25P32_BYTE_COUNT
-+#define STM_4MB_SECTOR_COUNT STM_M25P32_SECTOR_COUNT
-+#define STM_4MB_SECTOR_SIZE  STM_M25P32_SECTOR_SIZE
-+#define STM_8MB_BYTE_COUNT   STM_M25P64_BYTE_COUNT
-+#define STM_8MB_SECTOR_COUNT STM_M25P64_SECTOR_COUNT
-+#define STM_8MB_SECTOR_SIZE  STM_M25P64_SECTOR_SIZE
-+#define STM_16MB_BYTE_COUNT   STM_M25P128_BYTE_COUNT
-+#define STM_16MB_SECTOR_COUNT STM_M25P128_SECTOR_COUNT
-+#define STM_16MB_SECTOR_SIZE  STM_M25P128_SECTOR_SIZE
-+
-+/*
-+ * ST Microelectronics Opcodes for Serial Flash
-+ */
-+
-+#define STM_OP_WR_ENABLE       0x06     /* Write Enable */
-+#define STM_OP_WR_DISABLE      0x04     /* Write Disable */
-+#define STM_OP_RD_STATUS       0x05     /* Read Status */
-+#define STM_OP_WR_STATUS       0x01     /* Write Status */
-+#define STM_OP_RD_DATA         0x03     /* Read Data */
-+#define STM_OP_FAST_RD_DATA    0x0b     /* Fast Read Data */
-+#define STM_OP_PAGE_PGRM       0x02     /* Page Program */
-+#define STM_OP_SECTOR_ERASE    0xd8     /* Sector Erase */
-+#define STM_OP_BULK_ERASE      0xc7     /* Bulk Erase */
-+#define STM_OP_DEEP_PWRDOWN    0xb9     /* Deep Power-Down Mode */
-+#define STM_OP_RD_SIG          0xab     /* Read Electronic Signature */
-+
-+#define STM_STATUS_WIP       0x01       /* Write-In-Progress */
-+#define STM_STATUS_WEL       0x02       /* Write Enable Latch */
-+#define STM_STATUS_BP0       0x04       /* Block Protect 0 */
-+#define STM_STATUS_BP1       0x08       /* Block Protect 1 */
-+#define STM_STATUS_BP2       0x10       /* Block Protect 2 */
-+#define STM_STATUS_SRWD      0x80       /* Status Register Write Disable */
-+
-+/*
-+ * SPI Flash Interface Registers
-+ */
-+#define AR531XPLUS_SPI_READ     0x08000000
-+#define AR531XPLUS_SPI_MMR      0x11300000
-+#define AR531XPLUS_SPI_MMR_SIZE 12
-+
-+#define AR531XPLUS_SPI_CTL      0x00
-+#define AR531XPLUS_SPI_OPCODE   0x04
-+#define AR531XPLUS_SPI_DATA     0x08
-+
-+#define SPI_FLASH_READ          AR531XPLUS_SPI_READ
-+#define SPI_FLASH_MMR           AR531XPLUS_SPI_MMR
-+#define SPI_FLASH_MMR_SIZE      AR531XPLUS_SPI_MMR_SIZE
-+#define SPI_FLASH_CTL           AR531XPLUS_SPI_CTL
-+#define SPI_FLASH_OPCODE        AR531XPLUS_SPI_OPCODE
-+#define SPI_FLASH_DATA          AR531XPLUS_SPI_DATA
-+
-+#define SPI_CTL_START           0x00000100
-+#define SPI_CTL_BUSY            0x00010000
-+#define SPI_CTL_TXCNT_MASK      0x0000000f
-+#define SPI_CTL_RXCNT_MASK      0x000000f0
-+#define SPI_CTL_TX_RX_CNT_MASK  0x000000ff
-+#define SPI_CTL_SIZE_MASK       0x00060000
-+
-+#define SPI_CTL_CLK_SEL_MASK    0x03000000
-+#define SPI_OPCODE_MASK         0x000000ff
-+
-+#define SPI_STATUS_WIP                STM_STATUS_WIP
-+
-+#endif
diff --git a/target/linux/atheros/patches-2.6.33/130-watchdog.patch b/target/linux/atheros/patches-2.6.33/130-watchdog.patch
deleted file mode 100644 (file)
index ed80e79..0000000
+++ /dev/null
@@ -1,228 +0,0 @@
---- /dev/null
-+++ b/drivers/watchdog/ar2315-wtd.c
-@@ -0,0 +1,200 @@
-+/*
-+ * This program is free software; you can redistribute it and/or modify
-+ * it under the terms of the GNU General Public License as published by
-+ * the Free Software Foundation; either version 2 of the License, or
-+ * (at your option) any later version.
-+ *
-+ * This program is distributed in the hope that it will be useful,
-+ * but WITHOUT ANY WARRANTY; without even the implied warranty of
-+ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
-+ * GNU General Public License for more details.
-+ *
-+ * You should have received a copy of the GNU General Public License
-+ * along with this program; if not, write to the Free Software
-+ * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
-+ *
-+ * Copyright (C) 2008 John Crispin <blogic@openwrt.org>
-+ * Based on EP93xx and ifxmips wdt driver
-+ */
-+
-+#include <linux/interrupt.h>
-+#include <linux/module.h>
-+#include <linux/moduleparam.h>
-+#include <linux/types.h>
-+#include <linux/miscdevice.h>
-+#include <linux/watchdog.h>
-+#include <linux/fs.h>
-+#include <linux/ioport.h>
-+#include <linux/notifier.h>
-+#include <linux/reboot.h>
-+#include <linux/init.h>
-+#include <linux/platform_device.h>
-+
-+#include <asm/io.h>
-+#include <asm/uaccess.h>
-+#include <asm/system.h>
-+#include <asm/addrspace.h>
-+#include <ar231x_platform.h>
-+#include <ar2315_regs.h>
-+#include <ar231x.h>
-+
-+#define CLOCK_RATE 40000000
-+#define HEARTBEAT(x) (x < 1 || x > 90)?(20):(x)
-+
-+static int wdt_timeout = 20;
-+static int started = 0;
-+static int in_use = 0;
-+
-+static void
-+ar2315_wdt_enable(void)
-+{
-+      ar231x_write_reg(AR2315_WD, wdt_timeout * CLOCK_RATE);
-+      ar231x_write_reg(AR2315_ISR, 0x80);
-+}
-+
-+static ssize_t
-+ar2315_wdt_write(struct file *file, const char __user *data, size_t len, loff_t *ppos)
-+{
-+      if(len)
-+              ar2315_wdt_enable();
-+      return len;
-+}
-+
-+static int
-+ar2315_wdt_open(struct inode *inode, struct file *file)
-+{
-+      if(in_use)
-+              return -EBUSY;
-+      ar2315_wdt_enable();
-+      in_use = started = 1;
-+      return nonseekable_open(inode, file);
-+}
-+
-+static int
-+ar2315_wdt_release(struct inode *inode, struct file *file)
-+{
-+      in_use = 0;
-+      return 0;
-+}
-+
-+static irqreturn_t
-+ar2315_wdt_interrupt(int irq, void *dev_id)
-+{
-+      if(started)
-+      {
-+              printk(KERN_CRIT "watchdog expired, rebooting system\n");
-+              emergency_restart();
-+      } else {
-+              ar231x_write_reg(AR2315_WDC, 0);
-+              ar231x_write_reg(AR2315_WD, 0);
-+              ar231x_write_reg(AR2315_ISR, 0x80);
-+      }
-+      return IRQ_HANDLED;
-+}
-+
-+static struct watchdog_info ident = {
-+      .options = WDIOF_SETTIMEOUT | WDIOF_KEEPALIVEPING,
-+      .identity = "ar2315 Watchdog",
-+};
-+
-+static int
-+ar2315_wdt_ioctl(struct inode *inode, struct file *file, unsigned int cmd, unsigned long arg)
-+{
-+      int new_wdt_timeout;
-+      int ret = -ENOIOCTLCMD;
-+
-+      switch(cmd)
-+      {
-+              case WDIOC_GETSUPPORT:
-+                      ret = copy_to_user((struct watchdog_info __user *)arg, &ident, sizeof(ident)) ? -EFAULT : 0;
-+                      break;
-+
-+              case WDIOC_KEEPALIVE:
-+                      ar2315_wdt_enable();
-+                      ret = 0;
-+                      break;
-+
-+              case WDIOC_SETTIMEOUT:
-+                      if((ret = get_user(new_wdt_timeout, (int __user *)arg)))
-+                              break;
-+                      wdt_timeout = HEARTBEAT(new_wdt_timeout);
-+                      ar2315_wdt_enable();
-+                      break;
-+
-+              case WDIOC_GETTIMEOUT:
-+                      ret = put_user(wdt_timeout, (int __user *)arg);
-+                      break;
-+      }
-+      return ret;
-+}
-+
-+static struct file_operations ar2315_wdt_fops = {
-+      .owner          = THIS_MODULE,
-+      .llseek         = no_llseek,
-+      .write          = ar2315_wdt_write,
-+      .ioctl          = ar2315_wdt_ioctl,
-+      .open           = ar2315_wdt_open,
-+      .release        = ar2315_wdt_release,
-+};
-+
-+static struct miscdevice ar2315_wdt_miscdev = {
-+      .minor  = WATCHDOG_MINOR,
-+      .name   = "watchdog",
-+      .fops   = &ar2315_wdt_fops,
-+};
-+
-+static int
-+ar2315_wdt_probe(struct platform_device *dev)
-+{
-+      int ret = 0;
-+
-+      ar2315_wdt_enable();
-+      ret = request_irq(AR531X_MISC_IRQ_WATCHDOG, ar2315_wdt_interrupt, IRQF_DISABLED, "ar2315_wdt", NULL);
-+      if(ret)
-+      {
-+              printk(KERN_ERR "ar2315wdt: failed to register inetrrupt\n");
-+              goto out;
-+      }
-+
-+      ret = misc_register(&ar2315_wdt_miscdev);
-+      if(ret)
-+              printk(KERN_ERR "ar2315wdt: failed to register miscdev\n");
-+
-+out:
-+      return ret;
-+}
-+
-+static int
-+ar2315_wdt_remove(struct platform_device *dev)
-+{
-+      misc_deregister(&ar2315_wdt_miscdev);
-+      free_irq(AR531X_MISC_IRQ_WATCHDOG, NULL);
-+      return 0;
-+}
-+
-+static struct platform_driver ar2315_wdt_driver = {
-+      .probe = ar2315_wdt_probe,
-+      .remove = ar2315_wdt_remove,
-+      .driver = {
-+              .name = "ar2315_wdt",
-+              .owner = THIS_MODULE,
-+      },
-+};
-+
-+static int __init
-+init_ar2315_wdt(void)
-+{
-+      int ret = platform_driver_register(&ar2315_wdt_driver);
-+      if(ret)
-+              printk(KERN_INFO "ar2315_wdt: error registering platfom driver!");
-+      return ret;
-+}
-+
-+static void __exit
-+exit_ar2315_wdt(void)
-+{
-+      platform_driver_unregister(&ar2315_wdt_driver);
-+}
-+
-+module_init(init_ar2315_wdt);
-+module_exit(exit_ar2315_wdt);
---- a/drivers/watchdog/Kconfig
-+++ b/drivers/watchdog/Kconfig
-@@ -840,6 +840,12 @@ config TXX9_WDT
-       help
-         Hardware driver for the built-in watchdog timer on TXx9 MIPS SoCs.
-+config ATHEROS_WDT
-+      tristate "Atheros wisoc Watchdog Timer"
-+      depends on ATHEROS_AR231X
-+      help
-+        Hardware driver for the Atheros wisoc Watchdog Timer.
-+
- # PARISC Architecture
- # POWERPC Architecture
---- a/drivers/watchdog/Makefile
-+++ b/drivers/watchdog/Makefile
-@@ -112,6 +112,7 @@ obj-$(CONFIG_PNX833X_WDT) += pnx833x_wdt
- obj-$(CONFIG_SIBYTE_WDOG) += sb_wdog.o
- obj-$(CONFIG_AR7_WDT) += ar7_wdt.o
- obj-$(CONFIG_TXX9_WDT) += txx9wdt.o
-+obj-$(CONFIG_ATHEROS_WDT) += ar2315-wtd.o
- # PARISC Architecture
diff --git a/target/linux/atheros/patches-2.6.33/140-redboot_partition_scan.patch b/target/linux/atheros/patches-2.6.33/140-redboot_partition_scan.patch
deleted file mode 100644 (file)
index 289d4eb..0000000
+++ /dev/null
@@ -1,54 +0,0 @@
---- a/drivers/mtd/redboot.c
-+++ b/drivers/mtd/redboot.c
-@@ -60,31 +60,32 @@ static int parse_redboot_partitions(stru
-       static char nullstring[] = "unallocated";
- #endif
-+      buf = vmalloc(master->erasesize);
-+      if (!buf)
-+              return -ENOMEM;
-+
-+ restart:
-       if ( directory < 0 ) {
-               offset = master->size + directory * master->erasesize;
--              while (master->block_isbad && 
-+              while (master->block_isbad &&
-                      master->block_isbad(master, offset)) {
-                       if (!offset) {
-                       nogood:
-                               printk(KERN_NOTICE "Failed to find a non-bad block to check for RedBoot partition table\n");
-+                              vfree(buf);
-                               return -EIO;
-                       }
-                       offset -= master->erasesize;
-               }
-       } else {
-               offset = directory * master->erasesize;
--              while (master->block_isbad && 
-+              while (master->block_isbad &&
-                      master->block_isbad(master, offset)) {
-                       offset += master->erasesize;
-                       if (offset == master->size)
-                               goto nogood;
-               }
-       }
--      buf = vmalloc(master->erasesize);
--
--      if (!buf)
--              return -ENOMEM;
--
-       printk(KERN_NOTICE "Searching for RedBoot partition table in %s at offset 0x%lx\n",
-              master->name, offset);
-@@ -156,6 +157,11 @@ static int parse_redboot_partitions(stru
-       }
-       if (i == numslots) {
-               /* Didn't find it */
-+              if (offset + master->erasesize < master->size) {
-+                      /* not at the end of the flash yet, maybe next block :) */
-+                      directory++;
-+                      goto restart;
-+              }
-               printk(KERN_NOTICE "No RedBoot partition table detected in %s\n",
-                      master->name);
-               ret = 0;
diff --git a/target/linux/atheros/patches-2.6.33/141-redboot_various_erase_size_fix.patch b/target/linux/atheros/patches-2.6.33/141-redboot_various_erase_size_fix.patch
deleted file mode 100644 (file)
index b9cb0b4..0000000
+++ /dev/null
@@ -1,72 +0,0 @@
---- a/drivers/mtd/redboot.c
-+++ b/drivers/mtd/redboot.c
-@@ -39,6 +39,22 @@ static inline int redboot_checksum(struc
-       return 1;
- }
-+static uint32_t mtd_get_offset_erasesize(struct mtd_info *mtd, uint64_t offset)
-+{
-+      struct mtd_erase_region_info *regions = mtd->eraseregions;
-+      int i;
-+
-+      for (i = 0; i < mtd->numeraseregions; i++) {
-+              if (regions[i].offset +
-+                  regions[i].numblocks * regions[i].erasesize <= offset)
-+                      continue;
-+
-+              return regions[i].erasesize;
-+      }
-+
-+      return mtd->erasesize;
-+}
-+
- static int parse_redboot_partitions(struct mtd_info *master,
-                              struct mtd_partition **pparts,
-                              unsigned long fis_origin)
-@@ -55,6 +71,7 @@ static int parse_redboot_partitions(stru
-       int namelen = 0;
-       int nulllen = 0;
-       int numslots;
-+      int first_slot;
-       unsigned long offset;
- #ifdef CONFIG_MTD_REDBOOT_PARTS_UNALLOCATED
-       static char nullstring[] = "unallocated";
-@@ -168,7 +185,10 @@ static int parse_redboot_partitions(stru
-               goto out;
-       }
--      for (i = 0; i < numslots; i++) {
-+      first_slot = (buf[i].flash_base & (master->erasesize - 1)) /
-+                   sizeof(struct fis_image_desc);
-+
-+      for (i = first_slot; i < first_slot + numslots; i++) {
-               struct fis_list *new_fl, **prev;
-               if (buf[i].name[0] == 0xff) {
-@@ -244,12 +264,13 @@ static int parse_redboot_partitions(stru
-       }
- #endif
-       for ( ; i<nrparts; i++) {
--              if(max_offset < buf[i].flash_base + buf[i].size)
--                      max_offset = buf[i].flash_base + buf[i].size;
-               parts[i].size = fl->img->size;
-               parts[i].offset = fl->img->flash_base;
-               parts[i].name = names;
-+              if (max_offset < parts[i].offset + parts[i].size)
-+                      max_offset = parts[i].offset + parts[i].size;
-+
-               strcpy(names, fl->img->name);
- #ifdef CONFIG_MTD_REDBOOT_PARTS_READONLY
-               if (!memcmp(names, "RedBoot", 8) ||
-@@ -279,7 +300,9 @@ static int parse_redboot_partitions(stru
-               fl = fl->next;
-               kfree(tmp_fl);
-       }
--      if(master->size - max_offset >= master->erasesize)
-+
-+      if (master->size - max_offset >=
-+          mtd_get_offset_erasesize(master, max_offset))
-       {
-               parts[nrparts].size = master->size - max_offset;
-               parts[nrparts].offset = max_offset;
diff --git a/target/linux/atheros/patches-2.6.33/200-ar2313_enable_mvswitch.patch b/target/linux/atheros/patches-2.6.33/200-ar2313_enable_mvswitch.patch
deleted file mode 100644 (file)
index 60025e4..0000000
+++ /dev/null
@@ -1,70 +0,0 @@
---- a/drivers/net/ar231x.c
-+++ b/drivers/net/ar231x.c
-@@ -735,6 +735,7 @@ static void ar231x_load_rx_ring(struct n
-       for (i = 0; i < nr_bufs; i++) {
-               struct sk_buff *skb;
-               ar231x_descr_t *rd;
-+              int offset = RX_OFFSET;
-               if (sp->rx_skb[idx])
-                       break;
-@@ -750,7 +751,9 @@ static void ar231x_load_rx_ring(struct n
-                * Make sure IP header starts on a fresh cache line.
-                */
-               skb->dev = dev;
--              skb_reserve(skb, RX_OFFSET);
-+              if (sp->phy_dev)
-+                      offset += sp->phy_dev->pkt_align;
-+              skb_reserve(skb, offset);
-               sp->rx_skb[idx] = skb;
-               rd = (ar231x_descr_t *) & sp->rx_ring[idx];
-@@ -824,20 +827,23 @@ static int ar231x_rx_int(struct net_devi
-                       /* alloc new buffer. */
-                       skb_new = netdev_alloc_skb(dev, AR2313_BUFSIZE + RX_OFFSET);
-                       if (skb_new != NULL) {
-+                              int offset;
-                               skb = sp->rx_skb[idx];
-                               /* set skb */
-                               skb_put(skb,
-                                               ((status >> DMA_RX_LEN_SHIFT) & 0x3fff) - CRC_LEN);
--
-                               dev->stats.rx_bytes += skb->len;
--                              skb->protocol = eth_type_trans(skb, dev);
--                              /* pass the packet to upper layers */
--                              netif_rx(skb);
-+                              /* pass the packet to upper layers */
-+                              sp->rx(skb);
-                               skb_new->dev = dev;
-+
-                               /* 16 bit align */
--                              skb_reserve(skb_new, RX_OFFSET);
-+                              offset = RX_OFFSET;
-+                              if (sp->phy_dev)
-+                                      offset += sp->phy_dev->pkt_align;
-+                              skb_reserve(skb_new, offset);
-                               /* reset descriptor's curr_addr */
-                               rxdesc->addr = virt_to_phys(skb_new->data);
-@@ -1239,6 +1245,8 @@ static int ar231x_mdiobus_probe (struct
-               return PTR_ERR(phydev);
-       }
-+      sp->rx = phydev->netif_rx;
-+
-       /* mask with MAC supported features */
-       phydev->supported &= (SUPPORTED_10baseT_Half
-               | SUPPORTED_10baseT_Full
---- a/drivers/net/ar231x.h
-+++ b/drivers/net/ar231x.h
-@@ -221,6 +221,8 @@ typedef struct {
-  */
- struct ar231x_private {
-       struct net_device *dev;
-+      int (*rx)(struct sk_buff *skb);
-+
-       int version;
-       u32 mb[2];
diff --git a/target/linux/atheros/patches-2.6.33/210-reset_button.patch b/target/linux/atheros/patches-2.6.33/210-reset_button.patch
deleted file mode 100644 (file)
index 3c91818..0000000
+++ /dev/null
@@ -1,174 +0,0 @@
---- a/arch/mips/ar231x/Makefile
-+++ b/arch/mips/ar231x/Makefile
-@@ -8,7 +8,7 @@
- # Copyright (C) 2006-2009 Felix Fietkau <nbd@openwrt.org>
- #
--obj-y += board.o prom.o devices.o
-+obj-y += board.o prom.o devices.o reset.o
- obj-$(CONFIG_EARLY_PRINTK) += early_printk.o
---- /dev/null
-+++ b/arch/mips/ar231x/reset.c
-@@ -0,0 +1,160 @@
-+#include <linux/init.h>
-+#include <linux/module.h>
-+#include <linux/timer.h>
-+#include <linux/interrupt.h>
-+#include <linux/kobject.h>
-+#include <linux/workqueue.h>
-+#include <linux/skbuff.h>
-+#include <linux/netlink.h>
-+#include <net/sock.h>
-+#include <asm/uaccess.h>
-+#include <ar231x_platform.h>
-+#include <ar231x.h>
-+#include <gpio.h>
-+#include "devices.h"
-+
-+#define AR531X_RESET_GPIO_IRQ (AR531X_GPIO_IRQ(ar231x_board.config->resetConfigGpio))
-+
-+struct event_t {
-+      struct work_struct wq;
-+      int set;
-+      unsigned long jiffies;
-+};
-+
-+static struct timer_list rst_button_timer;
-+static unsigned long seen;
-+
-+extern struct sock *uevent_sock;
-+extern u64 uevent_next_seqnum(void);
-+
-+static int no_release_workaround = 1;
-+module_param(no_release_workaround, int, 0);
-+
-+static inline void
-+add_msg(struct sk_buff *skb, char *msg)
-+{
-+      char *scratch;
-+      scratch = skb_put(skb, strlen(msg) + 1);
-+      sprintf(scratch, msg);
-+}
-+
-+static void
-+hotplug_button(struct work_struct *wq)
-+{
-+      struct sk_buff *skb;
-+      struct event_t *event;
-+      size_t len;
-+      char *scratch, *s;
-+      char buf[128];
-+
-+      event = container_of(wq, struct event_t, wq);
-+      if (!uevent_sock)
-+              goto done;
-+
-+      /* allocate message with the maximum possible size */
-+      s = event->set ? "pressed" : "released";
-+      len = strlen(s) + 2;
-+      skb = alloc_skb(NLMSG_GOODSIZE, GFP_KERNEL);
-+      if (!skb)
-+              goto done;
-+
-+      /* add header */
-+      scratch = skb_put(skb, len);
-+      sprintf(scratch, "%s@",s);
-+
-+      /* copy keys to our continuous event payload buffer */
-+      add_msg(skb, "HOME=/");
-+      add_msg(skb, "PATH=/sbin:/bin:/usr/sbin:/usr/bin");
-+      add_msg(skb, "SUBSYSTEM=button");
-+      add_msg(skb, "BUTTON=reset");
-+      add_msg(skb, (event->set ? "ACTION=pressed" : "ACTION=released"));
-+      sprintf(buf, "SEEN=%ld", (event->jiffies - seen)/HZ);
-+      add_msg(skb, buf);
-+      snprintf(buf, 128, "SEQNUM=%llu", uevent_next_seqnum());
-+      add_msg(skb, buf);
-+
-+      NETLINK_CB(skb).dst_group = 1;
-+      netlink_broadcast(uevent_sock, skb, 0, 1, GFP_KERNEL);
-+
-+done:
-+      kfree(event);
-+}
-+
-+static void
-+reset_button_poll(unsigned long unused)
-+{
-+      struct event_t *event;
-+      int gpio = ~0;
-+
-+      if(!no_release_workaround)
-+              return;
-+
-+      gpio = ar231x_gpiodev->get();
-+      gpio &= (1 << (AR531X_RESET_GPIO_IRQ - AR531X_GPIO_IRQ_BASE));
-+      if(gpio) {
-+              rst_button_timer.expires = jiffies + (HZ / 4);
-+              add_timer(&rst_button_timer);
-+              return;
-+      }
-+
-+      event = (struct event_t *) kzalloc(sizeof(struct event_t), GFP_ATOMIC);
-+      if (!event)
-+              return;
-+
-+      event->set = 0;
-+      event->jiffies = jiffies;
-+      INIT_WORK(&event->wq, hotplug_button);
-+      schedule_work(&event->wq);
-+}
-+
-+static irqreturn_t
-+button_handler(int irq, void *dev_id)
-+{
-+      static int pressed = 0;
-+      struct event_t *event;
-+      u32 gpio = ~0;
-+
-+      event = (struct event_t *) kzalloc(sizeof(struct event_t), GFP_ATOMIC);
-+      if (!event)
-+              return IRQ_NONE;
-+
-+      pressed = !pressed;
-+
-+      gpio = ar231x_gpiodev->get() & (1 << (irq - AR531X_GPIO_IRQ_BASE));
-+
-+      event->set = gpio;
-+      if(!event->set)
-+              no_release_workaround = 0;
-+
-+      event->jiffies = jiffies;
-+
-+      INIT_WORK(&event->wq, hotplug_button);
-+      schedule_work(&event->wq);
-+
-+      seen = jiffies;
-+      if(event->set && no_release_workaround)
-+              mod_timer(&rst_button_timer, jiffies + (HZ / 4));
-+
-+      return IRQ_HANDLED;
-+}
-+
-+
-+static int __init
-+ar231x_init_reset(void)
-+{
-+      seen = jiffies;
-+
-+      if (ar231x_board.config->resetConfigGpio == 0xffff)
-+              return -ENODEV;
-+
-+      init_timer(&rst_button_timer);
-+      rst_button_timer.function = reset_button_poll;
-+      rst_button_timer.expires = jiffies + HZ / 50;
-+      add_timer(&rst_button_timer);
-+
-+      request_irq(AR531X_RESET_GPIO_IRQ, &button_handler, IRQF_SAMPLE_RANDOM, "ar231x_reset", NULL);
-+
-+      return 0;
-+}
-+
-+module_init(ar231x_init_reset);
diff --git a/target/linux/atheros/patches-2.6.33/220-enet_micrel_workaround.patch b/target/linux/atheros/patches-2.6.33/220-enet_micrel_workaround.patch
deleted file mode 100644 (file)
index 989bd76..0000000
+++ /dev/null
@@ -1,69 +0,0 @@
---- a/drivers/net/ar231x.c
-+++ b/drivers/net/ar231x.c
-@@ -148,6 +148,7 @@ static int ar231x_mdiobus_write(struct m
- static int ar231x_mdiobus_reset(struct mii_bus *bus);
- static int ar231x_mdiobus_probe (struct net_device *dev);
- static void ar231x_adjust_link(struct net_device *dev);
-+static bool no_phy = false;
- #ifndef ERR
- #define ERR(fmt, args...) printk("%s: " fmt, __func__, ##args)
-@@ -278,6 +279,21 @@ int __init ar231x_probe(struct platform_
-       mdiobus_register(sp->mii_bus);
-+      /* Workaround for Micrel switch, which is only available on
-+       * one PHY and cannot be configured through MDIO */
-+      if (!no_phy) {
-+              u32 phy_id = 0;
-+              get_phy_id(sp->mii_bus, 1, &phy_id);
-+              if (phy_id == 0x00221450)
-+                      no_phy = true;
-+      }
-+      if (no_phy) {
-+              sp->link = 1;
-+              netif_carrier_on(dev);
-+              return 0;
-+      }
-+      no_phy = true;
-+
-       if (ar231x_mdiobus_probe(dev) != 0) {
-               printk(KERN_ERR "%s: mdiobus_probe failed\n", dev->name);
-               rx_tasklet_cleanup(dev);
-@@ -334,8 +350,10 @@ static int __devexit ar231x_remove(struc
-       rx_tasklet_cleanup(dev);
-       ar231x_init_cleanup(dev);
-       unregister_netdev(dev);
--      mdiobus_unregister(sp->mii_bus);
--      mdiobus_free(sp->mii_bus);
-+      if (sp->mii_bus) {
-+              mdiobus_unregister(sp->mii_bus);
-+              mdiobus_free(sp->mii_bus);
-+      }
-       kfree(dev);
-       return 0;
- }
-@@ -836,7 +854,12 @@ static int ar231x_rx_int(struct net_devi
-                               dev->stats.rx_bytes += skb->len;
-                               /* pass the packet to upper layers */
--                              sp->rx(skb);
-+                              if (sp->rx) {
-+                                      sp->rx(skb);
-+                              } else {
-+                                      skb->protocol = eth_type_trans(skb, skb->dev);
-+                                      netif_rx(skb);
-+                              }
-                               skb_new->dev = dev;
-                               /* 16 bit align */
-@@ -1123,6 +1146,9 @@ static int ar231x_ioctl(struct net_devic
-       struct ar231x_private *sp = netdev_priv(dev);
-       int ret;
-+      if (!sp->phy_dev)
-+              return -ENODEV;
-+
-       switch (cmd) {
-       case SIOCETHTOOL:
diff --git a/target/linux/generic/config-2.6.33 b/target/linux/generic/config-2.6.33
deleted file mode 100644 (file)
index f51a31e..0000000
+++ /dev/null
@@ -1,2909 +0,0 @@
-# CONFIG_6PACK is not set
-# CONFIG_8139CP is not set
-# CONFIG_8139TOO is not set
-# CONFIG_9P_FS is not set
-# CONFIG_AB3100_CORE is not set
-# CONFIG_AB4500_CORE is not set
-# CONFIG_ACCESSIBILITY is not set
-# CONFIG_ACENIC is not set
-# CONFIG_ACORN_PARTITION is not set
-# CONFIG_ACPI_POWER_METER is not set
-# CONFIG_AD525X_DPOT is not set
-# CONFIG_ADAPTEC_STARFIRE is not set
-# CONFIG_ADFS_FS is not set
-# CONFIG_ADM6996_PHY is not set
-# CONFIG_ADM8211 is not set
-# CONFIG_AFFS_FS is not set
-# CONFIG_AFS_FS is not set
-# CONFIG_AF_RXRPC is not set
-# CONFIG_AGP is not set
-CONFIG_AIO=y
-# CONFIG_AIRO is not set
-# CONFIG_AIRO_CS is not set
-# CONFIG_ALIM7101_WDT is not set
-# CONFIG_ALTERA_PCIE_CHDMA is not set
-# CONFIG_AMD8111_ETH is not set
-# CONFIG_AMIGA_PARTITION is not set
-# CONFIG_ANDROID is not set
-CONFIG_ANON_INODES=y
-# CONFIG_APPLICOM is not set
-# CONFIG_AR8216_PHY is not set
-# CONFIG_AR9170_USB is not set
-# CONFIG_ARCH_AAEC2000 is not set
-# CONFIG_ARCH_AT91 is not set
-# CONFIG_ARCH_BCMRING is not set
-# CONFIG_ARCH_CLPS711X is not set
-# CONFIG_ARCH_DAVINCI is not set
-# CONFIG_ARCH_DOVE is not set
-# CONFIG_ARCH_EBSA110 is not set
-# CONFIG_ARCH_EP93XX is not set
-CONFIG_ARCH_FLATMEM_ENABLE=y
-# CONFIG_ARCH_FOOTBRIDGE is not set
-# CONFIG_ARCH_GEMINI is not set
-# CONFIG_ARCH_H720X is not set
-# CONFIG_ARCH_IMX is not set
-# CONFIG_ARCH_INTEGRATOR is not set
-# CONFIG_ARCH_IOP13XX is not set
-# CONFIG_ARCH_IOP32X is not set
-# CONFIG_ARCH_IOP33X is not set
-# CONFIG_ARCH_IXP2000 is not set
-# CONFIG_ARCH_IXP23XX is not set
-# CONFIG_ARCH_IXP4XX is not set
-# CONFIG_ARCH_KIRKWOOD is not set
-# CONFIG_ARCH_KS8695 is not set
-# CONFIG_ARCH_L7200 is not set
-# CONFIG_ARCH_LH7A40X is not set
-# CONFIG_ARCH_LOKI is not set
-# CONFIG_ARCH_MMP is not set
-# CONFIG_ARCH_MSM is not set
-# CONFIG_ARCH_MV78XX0 is not set
-# CONFIG_ARCH_MXC is not set
-# CONFIG_ARCH_NETX is not set
-# CONFIG_ARCH_NOMADIK is not set
-# CONFIG_ARCH_NS9XXX is not set
-# CONFIG_ARCH_OMAP is not set
-# CONFIG_ARCH_ORION5X is not set
-# CONFIG_ARCH_PNX4008 is not set
-# CONFIG_ARCH_PXA is not set
-# CONFIG_ARCH_REALVIEW is not set
-# CONFIG_ARCH_RPC is not set
-# CONFIG_ARCH_S3C2410 is not set
-# CONFIG_ARCH_S3C64XX is not set
-# CONFIG_ARC